KR0150488B1 - 쌍극자 트랜지스터용 콜렉터 제조방법 - Google Patents

Abstract

본 발명은 컴퓨터나 통신기기 등의 차세대 고속 정보처리 시스템에 널리 이용되고 있는 고속 쌍극자 트랜지스터의 제조방법에 관한 것으로서, 특히 콜렉터 전극인 매몰층을 저항이 매우 낮은 금속 실리사이드 박막으로 형성하는 쌍극자 트랜지스터용 콜렉터 제조방법에 관한 것이다.

구체적으로 상술한 바와같이 구성된 본 발명은 서브콜렉터를 저항이 매우 낮은 금속성 박막을 이용함으로써 콜렉터 기생저항을 극소화시켜 초고주파 응답특성이 매우 우수한 쌍극자 트랜지스터의 제작을 가능하게 하였고, 또한, 실리콘 콜렉터를 기존의 LOCOS방법이 아닌 식각에 의하여 정의하고 절연막을 형성함으로써, 소자의 크기를 줄여 집적도를 크게 증가시킬 수 있는 쌍극자 트랜지스터용 콜렉터의 제조가 가능하게 되었다.

상기와 같은 결과로 인하여 고속 정보처리 및 저전력을 요하는 고속 컴퓨터 및 통신기기 등 정보처리 시스템에서 실리콘 쌍극자 트랜지스터의 한계를 대폭 확장시켜서 실리콘 쌍극자 트랜지스터의 응용범위가 화합물 고속소자의 영역까지 확장하게 되었다.

Description

쌍극자 트랜지스터용 콜렉터 제조방법

제1도는 종래의 기술에 의해 제작된 단면도.

제2도는 본 발명에 의한 제조방법에 따라 제조된 콜렉터 구조도의 단면도.

제3a도에서 제3f도는 본 발명에 의한 콜렉터 제조공정별 단면도.

* 도면의 주요부분에 대한 부호의 설명

11, 21 : 실리콘 기판 12, 22 : 서브콜렉터

13, 23 : 실리콘 콜렉터 14, 16, 25, 27 : 절연막

15, 26 : 실리사이드 24 : 절연막

본 발명은 컴퓨터나 통신기기 등의 차세대 고속 정보처리 시스템에 널리 이용되고 있는 고속 쌍극자(bipolar) 트랜지스터의 제조방법에 관한 것으로서, 구체적으로 서브콜렉터에 저항이 매우 낮은 금속 박막으로 실리사이드를 형성하는 쌍극자 트랜지스터용 콜렉터 제조방법에 관한 것이다.

일반적으로 종래의 이온 주입법에 의한 쌍극자 트랜지스터용 콜렉터의 제조방법은 실리콘 기판 위에 사진전사 공정에 의하여 매몰층을 정의한 다음 고농도의 불순물을 이온 주입하고 열처리하여 서브콜렉터를 형성하고, 콜렉터를 단결정 성장한 후 소자격리를 위한 산화막을 형성하고 고농도의 불순물을 이온 주입하고 열처리하여 콜렉터 싱커(sinker)를 형성시킨다.

상술한 바와 같은 제조방법에 의해 쌍극자 트랜지스터를 제조하는 경우, 소자 격리 영역 아래에 긴 서브콜렉터와 콜렉터 싱커가 실리콘이므로 불순물 주입에 의해 이들의 저항을 감소시키는 데는 한계가 있는 단점이 있다.

따라서 본 발명은 서브콜렉터를 저항이 매우 낮은 금속성 박막으로 형성되는 선택적 실리사이드를 이용하여 콜렉터 기생저항(parasitic resistance)을 크게 감소시켜 초고주파 응답 특성이 매우 우수한 쌍극자 트랜지스터의 제작을 가능하게 하는데 그 목적이 있다.

상기 목적을 달성하기 위해 본 발명은 실리콘 기판에 고농도의 불순물이 주입된 서브콜렉터와 실리콘 콜렉터를 형성한 후 절연막을 도포하는 제1공정과, 상기 절연막 및 상기 실리콘 콜렉터를 패터닝(patterning)하여 상기 서브콜렉터 위해 활성영역을 정의한 후, 상기 실리콘 콜렉터의 양측면에 측벽막을 형성하는 제2공정과, 고융점의 금속박막을 증착하고 열처리하여 상기 서브콜렉터의 활성영역 이외의 영역에만 선택적으로 실리사이드를 형성한 후 상기 절연막과 상기 측벽막위에 잔류하는 금속박막을 제거하는 제3공정과, 상기 기판 상부의 전면을 충분히 피복할 수 있을 정도로 산화막을 도포하는 제4공정 및 상기 산화막을 평탄화하고, 상기 절연막을 제거하는 제5공정으로 구성하는 것을 그 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제1도는 종래의 이온주입법에 의해 제조된 콜렉터의 구조를 나타낸 것이다.

상기 도면에 표시된 바와 같은 구조의 트랜지스터를 얻기 위해서는 우선, 실리콘 기판(1)에 사진전사 공정에 의해 매몰층을 정의한 다음 고농도의 불순물을 이온 주입하고 열처리하여 서브콜렉터(2)를 형성하고, 콜렉터(3)를 단결정 성장한 후, 소자격리를 위한 산화막(4)을 형성하고 고농도의 불순물을 이온 주입하고 열처리하여 콜렉터 싱커(5)를 형성시킨다.

제2도는 본 발명에 따라 완성된 선택적 금속 실리사이드 매몰층을 이용한 쌍극자 트랜지스터용 콜렉터의 구조를 나타낸 도면으로서, 도시된 바와 같이 상기 실리콘 기판(11)에 패터닝에 의하여 정의된 영역외의 실리사이드를 형성하고, 상기 실리사이드를 이용하여 완성된 쌍극자 트랜지스터용 콜렉터로써, 상기 제1도의 종래의 서브콜렉터(2)의 크기보다 작은 서브콜렉터(12)를 볼 수 있으며, 콜렉터의 기생저항을 극소화시킬 수 있음을 알 수 있다.

상술한 바와 같은 상기 제2도에 따른 일실시예를 제3a에서 3f도의 순차적인 제조공정별 단면도를 참조하여 본 발명에 따른 쌍극자 트랜지스터용 콜렉터 제조방법을 설명하면 다음과 같다.

우선, 제3a도에서는 도시된 바와 같이 실리콘 기판(21)에 고농도의 불순물이 주입된 서브콜렉터(22)를 형성하며, 서브콜렉터(22) 위에 실리콘 콜렉터(23)를 형성하고 그 위에 절연막(24)을 도포한다.

제3b도에서는 상기 절연막(24) 및 실리콘 콜렉터(23)를 패터닝하여 상기 서브콜렉터(22) 위에 활성영역을 정의한 후, 상기 실리콘 콜렉터(23)의 양측면에 측벽막(25)을 형성한다.

여기서, 측벽 절연막(25)은 질화막(Si₃N₄)이 가장 일반적으로 사용되며, 산화막(SiO₂)/질화막 혹은 산화막/질화막/산화막과 같은 다층 구조를 이용할 수 있다.

제3c도에서는 티타늄(Ti) 또는 텅스텐(W)과 같은 고융점을 나타내면서 실리콘과 반응하여 실리사이드를 형성하며, 절연막 위에서는 반응하지 않는 특성을 가진 금속박막을 증착하고 열처리를 통하여 상기 서브콜렉터(22)상의 활성영역 이외의 영역에만 선택적으로 실리사이드(26)를 형성시킨 후에 측벽막(25)과 절연막(24) 위에 잔류하는 반응하지 않는 금속박막을 제거한다(예를 들면, 과산화수소(H₂O₂)를 함유한 용액을 이용한 습식 식각).

제3d도에서는 도시된 바와 같이 상기 기판 상부의 전면을 충분히 피복할 수 있을 정도의 두께로 산화막(27)을 도포한다.

제3e도에서는 상기 산화막(27)을 평탄화하고, 제3f도에서는 상기 절연막(24)을 제거함으로써 선택적 금속 실리사이드 매몰층을 이용하여 쌍극자 트랜지스터용 콜렉터를 완성한다.

제3f도에서는 상기 제3e도의 공정 후에 절연막(24)을제거하는 공정이다.

따라서 이상 설명한 바와 같은 본 발명에 따른 제조방법에 의하여 쌍극자 트랜지스터용 콜렉터를 형성하였을 경우, 저항이 매우 낮은 금속성 실리사이드 박막(26)을 이용하여 서브콜렉터(22)의 크기를 줄임으로써 콜렉터 기생저항을 극소화시켜 초고주파 응답 특성이 매우 우수한 쌍극자 트랜지스터의 제작이 가능하며, 또한 실리콘 콜렉터를 기존의 실리콘의 국부산화(LOCal Oxidation of Silicon, 이하 LOCOS라 칭함) 방법이 아닌 식각에 의하여 정의하고, 절연막을 형성함으로써 소자의 크기를 줄여 집적도를 크게 증가시킬 수 있는 장점이 있다.

Claims (3)

1. 쌍극자 트랜지스터용 콜렉터의 제조방법에 있어서, 실리콘 기판(21)에 고농도의 불순물이 주입된 서브콜렉터(22)와 시리콘 콜렉터(23) 및 절연막(24)을 순차적으로 형성하는 제1공정과; 상기 절연막(24) 및 상기 실리콘 콜렉터(23)를 패터닝(patterning)하여 상기 서브콜렉터(22) 위에 활성영역을 정의한 후, 상기 실리콘 콜렉터(23)의 양측면에 측벽막(25)을 형성하는 제2공정과; 고융점 금속박막을 증착하고 열처리하여 상기 서브콜렉터(22)상의 정의된 활성영역 이외의 영역에만 선택적으로 실리사이드(26)를 형성시킨 후, 상기 측벽막(25)과 상기 절연막(24) 위에 잔류하는 금속박막을 제거하는 제3공정과; 상기 기판 상부의 전면을 충분히 피복할 수 있을 정도의 두께로 산화막(27)을 도포하는 제4공정과; 상기 산화막(27)을 평탄화하고 상기 절연막(24)을 제거하는 제5공정으로 구성되어 콜렉터 기생저항을 크게 줄여 초고주파 응답특성이 우수한 쌍극자 트랜지스터용 콜렉터 제조방법.
2. 제1항에 있어서, 상기 제2공정에서의 상기 고융점 금속 박막은 티타늄(Ti), 텅스텐(W), 몰리브덴(Mo), 코발트(Co), 탄탈륨(Ta), 지르코늄(Zr), 바나듐(V), 니오븀(Nb) 및 크롬(Cr) 중의 어느 하나로 구성된 것을 사용하여 선택적 금속 실리사이드(26)를 형성하는 것을 특징으로 하는 쌍극자 트랜지스터용 콜렉터 제조방법.
3. 제1항에 있어서, 상기 측벽막(25)을 형성하는 제2공정에 있어서 단층구조의 질화막(Si₃N₄) 대신 산화막(SiO₂)/질화막 혹은 산화막/질화막/산화막과 같은 다층구조를 이용하여 상기 측벽막(25)을 형성할 수 있는 것을 특징으로 하는 쌍극자 트랜지스터용 콜렉터 제조방법.