KR0147666B1 - Display signal control apparatus for video display system - Google Patents

Display signal control apparatus for video display system

Info

Publication number
KR0147666B1
KR0147666B1 KR1019950030674A KR19950030674A KR0147666B1 KR 0147666 B1 KR0147666 B1 KR 0147666B1 KR 1019950030674 A KR1019950030674 A KR 1019950030674A KR 19950030674 A KR19950030674 A KR 19950030674A KR 0147666 B1 KR0147666 B1 KR 0147666B1
Authority
KR
South Korea
Prior art keywords
field memory
overlay
image data
data storage
storage means
Prior art date
Application number
KR1019950030674A
Other languages
Korean (ko)
Other versions
KR970017046A (en
Inventor
이용현
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950030674A priority Critical patent/KR0147666B1/en
Publication of KR970017046A publication Critical patent/KR970017046A/en
Application granted granted Critical
Publication of KR0147666B1 publication Critical patent/KR0147666B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/00—2D [Two Dimensional] image generation
    • G06T11/60—Editing figures and text; Combining figures or text
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10016—Video; Image sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)

Abstract

본 발명은 비디오 시스템의 화면 생성장치에 관한 것으로, 이미지페이지 및 오버레이페이지를 동시에 포함하는 필드메모리; 필드메모리의 어드레스를 발생하기 위한 어드레스발생수단; 필드메모리에 저장된 오버레이데이타를 임시로 저장하기 위한 오버레이데이타저장수단; 필드메모리에 저장된 이미지데이타를 임시로 저장하기 위한 이미지데이타저장수단; 필드메모리와 오버레이데이타저장수단의 읽기/쓰기 동작을 제어하기 위한 제어수단; 및 오버레이데이타와 이미지데이타를 먹스하여 출력하기 위한 먹스수단을 포함한다.The present invention relates to a screen generating apparatus of a video system, comprising: a field memory including an image page and an overlay page at the same time; Address generating means for generating an address of the field memory; Overlay data storage means for temporarily storing the overlay data stored in the field memory; Image data storage means for temporarily storing image data stored in the field memory; Control means for controlling read / write operations of the field memory and the overlay data storage means; And a mux means for muxing and outputting overlay data and image data.

따라서 본 발명에 의한 화면 생성장치에 의하면, 라인버퍼링(line buffering)에 의하여 필드메모리의 미사용영역을 오버레이영역으로 사용함으로써, 제조원가를 절감하고 메모리의 효율적 사용을 도모할 수 있는 잇점이 있다.Therefore, according to the screen generating apparatus according to the present invention, the unused area of the field memory is used as the overlay area by line buffering, thereby reducing the manufacturing cost and promoting the efficient use of the memory.

Description

비디오 시스템의 화면 생성장치Screen generator of video system

제1도는 본 발명에 의한 화면 생성장치에 사용되는 필드메모리의 구조를 도시한 도면이다.1 is a diagram showing the structure of a field memory used in the screen generating apparatus according to the present invention.

제2도는 본 발명에 의한 화면 생성장치의 구성블럭도이다.2 is a block diagram of a screen generating apparatus according to the present invention.

제3도는 제2도에 도시된 화면 생성장치의 동작을 설명하기 위한 타이밍도.FIG. 3 is a timing diagram for describing an operation of the screen generating apparatus shown in FIG. 2.

본 발명은 비디오 시스템에 관한 것으로, 특히 하나의 메모리를 이용하여 이미지데이타와 오버레이데이타를 동시에 처리하기 위한 화면 생성장치에 관한 것이다.The present invention relates to a video system, and more particularly, to a screen generating apparatus for simultaneously processing image data and overlay data using a single memory.

종래에는 이미지 데이타와 오버레이 데이타를 저장함에 있어서 각각 별도의 메모리를 사용하여 처리함으로써 필드메모리의 낭비를 초래하고 그를 제어하기 위한 주변회로가 복잡한 문제점이 있었다.Conventionally, in storing image data and overlay data, a separate memory is used to process a separate memory, thereby causing a waste of field memory and a peripheral circuit for controlling the same.

본 발명의 목적은 별도의 오버레이용 메모리를 부가하지 아니하고 하나의 필드메모리를 사용하여 오버레이를 구성할 수 있는 화면 생성장치를 제공하는데 있다.An object of the present invention is to provide a screen generating apparatus that can configure the overlay using one field memory without adding a separate overlay memory.

상기 목적을 달성하기 위한 본 발명에 의한 비디오 시스템의 화면 생성장치는, 이미지데이타를 위한 이미지페이지 및 오버레이데이타를 위한 오버레이페이지를 동시에 포함하는 필드메모리; 상기 필드메모리의 수직어드레스 및 수평어드레스를 발생하여 필드메모리를 억세스하기 위한 어드레스발생수단; 상기 필드메모리에 저장된 오버레이데이타를 임시로 저장하기 위한 오버레이데이타저장수단; 상기 필드메모리에 저장된 이미지데이타를 임시로 저장하기 위한 이미지데이타저장수단; 상기 필드메모리와 오버레이데이타저장수단의 읽기/쓰기 동작을 제어하기 위한 제어수단; 및 상기 오버레이데이타저장수단으로부터 출력되는 오버레이데이타와 상기 이미지데이타저장수단으로부터 출력되는 이미지데이타를 먹스하여 출력하기 위한 먹스수단을 포함하며, 상기 제어수단은 1블랭크(BLANK) 신호 동안에 상기 오버레이데이타 저장수단에 오버레이 데이타를 라이트함을 특징으로 한다.According to an aspect of the present invention, there is provided a apparatus for generating a screen of a video system, comprising: a field memory including an image page for image data and an overlay page for overlay data; Address generating means for generating a vertical address and a horizontal address of the field memory to access the field memory; Overlay data storage means for temporarily storing the overlay data stored in the field memory; Image data storage means for temporarily storing image data stored in the field memory; Control means for controlling a read / write operation of the field memory and the overlay data storing means; And mux means for muxing and outputting the overlay data output from the overlay data storage means and the image data output from the image data storage means, wherein the control means includes the overlay data storage means during the blank 1 signal. Write overlay data to the.

이하, 첨부한 도면을 참조하여, 본 발명을 더욱 자세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in more detail the present invention.

제1도는 본 발명에 의한 화면 생성장치에 사용되는 필드메모리의 구조를 도시한 도면이다.1 is a diagram showing the structure of a field memory used in the screen generating apparatus according to the present invention.

이미지 페이지(Image Page)(13)로는 360바이트x240바이트가 소요되고, 16칼라용 오버레이 페이지(Overlay Page)(15)로는 90바이트x239바이트가 소요된다. 따라서, 도면에 도시된 바와 같이 필드메모리(11)의 총용량 중에서 이미지페이지(13)로 사용되고 남은 영역에 오버레이페이지(15)를 구성하여 하나의 필드메모리로 이미지페이지와 오버레이페이지를 동시에 포함한다. 즉, 필드메모리의 영역 중에서 사용하지 아니하는 영역을 이용하여 오버레이(overlay)화면을 구성할 수 있다.The image page 13 takes 360 bytes x 240 bytes, and the 16-color overlay page 15 takes 90 bytes x 239 bytes. Accordingly, as shown in the figure, the overlay page 15 is formed in the remaining area used as the image page 13 among the total capacity of the field memory 11 and includes the image page and the overlay page simultaneously in one field memory. That is, the overlay screen may be configured using an unused area of the field memory.

제2도는 본 발명에 의한 화면 생성장치의 구성블럭도이다.2 is a block diagram of a screen generating apparatus according to the present invention.

21은 필드메모리의 수직어드레스를 발생하기 위한 수직어드레스 발생기, 22는 필드메모리의 수평어드레스를 발생하기 위한 수평어드레스 발생기, 23은 수직어드레스 발생기에서 발생한 수직어드레스와 수평어드레스 발생기에서 발생한 수평어드레스를 먹스하여 필드메모리의 어드레스를 지정하기 위한 먹스이다.21 is a vertical address generator for generating the vertical address of the field memory, 22 is a horizontal address generator for generating the horizontal address of the field memory, 23 is a horizontal address generated by the vertical address generator and the horizontal address generator generated by the vertical address generator. Mux for specifying address of field memory.

그리고 24는 제1도에 도시된 바와 같이 이미지페이지와 오버레이페이지를 동시에 구비하는 필드메모리이며, 25는 필드메모리로부터 출력되는 오버레이 데이타를 임시로 저장하기 위한 RAM, 26은 필드메모리(24)와 RAM(25)의 읽기/쓰기 동작을 제어하기 위한 제어신호를 발생하기 위한 제어신호발생기, 27은 필드메모리로부터 출력되는 이미지 데이타를 래치하기 위한 픽셀래치, 그리고 28은 픽셀래치(27)와 RAM(25)로부터 출력되는 픽셀데이타를 먹스하여 출력하는 먹스이다.24 is a field memory having an image page and an overlay page at the same time as shown in FIG. 1, 25 is a RAM for temporarily storing overlay data output from the field memory, and 26 is a field memory 24 and a RAM. A control signal generator for generating a control signal for controlling the read / write operation of (25), 27 is a pixel latch for latching image data output from the field memory, and 28 is a pixel latch 27 and a RAM (25). Mux outputs the pixel data output from

제3도는 제2도에 도시된 화면 생성장치의 동작을 설명하기 위한 타이밍도이다. 제3a도는 1블랭크(BLANK) 신호, 제3b도 및 제3c도는 RAS 및 CAS신호를 도시한 것이다.FIG. 3 is a timing diagram for describing an operation of the screen generating apparatus shown in FIG. 2. FIG. 3a shows a BLANK signal, and FIGS. 3b and 3c show RAS and CAS signals.

도시된 바와 같이 1BLANK신호 동안에 오버레이 데이타를 RAM(25)에 라이트하고 메모리 스캔 기간에 필드메모리(24)부터 출력되는 픽셀데이타(16비트)(242)와 RAM(25)에 저장되어 있던 픽셀데이타(4비트)(241)를 먹스(28)하여 먹스된 픽셀데이타(281)가 출력된다.As shown in the drawing, the overlay data is written to the RAM 25 during the 1BLANK signal, and the pixel data (16 bits) 242 outputted from the field memory 24 during the memory scan period and the pixel data stored in the RAM 25 ( Four bits) 241 mux 28 to output the muxed pixel data 281.

따라서 본 발명에 의한 화면 생성장치에 의하면, 라인버퍼링(line buffering)에 의하여 필드메모리의 미사용영역을 오버레이영역으로 사용함으로써, 제조원가를 절감하고 메모리의 효율적 사용을 도모할 수 있는 잇점이 있다.Therefore, according to the screen generating apparatus according to the present invention, the unused area of the field memory is used as the overlay area by line buffering, thereby reducing the manufacturing cost and promoting the efficient use of the memory.

Claims (3)

이미지데이타를 위한 이미지페이지 및 오버레이데이타를 위한 오버레이페이지를 동시에 포함하는 필드메모리; 상기 필드메모리의 수직어드레스 및 수평어드레스를 발생하여 필드메모리를 억세스하기 위한 어드레스발생수단; 상기 필드메모리에 저장된 오버레이데이타를 임시로 저장하기 위한 이미지데이타저장수단; 상기 필드메모리에 저장된 이미지데이타를 임시로 저장하기 위한 이미지데이타저장수단; 상기 필드메모리와 이미지데이타저장수단의 읽기/쓰기 동작을 제어하기 위한 제어수단; 및 상기 오버레이데이타저장수단으로부터 출력되는 오버레이데이타와 상기 이미지데이타저장수단으로부터 출력되는 이미지데이타를 먹스하여 출력하기 위한 먹스수단을 포함함을 특징으로 하는 비디오 시스템의 화면 생성장치.A field memory including an image page for image data and an overlay page for overlay data; Address generating means for generating a vertical address and a horizontal address of the field memory to access the field memory; Image data storage means for temporarily storing the overlay data stored in the field memory; Image data storage means for temporarily storing image data stored in the field memory; Control means for controlling read / write operations of the field memory and the image data storage means; And mux means for muxing and outputting the overlay data output from the overlay data storage means and the image data output from the image data storage means. 제1항에 있어서, 상기 제어수단은 1블랭크(BLANK) 신호 동안에 상기 오버레이데이타저장수단에 오버레이데이타를 라이트함을 특징으로 하는 비디오 시스템의 화면 생성장치.The apparatus of claim 1, wherein the control unit writes overlay data to the overlay data storage unit during a blank signal. 제1항에 있어서, 상기 오버레이데이타저장수단은 상기 필드메모리로부터 독출된 1라인의 오버레이데이타를 저장하는 RAM으로 구성됨을 특징으로 하는 비디오 시스템의 화면 생성장치.The apparatus of claim 1, wherein the overlay data storing means comprises a RAM storing overlay data of one line read from the field memory.
KR1019950030674A 1995-09-19 1995-09-19 Display signal control apparatus for video display system KR0147666B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950030674A KR0147666B1 (en) 1995-09-19 1995-09-19 Display signal control apparatus for video display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950030674A KR0147666B1 (en) 1995-09-19 1995-09-19 Display signal control apparatus for video display system

Publications (2)

Publication Number Publication Date
KR970017046A KR970017046A (en) 1997-04-28
KR0147666B1 true KR0147666B1 (en) 1998-09-15

Family

ID=19427192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030674A KR0147666B1 (en) 1995-09-19 1995-09-19 Display signal control apparatus for video display system

Country Status (1)

Country Link
KR (1) KR0147666B1 (en)

Also Published As

Publication number Publication date
KR970017046A (en) 1997-04-28

Similar Documents

Publication Publication Date Title
US4644502A (en) Semiconductor memory device typically used as a video ram
KR920013462A (en) Semiconductor memory
KR940008488A (en) Memory with parallel structure
EP1001378A3 (en) Storage device and image data processing apparatus
KR100273111B1 (en) Refresh control method and circuit of graphic memory device
KR0147666B1 (en) Display signal control apparatus for video display system
EP0326171B1 (en) Display controller having a function of controlling various display memories
JPH02177190A (en) Memory device
KR100472478B1 (en) Method and apparatus for controlling memory access
KR940000603B1 (en) Display control device
KR19990007860A (en) Circuit, system and method for modifying data stored in memory using logical operations
JP2917285B2 (en) Image memory device
KR970057687A (en) Memory device of PDP TV
KR960004654B1 (en) Address control circuit for monitor
KR100243177B1 (en) Apparatus and method for graphic data processing
KR100219188B1 (en) Dram control circuit
KR20000054924A (en) Apparatus and method for converting memory address in video signal processing apparatus
KR0135791B1 (en) Image memory control apparatus
KR19980068128A (en) Image memory device
JPH04274082A (en) Semiconductor memory device
JPS60162287A (en) Access processor for image memory
JPH05342845A (en) Memory element
JPH05108549A (en) Access method for memory
JPS63229685A (en) Method for controlling memory
JPH07192454A (en) Semiconductor memory and image processing device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee