KR0145854B1 - 불휘발성 메모리 장치의 레이아웃 방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야 : 난드형의 셀 구조와 감지증폭기를 가지는 불휘발성 메모리의 셀 전류를 증대 시킬 수 있는 방법에 관한 것이다.

2. 발명이 해결하려고 하는 기술적 과제 : 비트라인과 접지간의 저항을 최소화하여 셀 전류를 증대시키는 레이아웃 방법을 제공함에 있다.

3. 발명의 해결방법의 요지 : 저장용 트랜지스터를 가지는 다수개의 워드라인들중 소정수의 상기 워드라인들의 폭을 동일하게 형성하고, 접지전압으로 이어진 그 나머지의 워드라인들의 폭은 상기의 폭 보다 작게 형성하는 것을 요지로 한다.

4. 발명의 중요한 용도 : 셀 전류가 증대한 불휘발성 반도체 메모리 장치에 적합하게 사용된다.

Description

불휘발성 메모리 장치의 레이아웃 방법

제1도는 난드(NAND)형 셀 구조를 가지는 마이크 롬(MASK ROM)의 회로도.

제2도는 제1도의 평면도.

제3도는 본 발명의 실시예에 따른 마스크 롬의 평면도.

본 발명은 소자를 제조하는 단계에서 데이타를 고정시키는 불휘발성 반도체 메모리 장치에 있어서, 그 중에서 메모리 셀 구조가 가장 간단하며 집적도를 향상시킬 수 있는 마스크 룸에 관한 것으로, 특히 난드형의 셀 구조와 감지증폭기를 가지는 상기 마스크 롬의 셀 전류를 증대 시킬 수 있는 방법에 관한 것이다.

일반적으로, 상기 난드형의 셀 구조와 감지증폭기를 가지는 마스크 롬에 있어서, 상기 셀의 전류가 감소 할 경우에는 감지회로에서 제대로 감지가 되지 않아 상기 마스크 롬은 오동작을 일으킨다.

제1도는 일반적인 난드(NAND)형 셀 구조를 가지는 마스크 롬(MASK ROM)의 회로도로서, 금속으로 형성된 비트라인, 그리고 폴리사이드로 형성되며 접지전압과 연결된 제1, 2 스트링(string)을 선택하는 선택워드라인(10, 20)과, 데이타를 저장하는 셀로 구성된 워드라인(1-16)과, 상기 제1, 2스트링에 접속된 공핍형 모오스 트랜지스터조사(M1, M4)와 증가형 모오스트랜지스터소자(M2, M3)와 그리고 상기 공핍형과 증가형으로 선택적으로 형성되는 모오스트랜지스터소자(M5-Mn)와, 상기 비트라인의 끝에 연결되어 비트라인의 전류를 싱크시키는 감지증폭기를 가지는 구조로 되어 있다. 상기 구조의 동작설명을 후술하자면, 제1 스트링이 상기 선택워드라인(10,20)에 의해 선택될 때는 선택워드라인(10)에는 로우, 그리고, 다른 선택워드라인(20)에는 하이가 인가된다. 이에따라, 상기 워드라인(10,20, 1-16)의 셀(M1, M3, Mn-1)의 선택되는 셀에만 로우 선택되지 않는 나머지 셀은 하이가 되어 당해 셀이 공핍형인 경우에는 비트라인에서 접지로 상기 스트링을 타고 전류가 흐르고, 당해 셀이 증가형인 경우 당해 워드라인에는 로우가 되고 선택되지 않는 나머지 워드라인에는 하이가 되어 상기 비트라인에서는 접지로 전류가 흐르지 않게 된다. 상기 제2 스트링이 상기 선택워드라인(10, 20)에 의해 선택될 경우에는 선택되는 셀의 극성만 반대로 되면 선택되어 전술한 경우와 같은 상태가 된다. 이와같이, 상기 감지증폭기는 데이타의 선택적 코딩(coding)에 의해 발생하는 이 두상태를 감지하여 상기 데이타를 출력하게 된다.

그러나, 칩 면적을 점점 축소하기 위해 여러 개의 셀을 한 개의 스트링에 붙이고 또 셀 면적이 줄어듬에 따라 상기 스트링에 흐르는 셀 전류는 점점 미약하게 되어 이 미세한 전류차를 감지하여 올바른 데이타를 출력하기가 더욱 어려워지고 있다. 따라서, 상기한 셀 전류를 어느정도 레벨까지 증가시키는 점이 큰 관건이 되어 왔다.

제2도는 상기 제1도의 평면도를 도시하고 있다.

상기 제2도에서 상기 복수개의 워드라인은 일정한 폭과 간격으로 반복적으로 구성되어 있다. 즉, 복수개의 셀을 워드라인을 이용하여 형성시킬 때 모든 상기 워드라인의 간격은 동일하게 형성되어 상기 스트링에 셀이 많이 형성될수록 상기 비트라인과 접지간의 직렬저항이 커져 셀 전류가 낮게되어 데이타의 감지가 어렵게 되는 문제점이 있다.

따라서, 본 발명의 목적은 비트라인과 접지간의 저항을 최소화하여 셀 전류를 증대시키는 레이아웃 방법을 제공함에 있다.

본 발명의 다른 목적은 비트라인에 접속된 감지증폭기의 올바른 동작을 할 수 있는 레이아웃 방법을 제공함에 있다.

상기한 목적들을 달성하기 위한 본 발명의 기술적 사상에 따르면, 스트링에 연결되어 데이타를 저장하는 셀을 가진느 N(여기서 N은 자연수를 나타냄)개의 워드라인중 N/2까지는 상기 워드라인의 폭을 동일하게 형성하고 나머지 N개 까지는 상기 워드라인의 폭보다 작게 워드라인을 레이아웃하는 것을 특징으로 한다.

도면들 중 동일한 구성요소들은 가능한 어느 곳에서 든지 동일한 부호 또는 참조번호들을 나타내고 있음을 유의하여야 한다.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

제3도는 본 발명의 일실실예에 따른 마스크 롬의 평면도를 도시하고 있다. 감지회로에 연결된 제1, 2비티라인과, 접지전압과 연결된 제1, 2 스티링을 선택하는 선택트랜지스터를 가지는 선택워드라인(10, 20)과 데이타 내용이 기록되는 셀의 워드라인(1-16)등으로 구성되어 있다. 데이타 저장용 셀을 가지는 상기 16개의 워드라인중 제1 워드라인에서 제8워드라인까지는 동일한 폭으로 형성하고 제 9워드라인에서 접지전압과 접속된 제16워드라인까지는 상기의 폭보다 작게함으로써 상기 셀을 이루는 트랜지스터의 채널길이를 줄여 셀 전류를 증대시킬 수 있는 것이다. 즉, 상기 워드라인이 감소된 제9워드라인에서 제16워드라인내에 공핍형 트랜지스터가 형성되고 당해 공핍형 트랜지스터가 선택될 때는 셀 전류는 증가되어 데이타 1의 마진(margin)이 크게 되어 상기 셀의 오동작이 방지되고 감지증폭기의 안정된 감지특성 및 수율을 향상시킬 수 있는 효과가 있다. 이에, 워드라인 피치(pitch)도 줄어들어 셀어레이 면적의 축소도 가능해져 칩 면적을 줄일 수 있다.

Claims (2)

1. 감지증폭부에 연결된 비트라인과, 상기 비트라인과 접지전압에 연결된 제1, 2 스트링을 선택하는 선택트랜지스터를 가지는 선택워드라인들과 데이타 내용이 기록되는 저장용 트랜지스터를 가지는 다수개의 워드라인들이 직렬로 접속된 불휘발성 반도체 메모리 장치의 레이아웃 방법에 있어서 : 상기 저장용 트랜지스터를 가지는 다수개의 워드라인들중 소정수의 상기 워드라인들의 폭을 동일하게 형성하고, 접지전압으로 이어진 그 나머지의 워드라인들의 폭은 상기의폭 보다 작게 형성하는 것은 특징으로 하는 불휘발성 반도체 메모리 장치의 레이아웃 방법.
2. 제1항에 있어서, 상기 폭이 적게 형성된 워드라인들의 소정수는 임의 대로 정하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치의 레이 아웃 방법.