KR980008897A

KR980008897A - 불휘발성 메모리 장치의 제조방법

Info

Publication number: KR980008897A
Application number: KR1019960031566A
Authority: KR
Inventors: 류영균; 이형모
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-07-30
Filing date: 1996-07-30
Publication date: 1998-04-30

Abstract

본 발명은 워드라인 폭의 차이에 따라 나타나는 쎌 문턱전압의 차이를 감소시키고 누설 전류를 감소시켜 쎌의 오동작을 방지하며 쎌의 특성변화를 최소화할 수 있는 불휘발성 메모리 장치의 제조방법을 제공한다. 이를 구현한 것으로, 각기 폭을 다르게 가지는 워드라인들과 상기 워드라인들과 접속된 스트링형태의 메모리 쎌들을 구비하는 불휘발성 메모리 장치의 제조방법에 있어서, 쎌 어레이를 선택적으로 개방하며 상기 워드라인 폭에 따라 소정부분 나누어 각각 이온주입량을 달리하여 이온주입시 소정부분만 두번 이상 이온주입하는 과정을 특징으로 한다.

Description

불휘발성 메모리 장치의 제조방법

본 발명은 불휘발성 메모리 장치에 관한 것으로, 특히 차등화된 워드라인 폭을 가지는 낸드(NAND)형 마스크 롬(Mask ROM)의 제조방법에 관한 것이다.

일반적으로, 낸드형 쎌(Cell) 구조를 갖는 마스크 롬에서 쎌 전류를 증가시키고 쎌 면적을 감소시키기 위해, 16개 워드라인(Word Line)의 폭 중에서 접지전압(VSS)단자에 가까운 8개 워드라인의 폭을 비트라인 콘택(Bit Line Contact)에 가까운 나머지 8개 워드라인의 폭보다 작은 크기로 배열시킨 후 종래의 제조방법대로 쎌을 만들 경우, 워드라인의 폭이 작은 워드라인중에서 만들어지는 증가형 트랜지스터(Enhancement Transistor)의 문턱전압 Vt나 누설전류를 워드라인의 폭이 큰 8개의 워드라인중에서 만들어지는 증가형 트랜지스터의 문턱전압 Vt나 누설전류와 비교하면 문턱전압 Vt는 감소하고 누설전류는 증가하여 오프 쎌(Off Cell) 리이드(Read)시 오동작이 발생하게 되고 문턱전압의 산포가 증가하게 되는 문제점이 있다. 또는 반대의 경우를 보면, 워드라인 폭이 작은 부분의 쎌 누설 전류를 방지하기 위하여 쎌 문턱전압을 증가시키면 워드라인 폭이 큰 쎌 트랜지스터의 쎌 문턱전압이 지나치게 높아지게 되어 당초 워드라인 폭의 차등화에 의한 스트링 전류 증가 도모에 역행하는 결과가 된다.

이와 같은 결과는 표 1에 보여진다.

표 1은 차등화된 워드라인 폭을 갖는 마스크 롬 쎌에서 전술한 바와 같은 쎌을 만들 경우, 차등화된 워드라인 폭에 따라 각각 만들어진 증가형 트랜지스터의 문턱전압 및 누설 전류를 보여준다. 표 1을 참조하면,

표 1

워드라인 폭	트랜지스터 크기	셀 문턱전압(Vt)	셀 누설전류
0.35㎛	0.4/0.35	0.851V	0.28㎁
0.30㎛	0.40/0.30	0.539V	12.80㎁

워드라인 폭이 작은 부분(0.35㎛)의 트랜지스터가 워드라인 폭이 큰 부분(0.30㎛)의 트랜지스터보다 쎌 문턱전압이 더 작고 또한 쎌 누설 전류는 더 크게 나타남을 알 수 있다.

한편, 차등화된 워드라인 폭을 갖는 낸드형 쎌 구조의 마스크 롬에서, 워드라인 폭이 0.5㎛이하에서는 워드라인 폭이 큰 쎌 트랜지스터의 문턱전압 및 누설 전류와 작은 워드라인 폭을 갖는 쎌 트랜지스터의 문턱전압 및 누설 전류는 워드라인 폭의 차이에 의해 매우 다르게 나타나며 이러한 차이에 의하여 마스크 롬은 오동작이 발생하게 된다. 즉 마스크 롬은 누설 전류가 많으면 데이타 "0"의 리이드시 오동작이 발생되고 쎌 문턱전압이 너무 높으면 쎌 전류가 감소하게 되어 데이타 "1"의 리이드시 오동작이 발생되게 되는 문제점이 있다.

제1도는 통상적인 낸드형 쎌 구조를 갖는 마스크 롬의 회로도이다. 제1도를 참조하면, 금속으로 형성된 비트라인 BL과, 폴리사이드(Polycide)로 형성된 워드라인 WL으로 구성되며, 이는 비트라인 BL과 접지전압 VSS와 연결된 제1 및 제2스트링(String) 10,20을 선택하는 선택 워드라인 SWL 1,2와, 데이타를 저장하는 쎌 트랜지스터들 M5~Mn에 접속된 워드라인 WL 1~16으로 구성되어 있다. 여기서 제1스트링 10 또는 제2스트링 20을 선택하기 위한 선택 워드라인 SWL 1은 공핍형 트랜지스터 M1,M2의 게이트(Gate)에 접속되고, 또한 선택 워드라인 SWL 2는 증가형 트랜지스터 M3,M4의 게이트에 접속된다. 또한 상기 공핍형과 증가형이 선택적으로 형성되는 모오스 트랜지스터 M5~Mn과 상기 비트라인 BL 끝에 연결되어 비트라인 BL의 전류를 싱크(Sink)시키는 감지증폭기 30으로 구성되어 있다. 동작을 참조하면, 제1스트링 10이 상기 선택 워드라인 SWL 1,2에 의해 선택될때 선택 워드라인 SWL 1에는 논리"로우(Low)"를 인가되고 선택 워드라인 SWL 2에는 논리"하이(High)"를 인가된다. 이에 따라 쎌 트랜지스터 M1,M3,Mn-1의 선택되는 쎌에만 논리"로우"가, 선택되지 않은 나머지 쎌에는 논리"하이"가 되어 해당 쎌이 공핍형인 경우에는 비트라인에서 접지로 제1스트링 10을 따라 전류가 흐르고, 해당 쎌이 증가형인 경우에는 해당 워드라인은 논리"로우"가 인가되고 선택되지 않은 나머지 워드라인에는 논리"하이"가 인가되어 상기 비트라 인 BL에서는 접지단으로 전류가 흐르지 않게 된다. 제2스트링 20이 선택 워드라인들 SWL 1,2에 의해 선택될 경우는 선택되는 쎌의 극성만 반대로 되면 선택되어 전술한 경우와 같은 상태가 된다. 이와 같이 감지증폭기 30은 데이타의 선택적 코딩(Coding)에 의해 발생하는 이러한 두 상태를 감지하여 데이타를 출력하게 된다. 그러나 칩 면적을 축소하기 위하여 여러개의 쎌을 한개의 스트링에 붙이게 되며 또한 쎌 면적이 줄어듦에 따라 스트링에 흐르는 쎌 전류는 점점 미약하게 되어 이러한 미세한 전류차를 감지하여 올바른 데이타를 출력하기가 어려운 문제점이 있다.

제2도는 제1도의 평면도이다. 제2도를 참조하면, 워드라인 WL1~8과 워드라인 WL 9~16의 워드라인 폭이 차등화되어 있음을 보여준다. 즉 상위 워드라인 예를들면 WL1~8의 폭이 하위 워드라인 예를들면 WL9~16의 폭보다 크다. 이러한 구조에서 워드라인의 형성후 데이타의 선택적 코딩을 위해 증가형 트랜지스터를 선택적으로 만들었을 경우 워드라인 폭의 차이에 의해 쎌 문턱전압이나 쎌 누설전류가 많은 차이를 나타내 쎌 문턱전압이 낮으면 하위 워드라인으로 구성된 증가형 트랜지스터에서는 누설전류가 많아 증가형 트랜지스터 선택시 데이타의 오출력이 발생하고, 쎌 문턱전압이 높으면 상위 워드라인으로 구성된 증가형 트랜지스터의 전류가 감소하여 공핍형 트랜지스터 선택시 데이타의 오출력이 발생하게 된다. 이와 같은 종래 기술에 따른 소자의 제조방법은 쎌 어레이를 개방(Open)하고 엔형 도펀트(N-Type Dopant)인 비소(Arsenic)의 이온주입을 1회 실시하여 워드라인을 형성하며 이어서 쎌 어레이내 증가형 쎌 트랜지스터가 형성될 부분을 선택적으로 개방하여 피형 도펀트(P-Type Dopant)인 붕소(Boron)의 이온주입을 1회 실시한다. 이와 같은 순서에 의해 최종적으로 만들어진 증가형 쎌 트랜지스터의 문턱전압 및 누설전류는 워드라인 폭이 작은 트랜지스터와 큰 트랜지스터사이에 차이가 많이 나게 된다. 그리고 이러한 차이는 제품의 특성 차이로 나타나게 되는 문제점이 발생한다.

본 발명의 목적은 워드라인 폭의 차이에 따라 나타나는 쎌 문턱전압의 차이를 감소시키고 누설 전류를 감소시켜 쎌의 오동작을 방지하며 쎌의 특성변화를 최소화할 수 있는 불휘발성 메모리 장치의 제조방법을 제공함에 있다.

본 발명의 다른 목적은 서로 다른 워드라인 폭을 가지는 쎌 구조에서 쎌 문턱전압의 차이를 최소화하고 워드라인 폭이 작은 증가형 트랜지스터에서의 누설전류를 최소화하여 잘못된 데이타의 출력을 방지하는 불휘발성 메모리 장치의 제조방법을 제공함에 있다.

본 발명의 또다른 목적은 차등화된 워드라인으로 쎌을 구성하는 레이아웃(Layout)으로 백바이어스(Back bias) 효과에 의한 쎌 전류의 감소를 방지할 수 있는 불휘발성 메모리 장치의 제조방법을 제공함에 있다.

제1도는 통상적인 낸드형 쎌 구조를 갖는 마스크 롬의 회로도.

제2도는 본 발명의 일실시예에 따른 차등화된 워드라인의 레이아웃을 보여주는 평면도.

본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다.

도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.

제2도를 본 발명의 평면도로 대치하여 설명한다. 본 발명의 불휘발성 메모리 장치의 제조방법은 다음과 같은 순서로 진행된다. 쎌 어레이를 개방하고 엔형 도펀트인 비소를 주입하여 워드라인을 형성하고 이어서 쎌 어레이내 큰 워드라인 폭을 가지는 워드라인 WL 9~WL 16에 해당하는 쎌 트랜지스터 부분만을 개방하여 다시 비소 이온주입을 한다. 이어서 쎌 어레이내의 증가형 쎌이 될 부분을 선택적으로 개방하여 피형 도펀트인 붕소를 1회 이온주입한다. 이러한 공정으로 얻어진 결과는 다음과 같다. 쎌 문턱전압이 0.8 0볼트(V) 이상이면 증가형 트랜지스터의 누설전류는 1.0㎁ 이하가 되므로 1회차 비소이온 주입량은 붕소이온 주입량을 고려하여 워드라인 폭이 작은 증가형 트랜지스터의 문턱전압이 0.80볼트가 되도록 설정한다. 이렇게 워드라인 폭이 작은 트랜지스터의 문턱전압을 기준으로 비소 및 붕소 이온주입량을 결정하여 1회차 비소 이온주입을 실시하고 2회차 비소 이온주입량은 워드라인 폭이 큰 증가형 트랜지스터의 문턱전압이 0.80볼트가 되도록 설정한다. 이렇게 설정된 이온 주입량으로 전술한 공정으로 쎌을 제조하면 워드라인 폭이 차등화되면서 발생하는 쎌 문턱전압의 차이와 누설전류가 최소화되고 제품의 특성 변화도 감소하게 되며 약한 쎌에 의한 오동작도 방지하게 된다.

본 발명은 설정된 이온 주입량으로 전술한 공정으로 쎌을 제조하여 워드라인 폭이 차등화되면서 발생하는 쎌 문턱전압의 차이와 누설전류가 최소화되고 제품의 특성 변화도 감소하게 되며 약한 쎌에 의한 오동작도 방지하게 되는 효과가 있다.

상기한 본 발명은 도면을 중심으로 예를들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

Claims

각기 폭을 다르게 가지는 워드라인들과 상기 워드라인들과 접속된 스트링형태의 메모리 쎌들을 구비하는 불휘발성 메모리 장치의 제조방법에 있어서, 쎌 어레이를 선택적으로 개방하며 상기 워드라인 폭에 따라 소정부분 나누어 각각 이온주입량을 달리하여 이온주입시 소정부분만 두번 이상 이온주입하는 과정을 포함함을 특징으로 하는 불휘발성 메모리 장치의 제조방법.
제1항에 있어서, 상기 이온주입이 상기 워드라인 폴리 형성 전 또는 후에 개방된 상기 쎌 어레이에 선택적으로 실시됨을 특징으로 하는 불휘발성 메모리 장치.
제2항에 있어서, 상기 위드라인의 폭이 큰 상기 메모리 쎌에는 두번 이상의 이온주입을 실시함을 특징으로 하는 불휘발성 메모리 장치의 제조방법.
제1항에 있어서, 상기 쎌 어레이가 공핍형 트랜지스터의 형성시 첫번째 엔형 도펀트의 이온주입시에는 전체가 개방되어 이온주입되며, 두번째 상기 엔형 도펀트의 이온주입시에는 워드라인 폭이 큰 부분이 선택적으로 개방되어 이온주입됨을 특징으로 하는 불휘발성 메모리 장치의 제조방법.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.