KR0145419B1 - 장벽 금속 접촉구조의 형성방법 - Google Patents

Abstract

본 발명의 상호 접속시스템은 실리콘 표면 상에 침적된 Ti 금속 장벽층 뿐만 아니라 TiW 금속 장벽층으로 구성된다. Ti/TiW/Al 금속 샌드위치 구조를 위한 이방성 식각공정은 또한 부식과 금속 잔류물이 없도록 전개되었다. TiW층과 실리콘 표면 사이에 Ti층을 추가하는 것에 의해 금속과 P⁺실리콘 접촉 간의 접촉저항을 감소시킨다. 이러한 Ti층에 의하면 또한 TiW 보정영역을 통한 상기 실리콘 표면층으로의 알루미늄 원자이동의 방해를 효율적으로 개선한다. 양호한 저항성 금속-P⁺접촉을 실현하기 위하여, 상기 실리콘의 표면농도는 매우 높아야 할 것이다. 따라서, 본 발명은 또한 250Å의 실리콘을 제거하는 플라즈마 방식의 식각공정을 사용하며, 이것은 P⁺도펀트(보론)들의 피크농도가 상기 실리콘 표면 하부로 대략 400Å인 것으로 통상 알려지기 때문이다. 이러한 플라즈마 방식 식각기술은 그 이전의 식각술에 의해 야기된 실리콘 손상을 제거할 것이다. 어떠한 부식이나 금속 잔류물을 미연에 방지할 수 있도록 상세한 식각공정이 본 발명에서 또한 개시될 것이다.

Description

장벽금속 접촉구조의 형성방법

본 발명은 VLSI에 실현되는 금속장벽의 구조에 관한 것이다.

집적회로 장치는 단결정 실리콘기판과 같은 기판 표면상에 도체 및 절연패턴층을 형성하는 반도체 공정기술로 제조되며, 반도체 기판에 형성되는 직접회로 장치는 금속증착(matallization)층에 의하여 서로 연결된다. 금속 증착층이란 상호연결, 옴접촉(ohmic contact) 및 정류 금속/반도체 접촉에 사용되는 금속 또는 다른 도전막의 패턴이다. 알루미늄이 금속층에 주로 사용되나, 금이나 플라티늄 등과 같은 다른 금속도 사용될 수 있다. 또한, 다결정실리콘은 도전통로를 형성하는데 사용될 수 있다.

알루미늄을 상호연결 금속층 또는 접촉층으로 사용할 때는 몇가지 단점이 있는테, 예를 들면, 알루미늄이 실리콘 기판에 형성된 액티브 장치의 전극영역에 전기적 접촉점으로 사용될 때, 알루미늄과 실리콘이 상호확산될 수 있다는 점이다. 이는 도핑된 영역과 기판 사이에 형성된 접합부의 하부, 예를 들면, 소오스와 드레인 영역 하부의 실리콘기판으로 알루미늄이 이동되어 상기 장치에 쇼트현상을 일으키게 하는 원인이 될 수 있다. 더우기, 알루미늄에 대한 실리콘의 용해도가 비교적 높기 때문에, 후속되는 직접회로 장치의 고온 제조 공정단계에서 실리콘이 알루미늄에 용해된다. 따라서, 알루미늄이 실리콘기판으로 전파되어 상기 기판에 알루미늄 스파이크를 형성하게 된다. 상기 알루미늄 스파이크는 실리콘기판의 P-N접합부에 침투하므로, 상기 P-N접합부는 열화된다.

접촉 및 상호연결의 문제점은 직접회로 장치의 기하학적 구조가 서브미크론 단위로 줄게 될 때 더욱 민감하게 되며, 이러한 바람직하지 못한 특성으로는 높은 접촉 저항, 얇은 접합부의 열화 및 알루미늄의 이동을 들 수 있다. 이러한 문제점을 해결하기 위하여 종래기술은 금속장벽을 구비한 상호연결 시스템을 사용하였다.

알루미늄의 이동효과를 줄이기 위한 하나의 종래기술은 알루미늄층과 실리콘 기판사이에 티타늄 텅스텐(TiW)과 같은 장벽층을 형성하였다. 티타늄텅스텐 합금의 장벽층은 P-N접합을 쇼트시킬 수 있는 알루미늄 스파이크의 형성을 방지하기 위하여 형성되었다.

종래기술에서, 티타늄 텅스텐은 금속접촉부와 실리콘층사이의 장벽층으로 사용되었다. 비록, 티타늄 텅스텐은 양호한(낮은) 금속 대 N⁺-웰 접촉저항을 제공하는데는 효과가 있지만, 금속 대 P⁺형-웰 접촉저항은 여전히 높고 불규칙적이다. 더욱이, 알루미늄이 여전히 티타늄 텅스텐 결정 입자경계(grain boundary)를 통하여 이동할 수 있고, 이것이 직접회로 장치의 성능을 저하시키기 때문에, 상기 티타늄 텅스텐층으로 그러한 접합 스파이크를 완전히 제거하지는 못하였다.

저 저항 알루미늄 접촉부를 제공하는 하나의 종래기술은 딕시트(Dixit)의 미국특허 번호 제4,884,123호에 개시되어 있다. 딕시트는 티타늄층, 상기 티타늄층 상에 형성된 장벽층 및 상기 장벽층 상에 형성된 도전층을 구비한 저저항 접촉부를 개시하고 있다. 딕시트에서, 티타늄층 및 티타늄 텅스텐층은 실리콘기판상에서 조합된다. 추가되는 텅스텐층 또는 몰리브덴층은 상기 티타늄 텅스텐층과 알루미늄층 사이에 형성된다. 딕시트의 구조는 티타늄/티타늄텅스텐/텅스텐/알루미늄(Ti/Tiw/W/Al) 아키텍처이다.

다른 접촉구조의 종래기술은 샤마(Sharma)의 미국특허 번호 제4,927,505호에 개시되어 있다. 샤마는 티타늄-텅스텐-나이트라이드/티타늄-텅스텐/금(TiWN/TiW/Au)의 패키지 상호연결 금속증착 구조를 개시하고 있다.

블랙(Black)의 미국특허 번호 제4,702,967호는 티타늄/티타늄/나이트라이드/금(Ti/TiN/Au) 접촉구조를, 또한 샨커(Shankar)의 미국특허 번호 제4,782,380호는 장벽 금속/도전체/장벽금속/알루미늄 구조의 다층 도전성의 상호연결부를 개시하고 있다.

이들 종래기술의 접촉구조에 있어서는, 상기의 접촉구조를 실현함에 있어 공정이 복잡하다는 단점이 있었다.

따라서, 본 발명의 목적은 낮고 규칙적인 접촉 저항값을 갖는 VLSI장치를 위한 상호연결시스템을 제공하는데 있다.

본 발명의 다른 목적은 알루미늄의 이동을 효과적으로 방지하는 VLSI장치를 위한 상호연결시스템을 제공하는데 있다.

본 발명의 또 다른 목적은 금속-스텝 커버리지(metal-step coverage)를 개선한 VLSI장치를 위한 상호연결시스템을 제공하는데 있다.

도1a 내지 도1d는 종래의 금속장벽 처리구조를 나타내는 단면도.

도2a도 내지 도2c는 본 발명에 따른 금속장벽 처리구조를 나타내는 단면도.

도3a도 내지 도3b도는 종래의 방법 및 본 발명의 방법에 의한 접촉저항값을 나타내는 그래프.

도4는 종래의 방법 및 본 발명의 방법에 의한 접합누설값을 나타내는 그래프.

상기한 목적을 달성하기 위해, 본 발명의 일면에 따라, 집적회로 장치에 있어서 구현되는 소정의 상호접속 시스템을 위한 금속장벽 구조(스킴)을 형성하는 방법이 제공되고, 상기 방법은 제1도전형의 기판 10에 제2도전형의 제1매몰층 12를 제공하는 공정과 ; 상기 제1매몰층 12속에 이식된 상기 제1 도전형의 접촉영역을 위한 웰 11을 형성하는 공정과 ; 상기 접촉영역의 일부를 식각하는 공정과 ; 상기 기판 10위에 제1 산화막 14을 형성하고, 상기 매몰층 12로부터 상기 제1 산화막 층 14을 식각하는 공정과 ; 상기 제1 산화막 14위에 규산 유리층 16을 형성하고, 상기 접촉영역으로부터 상기 규산 유리층 16층을 식각하는 공정과 ; 상기 규산 유리층 16과 상기 접촉영역 위에 티타늄 층 18을 형성하는 공정과 ; 상기 티타늄층 18위에 금속 장벽층 20을 형성하는 공정과 ; 상기 금속장벽층 20위에 알루미늄층 22을 형성하는 공정 ; 및 상기 접촉영역 상에 있는 부분만을 남겨두고 모든 상기 알루미늄, 금속장벽 및 티타늄 층 들을 패터닝하는 공정을 구비하는 것을 특징으로 한다.

상기 구성에 따르면, 발명의 상호연결 시스템은 실리콘 표면에 침전된 티탄늄 금속 장벽층뿐만 아니라 티타늄 텅스텐 금속 장벽층을 구비한다. 티타늄/티타늄 텅스텐/알루미늄 금속층 구조의 이방성 식각공정은, 부식이나 금속 잔류물없이 진행된다. 상기 티타늄 텅스텐층과 실리콘 표면 사이에 티타늄층을 부가하므로써 금속과 P⁺실리콘 접촉부 사이의 접촉저항이 감소된다. 또한, 이 티타늄층은 알루미늄 입자가, 티타늄 텅스텐층의 결정입자 경계를 통해 실리콘표면으로 유입되는 것을 효과적으로 차단한다.

양호한 금속-P⁺저항접촉을 실현하기 위해, 본 발명은 플라즈마 모드 식각을 채용하여 실리콘 표면 농도를 개선시킨다. 또한, 이 플라즈마 모드 식각은 이전의 식각에 의한 실리콘의 손상을 제거한다.

금속의 부식이나 금속 잔류물을 피하기 위하여 상세한 식각공정이 본 발명에서 전개된다.

이하, 본 발명을 도면을 참조하여 더욱 상세히 설명한다.

알루미늄의 이동을 방지하고 낮은 전기 접촉 저항을 제공하는 상호연결 시스템이 설명된다. 하기의 설명에서, 본 발명에 대한 더 완벽한 설명을 제공하기 위해 알루미늄층의 두께 및 장벽층의 두께등의 다수의 특정적인 항목들이 기술된다. 그러나, 본 발명이 속하는 분야의 통상의 지식을 가진 자는, 상기와 같은 특정한 항목에 대한 설명이 없이도 본 발명을 실시할 수 있음을 알 것이다. 한편, 다른 경우에 있어서는, 불필요하게 본 발명의 요지를 흐릴 수 있는 공지의 특징을 설명하지 않았다.

본 발명의 상호연결 시스템은 집적회로의 기술이 서브미크론 레벨일 때 특히 유용하다. 상호연결 제조 및 기능에 관련된 다수의 문제는 집적회로의 집적도가 증가할 때 더욱 심각하게 되며, 이러한 문제는 금속층의 스텝 커버리지뿐만 아니라 전기적 이동(전류의 영향하에서의 금속의 질량의 이동)을 포함한다.

반도체 장치가 보다 소형화됨에 따라, 알루미늄에의 대응 전류밀도는 점점 증가한다. 고전류밀도는 전기적 이동으로 인한 반도체 장치의 결함을 유발시킬 수 있다. 상기 전기적 이동은 전자로부터 양성 금속이온으로의 운동량의 이동에 의해 발생된다. 고전류가 집적회로내의 박막의 금속도체를 통과할 때, 소정영역에 금속 이온이 집중되어 다른 영역에는 동공이 형성될 것이다. 금속이온의 집중은 인접 도체를 단락시키며, 동공은 개방회로를 형성시킬 수도 있다. 고려해야 할 또 다른 문제점은 실리콘 기판으로의 알루미늄 스파이킹(spiking)이며, 이는 아닐링(annealing) 과정중에 발생될 수 있다.

이러한 바람직하지 못한 특성들을 해결하기 위한 종래기술 한 가지 방법은 상기 알루미늄과 상기 기판 사이에 장벽층(barrier layer)을 부가하는 것이다. 그러나, 이 장벽층은, 다음과 같은 요구조건을 충족해야 한다.

1) 상기 장벽층은 실리콘을 갖는 낮은 접촉저항을 형성한다.

2) 상기 장벽층은 알루미늄을 상호작용하지 않는다.

3) 상기 장벽층의 침전물과 구조는 전체 공정과 호환성을 갖는다.

티타늄 나이트라이드(TiN) 및 티타늄 텅스텐(TiW)과 같은 장벽금속들은 접촉 아닐링 온도에 대해 안정한 것으로 평가되고 알려져 왔다.

종래의 접촉구조 및 공정 개요도에 관한 하나의 실시예가 도면 도1a 내지 도1d에 도시되어 있다.

도1a는 트랜지스터 및 다이오드와 같은 디바이스들이 내부에 형성된 실리콘 기판을 포함하는 하나의 완성된 반도체 구조물 10의 단면도를 나타낸 것이다. 그러한 다바이스를 참조번호 12로 표시되고 있다. 소오스 또는 드레인(S/D) 웰(well) 11은 웰 12 내부에 침적된다. 상기 웰 11은 제1도펀트(dopant) 형태이고, 상기 웰 12는 제2도펀트 형태이다. 제1 유전층 14는 상기 반도체 10의 위에 형성된다. 바람직한 실시예에 있어서, 상기 유전층 14는 실리콘 산화막(SiO₂)의 필드 산화막을 포함한다. 상기 필드 산화막의 전형적인 두께는 5,000Å이다. 상기 필드 신화막은 질화물 마스크(nitride mask)를 사용하여 소망하는 접촉영역 위에 침적된다. 상기 유전층은 900℃에서 20분간 아닐링된다.

도1b를 참조하면, 붕소 인 규산 유리(borophosphosilicate glass : 이하 BPSG라 칭함)의 또 다른 절연층 16은 제1 절연층 14와 반도체 10의 위에 침적된다. 상기 BPSG층은 통상 두께가 6,000 내지 10,000Å이며 열처리에 의해 밀도가 높혀진다. 영역 12상의 접촉홀(contact hole)를 뚫는 동안 상기 BPSG층 16이 제1 절연층 14를 완전히 덮도록 상기 BPSG층 16이 패턴화된다. 습식/건식 접촉 식각공정(wet/dry contact etch)은 접촉홀을 뚫기 위해 상기 BPSG층을 식각하는 데 사용된다. 습식 버퍼드 산화물 식각공정(wet buffered oxide etch)이 먼저 사용되어 부분적인 식각을 한다. 그 후, 상기 식각 공정은 반응성 이온 식각기에서 완성된다. 이러한 식각 방법의 목적은 상기 층의 최상부에 상기 BPSG층의 보다 둥근 형태를 제공함과 아울러 상기 S/D 11로 하강하는 보다 수직인 측벽을 제공함에 있다. 이러한 방법은 개선된 스텝 커버리지를 제공한다. 본 발명에서 사용되는 BPSG의 조성은 전형적으로 2 내지 5%의 붕소(B)와 2 내지 5%의 인(P)이다.

상기 BPSG는 세 성분으로 이루어진 산화물 시스템으로 B₂O₃-P₂O₅-SiO₂이며, 절연(isolation) 패시베이션(passivation) 및 표면 평탄화(surface planarization)에 유용하다. 접촉 리플로우(contact reflow)의 공정은 BPSG를 인규산 유리(phosphosilicate glass)와 같은 다른 물질에 대한 공정처리를 위한 보다 매력적인 물질로 만든다. 이방성 식각에 따르면, 접촉홀들은 그것들이 채워지기 어렵게 하는 날카로운 상부 모서리(edge)들을 갖게 될 것이다. 제2 열 유동 싸이클(thermal flow cycle)을 갖는 이들 날카로운 모서리를 성공적으로 둥굴게 하므로써, 후속 금속막(matal film)에 의한 접촉 범위는 상당히 증진된다. 따라서, BPSG는 보다 부드러운 표면 분포상태(topography)를 생성하기 위하여 접촉영역에 사용되며, 그러므로써 후속되는 침적된 막들의 스텝 커버리지를 양호히 한다. 유동이 BPSG 조성물에 의존하므로, 기판들 전체에 있어서 도펀트 균일성의 정밀한 제어는 접촉크기의 연속적인 제어와 균일한 유동을 보장키 위해 필요하다. 상기 BPSG는 다수의 상이한 화학증기증착(CVD) 공정에 의해 침전될 수 있다.

도1c에 있어서, 티타늄 텅스텐(TiW) 층 20은 상기 접촉 개구부에 형성된다. 상기 TiW층은 상기 P+영역 11과 접촉하며, 상기 BPSG층 16상에 또한 배치된다.

그 다음에, 알루미늄층 22는 TiW층 20의 상부에 형성되고 상기 P+층 11에 상호접속층으로서 작용한다. 전술한 바와 같이, 알루미늄이 상기 TiW 입자 경계영역을 통하여 여전히 이동될 수 있기 때문에, 상기 TiW층 20은 상기 금속 대 접촉 저항을 감소시킬 수 있으나 접합 스파이킹을 예방하진 못한다.

본 발명에 사용되는 접촉 구조물의 한 실시예가 도2a 내지 도2c에 도시되어 있다. 본 발명의 제1 공정들은 종래 방법의 도1a 및 도1b에 도시된 것과 유사하다. 도1a 및 도1b와 비교한 본 발명에 있어서의 차이점은 도1a의 공정단계 이후에 상기 접촉영역에서 200 내지 300Å의 실리콘 식각이 적용된다는 것이다. 이것은, 붕소의 피크 농도가 일반적으로 상기 접촉표면 아래 약 400Å 지점에서 보여지기 때문에, 상기 금속-P⁺접촉저항의 경우가 저항값을 저하시키기 위해 수행된다.

도2a를 참조하면, 티타늄(Ti) 18의 장벽층은 영역 12상의 접촉 개구부 뿐만 아니라 상기 BPSG 16상부에 침적되어 있다. 바람직한 실시예에 있어서, 상기 Ti층은 약 250Å이고 바리안(Varian) 3290과 같은 스퍼터링 시스템(sputtering system)에 의한 접촉부상에 침적된다. 실제에 있어서, 상기 Ti층은 연속층을 형성할 수 있을 정도로 충분히 두꺼워야하나, 상기 실리콘에서 응력균열 및 단층(dislocation)을 야기시킬 정도로 두꺼워서는 안된다. 상기 Ti층은 200Å 내지 500Å의 범위에 있는 층이 사용될 수 있다. 상기 Ti층은, 규화물(silicide)의 얇은 층을 형성하기 위한 후속 열처리 공정 동안 상기 실리콘과 상호 반응하므로 상기 실리콘 기판표면에 대한 접착능력이 우수하다. 약 250Å의 Ti를 접촉부에 첨가하는 것은 견고하고 보다 낮은 저항치의 금속 대 P⁺접촉저항을 획득하는 데 도움을 준다. 상기 Ti층을 첨가하므로써 낮은 N⁺접촉저항이 유지되는 한편, 상기 P⁺접촉저항이 효과적으로 감소된다. TiW의 상기 장벽특성은 Ti와 접속될 때 상당히 개선된다. 이것은 상기 Ti층이, 상기 TiW 입자 경계를 통한 상기 실리콘 표면으로의 알루미늄 이동의 억제를 효과적으로 증진시키기 때문이다.

티타늄 텅스텐(TiW) 20은 도2b에 도시된 바와 같이, 얇은 Ti층 상에 침적된다. 본 발명의 바람직한 실시예에서, 티타늄 텅스텐이 사용되기는 하였으나, 티타늄 나이트라이드를 포함한 다른 장벽층들이 또한 사용될 수 있다. 10%의 Ti을 갖는 TiW층은 이러한 장벽층의 전형적인 구성이다. 상기 TiW 두께는 약 1,000Å이고, 이러한 장벽 금속은 금속 대 폴리실리콘 뿐만 아니라, 금속 대 N+ 접촉에 대하여 우수한 접촉저항을 나타낸다. 상기 TiW막은 Ti층과는 반대로 매우 공형(conformal)이며, 스텝 커버리지를 상당히 증진시킨다. 도2c는 상기 TiW층 상에 침적된 알루미늄 22의 약 6,500Å 두께를 갖는 완성된 상호접속 시스템을 나타낸다.

Ti층을 따라서 알루미늄 및 TiW층이 베리언 3290 스퍼터링 시스템(Variran 3290 sputtering system)에 의해 일련의 공정들로 된 한 싸이클에서 침적된다.

장벽 금속 샌드위치의 침적이 완료될 시에, 이방성 식각공정이 부식 및 금속잔여물을 제어하는 Ti/TiW/Al 금속 샌드위치에 대해 사용된다. 원하는 접촉영역 위에 포토레지스트(photoresist)가 패턴화된 후에, 식각공정의 제1단계는 자연산화물 식각공정(native oxide etch)이며, 이것은 알루미늄의 자연산화물을 관통하는 데에 사용된다. 이러한 자연산화물 식각공정은 약 2.5분 동안 25mtorr의 높은 직류 바이러스(220V)에서 BCl₃과 Cl₂를 사용하는 것을 필요로 한다.

제2단계는 염소가 알루미늄 필름의 주 식각재(main etchant)로 사용되는 실제의 알루미늄 식각공정(actual alumium etch)이다. 또한 BCl₃는 뛰어난 스캐빈저(scavenger)이므로 염화물을 휘발하도록 돕는 데에 사용된다. 소량의 프레온-23은 식각과정 동안 알루미늄의 측벽위에 중합체를 조성하기 위해 활용되며, 부식을 제어하는 데에 큰 도움이 된다. 더 높은 직류바이어스와 더 낮은 압력조건들이 이방성(anisotropy)을 달성하기 위해 사용된다. 식각과정의 제2단계가 자동적으로 종료될 때(검출기가 알루미늄 식각의 종료를 신호함을 의미), 알루미늄은 웨이퍼의 TiW 필름상에서 대부분 제거될 것이다. 식각된 비-균일성과 기하학적 분포상태(topography)에 기인한 모든 잔여 금속 스트링어(stringer)들을 제거하기 위해 알루미늄올 오버-식각(over-etching)하는 제3단계가 도입된다. 웨이퍼상에 남겨진 알루미늄 필름의 양이 최소화되므로, 염소 반응족(reactive species)에 대한 순요구(net demend)가 또한 감소된다. 그러므로, 단지 소량의 염소가 사용된다. 이렇게 하므로써 과도 염소 반응족에 기인한 부식이 방지된다. 또한, BCl₃와 소량의 프레온-23이 이러한 오버-식각에 사용된다.

식각과정의 제4단계는 티타늄 텅스텐 및 티타늄층들의 식각 공정으로 이루어진다. 프레온-14는 텅스텐 불화물이 텅스텐 염화물에 비해 보다 휘발성이 있으므로 TiW에 에칭하는 데에 사용된다. 보다 높은 DC바이어스와 보다 낮은 압력조건들은 알루미늄과 결합하여 양호한 이방성을 달성키 위해 사용된다. 또한, 보다 높은 이온충격(bombardment)은 얇은 티타늄층의 스퍼터(sputter)식각에 도움이 된다.

식각과정에서 제5단계는 티타늄 오버-식각이다. 티타늄 염화물이 보다 더 휘발성이 있으므로, Cl₂는 티타늄 스트링어들을 제거하는 데에 사용된다. 또한 BCl₃와 프레온-14가 이러한 오버-식각에 사용된다. 티타늄 오버-식각 이후에, 패시베이션(passivation) 식각종정이 수분 관련 부식현상을 피하기 위한 부가의 측벽 중합화(polymerization)에 필요하다. 프레온-23이 이러한 패시베이션 식각에 사용된다.

자동적인 종점공정(endpointing)은 TiW상의 Al과 산화층들 상의 TiW 양자에 대해 얻어질 수 있다. 더욱이, TiW는 알루미늄에 대하여 뛰어난 식각장벽이며, 필요로 하는 만큼의 오버-식각을 제공할 수 있다.

도3a 및 도3b는 금속대 N⁺접촉저항 및 3가지 다른 상호연결 구조를 갖는 금속대 P⁺접촉저항을 그래프로 도시한 것이다. 상기 두 도면에서, 두가지 다른 경우가 설명되어 있는데, 켈빈의 경우(Kelvin case)와 접촉 스트링의 경우(Contact string case)이다. 접촉 스트링의 경우는 직렬구성 접촉부들의 합에 대한 접촉저항을 보여준다. 그래프들에서 그 결과들은 상호연결된 접촉부들의 조합의 합성저항을 보여준다. 접촉저항을 결정하는 유리한 방법인 캘빈의 경우는 단지 하나의 단일접촉의 저항을 보여준다. 상기 두개의 그래프는 단지 Ti/TiW/Al 장벽구조가 N⁺와 P⁺실리콘영역 양자에 대해 100 오옴 이하의 낮은 접촉저항을 갖는다. 티타늄층은 TiW/Al 상호연결 구조에 부가될 때 N⁺영역에 대한 접촉저항에 영향을 전혀 미치지 않는 반면, 티타늄이 TiW/Al 상호연결 구조에 부가될 때 P⁺영역에 대한 접촉저항을 크게 안정시키고 감소시킨다.

도4는 세가지 다른 상호연결 시스템들, 즉 Al, TiW/Al 및 Ti/TiW/Al에 대한 접합 누출량의 크기를 설명하는 그래프이다. Ti/TiW/Al 상호연결 시스템의 접합 누출량은 피코암페어(picoamps)정도로 도시되어 있으며, 따라서, 다른 두 상호연결 시스템과 비교하여 보다 낮고 일관된 값들을 제공하게 된다. 당해 기술분야에서 TiW/Al이 450℃에서 30분이상 적용할 경우 불안정할 것이라는 것이 잘 알려져 있다. TiW는 금속 시트 저항값들의 25% 증가에 의해 확인됨과 같이 TiA₃과 WAl₁₂를 형성함에 의해 450℃에서 Al과 반응하기 시작한다. 또한 450℃에서 알루미늄은 TiW 결정입자경계들을 통해 이동하기 시작하며, 본 발명에서 얇은 티타늄층의 부가는 알루미늄이 실리콘으로 이동하는 것을 효과적으로 저지한다.

이상 상술한 바와 같이, 본 발명에 따른 금속 접촉구조가 설명되었다.

전술한 바와 같이, 본 발명에 의하면, 접촉구조의 실현에 있어 제조공정을 보다 단순화 시킬 수 있고, 낮고 규칙적으로 접촉 저항값을 갖고, 알루미늄의 이동을 효과적으로 방지함은 물론, 금속-스텝 커버리지(metal-step coverage)를 개선한 VLSI 장치를 위한 상호연결 시스템을 얻을 수 있다.

지금까지, 특정 실시예와 관련하여 본 발명이 설명되었지만, 상기 본 발명에 대한 개시는 단지 본 발명의 적용예에 불과한 것이고, 본 발명을 수행하기 위한 최상 모드로서 본 명세서에 개시된 특정 실시예에 국한되는 것은 아니다.

또한, 하기 특허청구의 범위에 의해 마련되는 본 발명의 정신이나 분야를 일탈하지 않는 범위내에서 본 발명이 다양하게 개조 및 변경될 수 있다는 것을 당업계에서 통상의 지식을 가진자라면 용이하게 이해할 수 있을 것이다.

Claims (16)

1. 집적회로 장치에 있어서 구현되는 소정의 상호접속 시스템을 위한 금속장벽 구조(스킴)을 형성하는 방법에 있어서, 제1도 전형의 기판 10에 제2도 전형의 제1 매몰층 12를 제공하는 공정과 ; 상기 제1매몰층 12속에 이식된 상기 제1도 전형의 접촉영역을 위한 웰 11을 형성하는 공정과 ; 상기 접촉영역의 일부를 식각하는 공정과 ; 상기 기판 10위에 제1 산화막 14를 형성하고, 상기 매몰층 12로부터 상기 제1 산화막층 14을 식각하는 공정과 ; 상기 제1 산화막 14위에 규산 유리층 16을 형성하고, 상기 접촉영역으로부터 상기 규산 유리층 16을 식각하는 공정과 ; 상기 규산 유리층 16과 상기 접촉영역 위에 티타늄층 18을 형성하는 공정 ; 상기 티타늄층 18위에 금속 장벽층 20을 형성하는 공정과 ; 상기 금속장벽층 20위에 알루미늄층 22를 형성하는 공정 ; 및 상기 접촉영역 상에 있는 부분만을 남겨두고 모든 상기 알루미늄, 금속장벽 및 티타늄층들을 패터닝하는 공정을 구비하는 것을 특징으로 하는 방법.
2. 제1항에 있어서, 상기 제1도 전형 기판은 P-형인 것을 특징으로 하는 방법.
3. 제2항에 있어서, 상기 제1산화막은 대략 5,000Å의 필드산화막인 것을 특징으로 하는 방법.
4. 제3항에 있어서, 상기 규소 유리층은 대략 6,000 내지 10,000Å의 붕소 인 규소 유리(borophosphosilicate glass)층인 것을 특징으로 하는 방법.
5. 제1항에 있어서, 상기 Ti층은 대략 200 내지 500Å임을 특징으로 하는 방법.
6. 제1항에 있어서, 상기 금속 장벽층은 TiW를 포함하며, 대략 1,000Å인 것을 특징으로 하는 방법.
7. 제1항에 있어서, 상기 알루미늄 층은 대략 6,500Å인 것을 특징으로 하는 방법.
8. 제1항에 있어서, 상기 웰의 식각은 대략 200-300Å의 깊이로 진행됨을 특징으로 하는 방법.
9. 집적회로 장치에서의 상호접속 시스템을 위한 금속 장벽구조(스킴)을 형성하는 방법에 있어서 ; 제1도전형의 기판 10에 제2도전형의 제1 매몰층 12를 제공하는 공정과 ; 상기 제1 매몰층 12속에 이식된 상기 제1도전형의 접촉영역을 위한 웰 11을 형성하는 공정과 ; 상기 접촉영역의 일부를 식각하는 공정과 ; 상기 기판 10위에 제1 산화막 14을 형성하고, 상기 매몰층 12로부터 상기 제1 산화막층 14을 식각하는 공정과 ; 상기 제1 산화막 14위에 규산 유리층 16을 형성하고, 상기 접촉영역으로부터 상기 규산 유리층 16을 식각하는 공정과 ; 상기 규산 유리층 16과 상기 접촉영역 위에 티타늄층 18을 형성하는 공정과 ; 상기 티타늄층 18위에 금속 장벽층 20을 형성하는 공정과 ; 상기 금속장벽층 20위에 알루미늄층 22를 형성하는 공정 ; 및 상기 접촉영역 상에 있는 부분만을 남겨두고 모든 상기 알루미늄, 금속장벽 및 티타늄층들을 패터닝하는 공정을 구비하고 ; 상기 패터닝 공정은, 알루미늄의 자연적 산화물을 뚫기 위한 자연적 산화물 식각공정과 ; 염소(클로린), BCL₃및 프레온-23을 사용하는 알루미늄 식각공정과 ; 알루미늄 오버-식각(over-etch) 공정과 ; 프레온-14를 사용한 Ti/금속 장벽 식각공정과 ; 프레온-14, BCL₃및 Cl₂를 사용하여 Ti 스트링어들(stingers)을 제거하기 위한 Ti 오버-식각공정 ; 및 부식을 방지하기 위해 프레온-23을 사용하는 패시베이션(passivation)식각공정을 포함하는 것을 특징으로 하는 방법.
10. 제9항에 있어서, 상기 제1도전형은 P^-형인 것을 특징으로 하는 방법.
11. 제10항에 있어서, 상기 제1 산화막은 대략 5,000Å의 필드 산화막인 것을 특징으로 하는 방법.
12. 제11항에 있어서, 상기 규소 유리층은 대략 6,000 내지 10,000Å의 붕소 인 규소 유리(borophosphosilicate glass)인 것을 특징으로 하는 방법.
13. 제12항에 있어서, 상기 Ti 층은 대략 200내지 500Å 임을 특징으로 하는 방법.
14. 제13항에 있어서, 상기 금속장벽층은 TiW를 포함하여 대략 1,000Å인 것을 특징으로 하는 상기 방법.
15. 제14항에 있어서, 상기 알루미늄 층은 대략 6,500Å인 것을 특징으로 하는 방법.
16. 제15항에 있어서, 상기 웰의 식각은 대략 200-300Å의 깊이로 진행됨을 특징

    으로 하는 방법.