KR0144167B1 - Method of forming electrode in semiconductor device - Google Patents
Method of forming electrode in semiconductor deviceInfo
- Publication number
- KR0144167B1 KR0144167B1 KR1019950003236A KR19950003236A KR0144167B1 KR 0144167 B1 KR0144167 B1 KR 0144167B1 KR 1019950003236 A KR1019950003236 A KR 1019950003236A KR 19950003236 A KR19950003236 A KR 19950003236A KR 0144167 B1 KR0144167 B1 KR 0144167B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- melting point
- transition group
- high melting
- metal film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 107
- 239000002184 metal Substances 0.000 claims abstract description 107
- 238000002844 melting Methods 0.000 claims abstract description 71
- 230000008018 melting Effects 0.000 claims abstract description 71
- 230000007704 transition Effects 0.000 claims abstract description 54
- 229910000510 noble metal Inorganic materials 0.000 claims abstract description 41
- 230000004888 barrier function Effects 0.000 claims abstract description 36
- 238000009792 diffusion process Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 150000004767 nitrides Chemical class 0.000 claims abstract description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 25
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000012298 atmosphere Substances 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 229910021529 ammonia Inorganic materials 0.000 claims abstract description 10
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 9
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 9
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 7
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 7
- 229910052726 zirconium Inorganic materials 0.000 claims abstract description 7
- 229910052735 hafnium Inorganic materials 0.000 claims abstract description 6
- 229910052758 niobium Inorganic materials 0.000 claims abstract description 6
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 6
- 229910052741 iridium Inorganic materials 0.000 claims abstract description 5
- 229910052742 iron Inorganic materials 0.000 claims abstract description 5
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 5
- 229910052762 osmium Inorganic materials 0.000 claims abstract description 5
- 229910052703 rhodium Inorganic materials 0.000 claims abstract description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract description 5
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 5
- 229910052720 vanadium Inorganic materials 0.000 claims abstract description 5
- 238000010438 heat treatment Methods 0.000 claims description 40
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 114
- 239000003990 capacitor Substances 0.000 description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 16
- 239000012299 nitrogen atmosphere Substances 0.000 description 14
- 238000010926 purge Methods 0.000 description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 11
- 239000010409 thin film Substances 0.000 description 11
- 150000002739 metals Chemical class 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 229910052757 nitrogen Inorganic materials 0.000 description 8
- 239000011651 chromium Substances 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910019794 NbN Inorganic materials 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910006249 ZrSi Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- -1 or 600 ° C. Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 확산 배리어 특성과 콘택 특성 및 기판과의 접착력을 향상시킬 수 있는 페르보스키트 유전체 전극을 형성하는 방법에 관한 것이다.The present invention relates to a method of forming a pervoskit dielectric electrode capable of improving diffusion barrier properties, contact properties, and adhesion to a substrate.
본 발명의 전극형성방법은 실리콘 기판상에 Ti, Zr, Hf등과 같은 전이족의 VB족 고융점 금속막과 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt 등과 같은 전이족의 VIII 족의 니어노블금속막을 순차 증착하는 스텝과, 프리퍼지 단계부터 암모니아 분위기에서 열처리 공정을 수행하여 전이족의 IVB 족의 금속막과 전이족의 VIII 족의 금속막의 계면에는 질화막을 형성하고, 전이족의 IVB족의 금속막과 기판간에 실리사이드를 형성하여 하부전극을 형성하는 스텝과, 하부전극의 전이족의 VIII 족의 금속막상에는 유전체막을 형성하는 스텝과, 유전체막상에 전이족의 VIII 족의 금속막을 증착하여 상부전극을 형성하는 스텝을 포함한다. 상기 질화막은 확산 배리어 특성을 향상시켜 주고, 실리사이드는 콘택저항을 감소시켜 콘택특성을 향상시켜 준다.Electrode formation method of the present invention is a transition group of VB high melting point metal film of transition group such as Ti, Zr, Hf and the like on the silicon substrate and transition group such as Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, etc. A nitride film is formed at an interface between the noble metal film of group VIII and the thermal treatment process in an ammonia atmosphere from the prepurge step to form an nitride film at the interface between the metal film of group IVB of the transition group and the metal film of group VIII of the transition group. Forming a lower electrode by forming silicide between the IVB metal film of the group II and the substrate; forming a dielectric film on the metal film of the group VIII of the transition group of the lower electrode; and forming a dielectric film on the dielectric film; Depositing a metal film to form an upper electrode. The nitride film improves the diffusion barrier property, and the silicide reduces the contact resistance, thereby improving the contact property.
전이족의 IVB족 고융점 금속대신에 V, Nb, Ta 등과 같은 전이족의 VB 족의 고융점 금속이 사용되기도 한다. 고융점 금속막과 니어노블 금속막을 실리콘 산화막상에 증착하는 경우에는 고융점 금속막과 니어노블 금속막간에 질화막이 형성되어 확산 배리어 특성을 향상시키고, 고융점 금속막과 실리콘 산화막상에는 고융점 금속 산화물이 형성되어 실리콘 산화막과의 접착력을 향상시킨다.In place of the transition group IVB high melting point metal, a high melting point metal of the transition group VB such as V, Nb and Ta may be used. In the case of depositing a high melting point metal film and a near noble metal film on a silicon oxide film, a nitride film is formed between the high melting point metal film and the near noble metal film to improve diffusion barrier characteristics, and a high melting point metal oxide layer is formed on the high melting point metal film and the silicon oxide film. This is formed to improve the adhesion with the silicon oxide film.
Description
제1도(a)-(b)는 본 발명의 일실시예에 따른 확산배리어의 기능을 갖는 반도체소자의 전극형성공정도1 (a)-(b) are process diagrams of electrode formation of a semiconductor device having a function of a diffusion barrier according to an embodiment of the present invention.
제2도(a)-(b)는 본 발명의 다른 실시예에 따른 확산배리어의 기능을 갖는 반도체 소자의 전극형성공정도2 (a)-(b) are process diagrams of electrode formation of a semiconductor device having a function of a diffusion barrier according to another embodiment of the present invention.
제3도는 전이족의 IVB, VB, VIB 족 고용점 금속의 질화물 형성에너지 및 비저항을 나타낸 그래프3 is a graph showing nitride formation energy and resistivity of solid solution metals of group IVB, VB and VIB of transition group
제4도는 전이족의 IVB, VB, VIB 족 고용점 금속의 산화물 형성에너지를 나타낸 그래프4 is a graph showing oxide formation energies of solid solution metals of group IVB, VB, and VIB of transition groups
제5도는 Co/Zr 이중박막의 AES 의 깊이분석도5 is a depth analysis of AES of Co / Zr double thin film.
제5도(a)는 증착후의 깊이분석도Figure 5 (a) is a depth analysis after deposition
제5도(b)는 500℃, N2분위기에서 열처리후의 깊이분석도Figure 5 (b) is a depth analysis after heat treatment at 500 ℃, N 2 atmosphere
제5도(c)는 600℃, N2분위기에서 열처리후의 깊이분석도Figure 5 (c) is a depth analysis after heat treatment at 600 ℃, N 2 atmosphere
제6도는 Co/Zr 이중박막을 프리퍼지(pre-purge)스텝후부터 NH3를 플로우한 상태에서 700℃에서 열처리한 후의 AES 의 깊이분석도6 shows the depth analysis of AES after heat treatment at 700 ° C. in a state in which NH 3 is flowed after the pre-purge step of the Co / Zr double thin film.
제7도는 SiO2기판상에 증착된 Co/Zr 이중박막을 600℃에서 열처리한 후의 AES 의 깊이분석도로서7 is a depth analysis diagram of AES after heat-treating Co / Zr double thin film deposited on SiO 2 substrate at 600 ° C.
제7도(a)는 N2분위기에서 열처리후의 깊이분석도Figure 7 (a) is a depth analysis after heat treatment in N 2 atmosphere
제7도(b)는 NH3분위기에서 열처리후의 깊이분석도Figure 7 (b) is a depth analysis after heat treatment in NH 3 atmosphere
제8도는 제1도 및 제2도의 전극형성을 위한 열처리공정의 순서도8 is a flowchart of a heat treatment process for forming electrodes of FIGS. 1 and 2
제9도는 종래의 페르보스키트 유전체를 이용한 캐패시터의 전극구조도9 is an electrode structure diagram of a capacitor using a conventional Pervoski dielectric
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11, 21 : 실리콘 기판 12, 23 : 고융점 금속11, 21: silicon substrate 12, 23: high melting point metal
12, 24 : 니어노블 금속 14 : 고융점 금속 실리사이드12, 24: near noble metal 14: high melting point metal silicide
15, 26 : 고융점 금속 질화막 22 : 실리콘 산화막15, 26: high melting point metal nitride film 22: silicon oxide film
25 : 고융점 금속 산화막25: high melting point metal oxide film
본 발명은 반도체 소자의 전극형성방법에 관한 것으로서, 특히 확산 베리어 특성 및 콘택특성이 우수한 페르보스키트(pervoskite) 구조의 유전체 전극형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an electrode of a semiconductor device, and more particularly, to a method for forming a dielectric electrode having a pervoskite structure having excellent diffusion barrier characteristics and contact characteristics.
특히, 상부전극으로 Pt, Pd 등과 같은 니어노블(near noble) 금속을 사용하는 유전체에 있어서, 전이족의 IVB 또는 VB 족 금속과 전이족의 VIII 족 금속을 NH3분위기에서 열처리하여 그레인 사이즈가 크고 결정입계에 산소가 채워진 고융점 질화막을 그들사이에 형성하여 주므로써 확산배리어 특성 및 콘택특성이 우수한 하부전극을 형성하는 방법에 관한 것이다.In particular, in dielectrics using near noble metals such as Pt and Pd as upper electrodes, the grain size is large by heat-treating the transition group IVB or VB metal and the transition group VIII metal in NH 3 atmosphere. The present invention relates to a method of forming a lower electrode having excellent diffusion barrier characteristics and contact characteristics by forming a high melting point nitride film filled with oxygen at a grain boundary therebetween.
구리 등과 같은 금속이 차세대 배선재료로, PZT(PbZrXTi1-XO3) 또는 BST(B aSrTiO3)등이 차세대 유전체 재료로서 각광을 받고 있다. 그러나, 이들은 실리콘 기판과의 반응으로 누설(leakage)등을 유발할 수 있는 가능성이 있기 때문에 이를 방지하기 위하여 확산 배리어가 요구되어진다.Metals such as copper are the next-generation wiring materials, and PZT (PbZr X Ti 1-X O 3 ) or BST (B aSrTiO 3 ) and the like are in the spotlight as next-generation dielectric materials. However, since there is a possibility that they may cause leakage or the like in reaction with the silicon substrate, a diffusion barrier is required to prevent this.
구리의 확산 배리어로는 Co, Cr, Pd, TiN, NbN 등이 우수한 것으로 잘 알려져 있다. 또한, BST 또는 PZT 등과 같은 페르보스키트(pervoskite)구조를 갖는 유전체의 전극재료로는 니어노블 금속인 Pt, Pd 등과 같은 전이족의 VIII 족 금속 또는 RuO2등의 도전성 산화막이 주로 이용되고 있는데, 전극과 기판간의 상호확산을 억제하고, 접착력을 증가시키기 위하여 Ti 층이나 TiN 층을 전극과 기판간에 형성하여야 한다.As the diffusion barrier of copper, Co, Cr, Pd, TiN, NbN and the like are known to be excellent. In addition, as an electrode material of a dielectric having a pervoskite structure such as BST or PZT, a conductive oxide film such as a transition group VIII metal such as Pt and Pd, which are near noble metals, or RuO 2 is mainly used. In order to suppress the interdiffusion between the electrode and the substrate and to increase the adhesion, a Ti layer or a TiN layer should be formed between the electrode and the substrate.
이러한 전극 또는 기판과 전극간에 형성되는 확산 배리어는 다음과 같은 조건을 만족해야 한다. 첫째로, 전극으로 사용되는 구리 또는 강유전체와 반응하지 않을 정도로 안정해야 하며, 내산화성(耐酸化性)이 강해야 하고, 전기전도도가 우수하여야 한다. 둘째로, 확산 배리어로서 사용되는 물질은 기판과의 접착력이 우수하여야 한다.The diffusion barrier formed between the electrode or the substrate and the electrode must satisfy the following conditions. First, it should be stable enough not to react with copper or ferroelectric used as an electrode, should have strong oxidation resistance, and have excellent electrical conductivity. Second, the material used as the diffusion barrier should have good adhesion to the substrate.
종래에는 캐패시터 전극으로 전이족의 VIII족의 니어노블 금속이나 크롬(Cr)이 사용되었는데, 이 금속들은 내산화성이 강하고, 반응력이 작아 안정적이며, 전기전도도가 우수한 특성이 우수하지만 배리어 특성이 약한 단점이 있었다.Conventionally, a transition electrode group VIII near noble metal or chromium (Cr) was used as a capacitor electrode, and these metals have strong oxidation resistance, low reaction force, stable stability, excellent electrical conductivity, but weak barrier characteristics. There was this.
전이족의 VIIB족 또는 IVB족의 고융점 금속은 실리콘 기판 또는 실리콘 산화막과 접착력이 우수하고, 고융점 금속의 질화물은 확산 배리어특성 및 전기 전도도 특성이 우수하다.The high melting point metal of the group VIIB or IVB of the transition group has excellent adhesion with the silicon substrate or the silicon oxide film, and the nitride of the high melting point metal has excellent diffusion barrier properties and electrical conductivity properties.
제9도는 종래의 페르보스키트 유전체를 이용한 캐패시터 전극의 구조를 도시한 것이다.9 shows the structure of a capacitor electrode using a conventional Pervoskit dielectric.
제9도를 참조하면, 종래의 페르보스키트 유전체를 이용한 캐패시터 전극은 실리콘 기판 또는 실리콘 산화막(91)상에 확산 배리어용 Ti 막(92)이 증착되고, Ti 막(92)상에서는 페르보스키트 유전체막(94)이 형성되고, 유전체막(94)의 상, 하에는 하부 전극(93)과 상부 전극(95)으로 니어노블금속인 Pt 막이 형성된 구조를 갖는다.Referring to FIG. 9, in a capacitor electrode using a conventional pervoskit dielectric, a Ti film 92 for diffusion barrier is deposited on a silicon substrate or a silicon oxide film 91, and a pervoskit dielectric on the Ti film 92. The film 94 is formed, and the lower electrode 93 and the upper electrode 95 have a structure in which a Pt film, which is a near noble metal, is formed above and below the dielectric film 94.
종래의 열처리 공정은, 제8도에 도시한 바와 같이 프리퍼지(pre-purge)단계와, 가열(heat up)단계와, 어닐링(annealing)단계와, 냉각(cool down)단계 및 퍼지(purge)단계로 나뉘어지는데, 열처리공정을 진행하는 방법은 프리퍼지 단계부터 퍼지단계까지 N2분위기에서 진행하는 방법과, 어닐링단계에서만 NH3분위기에서 수행하고 그외의 단계에서는 N2분위기에서 수행하는 방법이 있다.Conventional heat treatment processes include a pre-purge step, a heat up step, an annealing step, a cool down step, and a purge as shown in FIG. The heat treatment process may be performed in a N 2 atmosphere from a prepurge stage to a purge stage, and may be performed in an NH 3 atmosphere only in the annealing stage and in an N 2 atmosphere in other stages. .
그러나 상기한 두 방법 모두 프리퍼지 단계에서는 N2분위기에서 수행하는데, 제9도에 도시된 바와같은 종래의 캐패시터 구조는 프리퍼지단계에서 N2분위기에서 열처리 공정을 수행하면, 하부 전극(93)인 Pt 막과 확산 배리어용 Ti 막(92)의 계면에 티타늄 질화막이 형성되는 것이 아니라, 제6도에 도시된 바와같이 질소가 계면에서 혼합되어 상부의 Pt 의 고온확산을 방지할 수 있는 확산 배리어로서의 기능을 충분히 수행하지 못하는 문제점이 있었다.However, both of the above methods are performed in the N 2 atmosphere in the pre-purging step. The conventional capacitor structure as shown in FIG. 9 is the lower electrode 93 when the heat treatment process is performed in the N 2 atmosphere in the pre-purging step. The titanium nitride film is not formed at the interface between the Pt film and the Ti film 92 for diffusion barrier, but as shown in FIG. 6, nitrogen is mixed at the interface to serve as a diffusion barrier capable of preventing high temperature diffusion of Pt thereon. There was a problem that the function does not fully perform.
이것은 캐패시터 전극이 실리콘 산화막상에 형성되는 경우에도 마찬가지인데, 프리퍼지단계에서 N2분위기에서 열처리공정이 수행되면, 제7도에 도시된 바와같이, 하부전극(93)과 Ti 막(92)의 계면에 티타늄 질화막이 형성되지 않고 질소가 계면에서 혼합되기 때문에 충분한 확산 배리어로서의 기능을 수행하지 못하는 문제점이 있었다.The same applies to the case where the capacitor electrode is formed on the silicon oxide film. If the heat treatment process is performed in the N 2 atmosphere in the prepurge step, as shown in FIG. 7, the lower electrode 93 and the Ti film 92 Since a titanium nitride film is not formed at the interface and nitrogen is mixed at the interface, there is a problem in that it does not function as a sufficient diffusion barrier.
또한, 종래의 캐패시터 전극은 Pt, Pd등을 전극으로 사용하는 경우에는 귀금속(희귀금속)을 사용하여 가격의 상승을 초래하고, RuO2등을 전극으로 사용하는 경우에는 RuO2이 불안정하여 패터닝공정등의 어려움이 있었다.In addition, in the case of the conventional capacitor electrode using Pt, Pd, etc. as an electrode, the use of precious metals (rare metals) results in an increase in price, and when RuO 2 is used as an electrode, RuO 2 is unstable and patterning process There was a difficulty.
본 발명의 목적은 통상의 캐패시터 전극형성 장비를 이용하여 확산 배리어 특성이 우수할 뿐만 아니라 콘택 특성이 우수한 반도체 소자의 캐패시터 전극을 형성하는 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a capacitor electrode of a semiconductor device having excellent diffusion barrier characteristics and excellent contact characteristics using conventional capacitor electrode forming equipment.
본 발명은 통상의 캐패시터 전극형성 장비를 이용하여 확산 배리어 특성이 우수할 뿐 만아니라 기판과의 접착력이 우수한 반도체 소자의 캐패시터 전극을 형성하는 방법을 제공하는 데 있다.The present invention provides a method of forming a capacitor electrode of a semiconductor device having excellent diffusion barrier properties as well as excellent adhesion to a substrate using conventional capacitor electrode forming equipment.
상기 목적을 달성하기 위한 본 발명의 확산배리어 기능을 갖는 전극형성방법은 실리콘 기판상에 Ti, Zr, Hf등과 같은 전이족의 IVB족 고융점 금속막과 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt 등과 같은 전이족의 VIII족의 니어노블금속막을 순차 증착하는 스텝과, 프리퍼지스텝부터 암모니아 분위기에서 열처리 공정을 수행하여 전이족의 IVB족의 금속막과 전이족의 VIII 족의 금속막의 계면에는 질화막을 형성하고, 전이족의 IVB 족의 금속막과 기판간에 고융점 실리사이드를 형성하여 하부전극을 형성하는 스텝과, 하부전극의 전이족의 VIII족의 금속막상에 유전체막을 형성하는 스텝과, 유전체막상에 전이족의 VIII 족의 금속막을 증착하는 스텝을 포함한다.Electrode formation method having a diffusion barrier function of the present invention for achieving the above object is a transition group IVB high melting point metal film, such as Ti, Zr, Hf, and Fe, Co, Ni, Ru, Rh, Pd on a silicon substrate Sequentially depositing a group VIII near noble metal film of a transition group such as, Os, Ir, and Pt, and performing a heat treatment process in an ammonia atmosphere from a prepurge step to perform the group IVB metal film of the transition group and the group VIII of the transition group Forming a lower electrode between the substrate of the transition group IVB group and the substrate and forming a lower electrode to form a lower electrode; and forming a dielectric film on the transition group VIII group of the lower electrode. And depositing a transition group VIII metal film on the dielectric film.
전이족의 IVB 족의 금속막과 전이족의 VIII 족의 금속막의 계면에 형성된 질화막은 확산 배리어로서 작용하고, 실리사이드는 콘택특성을 향상시키는 역할을 한다.The nitride film formed at the interface between the transition IV group metal film and the transition group VIII metal film acts as a diffusion barrier, and the silicide serves to improve contact characteristics.
전이족의 IVB 족 고융점 금속대신에 V, Nb, Ta 등과 같은 전이족의 VB족의 고융점 금속이 사용되기도 한다.In place of the transition group IVB high melting point metal, a high melting point metal of the transition group VB such as V, Nb, Ta, etc. may be used.
고융점 금속막과 니어노블 금속막을 실리콘 산화막상에 증착하는 경우에는 고융점 금속막과 니어노블 금속막간에 질화막이 형성되어 확산 배리어 특성을 향상시키고, 고융점 금속막과 실리콘 산화막사이에는 고융점 금속 산화물이 형성되어 실리콘 산화막과의 접착력을 향상시키는 역할을 한다.In the case of depositing a high melting point metal film and a near noble metal film on a silicon oxide film, a nitride film is formed between the high melting point metal film and the near noble metal film to improve diffusion barrier properties, and a high melting point metal film is formed between the high melting point metal film and the silicon oxide film. An oxide is formed to serve to improve adhesion to the silicon oxide film.
이하 본 발명의 실시예에 따른 확산배리어의 기능을 갖는 반도체 소자의 캐패시터 전극형성방법을 첨부 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a method of forming a capacitor electrode of a semiconductor device having a function of a diffusion barrier according to an embodiment of the present invention will be described with reference to the accompanying drawings.
제1도(a)와 (b)는 본 발명의 일실시예에 따른 확산 배리어 기능을 갖는 반도체 소자의 전극형성 공정도를 도시한 것이다.1 (a) and (b) show an electrode forming process diagram of a semiconductor device having a diffusion barrier function according to an embodiment of the present invention.
제1도(a)를 참조하면, 실리콘 기판(11)상에 전이족의 IVB족 또는 VB족의 고융점 금속(12)을 증착하고, 그 위에 전이족의 VIII족의 니어노블 금속(13)을 증착한다.Referring to FIG. 1A, a high melting point metal 12 of Group IVB or Group VB of a transition group is deposited on a silicon substrate 11, and a near noble metal 13 of Group VIII of a transition group is deposited thereon. Deposit.
Ti, Zr, Hf 등과 같은 전이족의 IVB족 금속 또는 V, Nb, Ta 등과 같은 전이족의 VB족의 금속은 고융점금속(refractory metal)이고, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt 등과 같은 전이족의 VIII족의 금속(13)은 니어 노블 금속(near noble metal) 이다.Transition group IVB metals such as Ti, Zr, Hf and the like or transition group VB metals such as V, Nb, Ta and the like are refractory metals, and Fe, Co, Ni, Ru, Rh, Pd, The metal 13 of transition group VIII such as Os, Ir, Pt, etc. is a near noble metal.
제1도(b)를 참조하면, 상기와 같은 고융점 금속막(12)과 니오노블 금속막(13)을 기판(11)상에 순차 증착한 후 암모니아(NH3) 분위기에서 열처리 공정을 수행한다. 본 발명에서는 종래의 방법과는 달리 프리퍼지 단계부터 NH3분위기에서 수행한다.Referring to FIG. 1B, the high melting point metal film 12 and the niobium metal film 13 are sequentially deposited on the substrate 11, and then heat treatment is performed in an ammonia (NH 3 ) atmosphere. do. Unlike the conventional method, the present invention is performed in the NH 3 atmosphere from the prepurge stage.
열처리공정의 수행결과로, 고융점금속(12)과 니어노블금속(13)의 계면에는 고융점 금속의 질화막(15)이 형성된다.As a result of the heat treatment, a high melting point metal nitride film 15 is formed at the interface between the high melting point metal 12 and the near noble metal 13.
이때, 고융점 금속막과 니어노블 금속막은 각각 10- 1000Å의 두께로 증착되고, 열처리 온도는 500-1000℃이다.At this time, the high melting point metal film and the near noble metal film are respectively deposited to a thickness of 10-1000 kPa, and the heat treatment temperature is 500-1000 占 폚.
니어노블 금속은 질화막이 잘 형성되지 않는 금속이고, 고융점 금속은 질화막이 잘 형성되는 금속이므로, 고융점 금속막(12)과 니어노블 금속막(13)의 계면에는 암모니아 분위기에서의 열처리공정시, 질소가 니어노블 금속막(13)을 통해 고융점 금속막(12)으로 확산되어 고융점 금속 질화막(refractory nitride)(15)이 형성된다.Since the near noble metal is a metal in which a nitride film is not easily formed, and the high melting point metal is a metal in which a nitride film is formed well, at the interface between the high melting point metal film 12 and the near noble metal film 13 during a heat treatment process in an ammonia atmosphere. Nitrogen is diffused into the high melting point metal film 12 through the near noble metal film 13 to form a high melting point metal nitride film (refractory nitride) 15.
제3도는 전이족의 IVB, VB 및 VIB족의 고융점 금속들이 질화물 형성에너지와 비저항을 나타낸 그래프이다.3 is a graph showing nitride formation energy and resistivity of high melting point metals of transition groups IVB, VB and VIB.
여기서, 고융점 금속은 질화물 형성에너지가 클수록 안정성이 크고, 비저항이 작을수록 콘택특성 즉, 전기전도도가 우수하다.In this case, the higher the melting point metal, the higher the nitride formation energy, the greater the stability, and the smaller the specific resistance, the better the contact characteristic, that is, the electrical conductivity.
제3도를 참조하면, IVB 및 VB 족의 고융점 금속의 질화물 형성에너지는 커서 아주 안정적이고, 비저항은 낮아 콘택특성이 우수하다. 특히, Ti, Zr, Hf 는 안정성과 비저항 특성이 우수하다. 이에 비하여 VII족의 니어 노블금속은 질화물 형성에너지가 양(positive)의 값을 가지므로 상기에서 설명한 바와같이 질화막이 잘 형성되지 않는다.Referring to FIG. 3, the nitride forming energy of the high melting point metals of the IVB and VB groups is large and very stable, and the contact resistance is excellent due to low specific resistance. In particular, Ti, Zr, and Hf are excellent in stability and resistivity characteristics. On the other hand, in the near noble metal of group VII, since the nitride formation energy has a positive value, the nitride film is not well formed as described above.
그리고, 고융점 금속막(12)과 기판(11)의 계면에서는 열처리공정후 고융점 금속과 실리콘과의 반응에 의해 고융점 실리사이드(14)가 형성된다.At the interface between the high melting point metal film 12 and the substrate 11, a high melting point silicide 14 is formed by a reaction between the high melting point metal and silicon after the heat treatment process.
실리콘 기판(11)가 고융점 금속막(12)의 계면에 고융점 실리사이드(14)가 형성되어 콘택저항이 낮아져 콘택특성이 향상된다.The silicon substrate 11 has a high melting point silicide 14 formed at an interface of the high melting point metal film 12, thereby lowering contact resistance and improving contact characteristics.
따라서, 제1도에 도시된 공정을 캐패시터의 전극형성공정에 이용하는 경우에는 상기 고융점 금속막(12), 고융점 금속 질화막(15) 및 니어노블 금속막(13)의 다층막이 캐패시터의 하부전극으로 이용된다.Therefore, when the process shown in FIG. 1 is used for the electrode formation process of the capacitor, the multilayer film of the high melting point metal film 12, the high melting point metal nitride film 15, and the near noble metal film 13 is a lower electrode of the capacitor. Used as
상기와 같은 공정에 의해 하부전극을 형성하고, 통상적인 공정으로 하부 전극위에 페르보스키트 유전체막을 형성하고 그 위에 니어노블 금속이나 크롬등으로 상부전극을 형성하면 본 발명의 실시예에 따른 캐패시터 전극이 얻어진다.When the lower electrode is formed by the above-described process, the pervoskit dielectric film is formed on the lower electrode by the conventional process, and the upper electrode is formed of near noble metal or chromium on the lower electrode, the capacitor electrode according to the embodiment of the present invention is formed. Obtained.
이때, 캐패시터 전극은 기판과의 계면에 고융점 금속 실리사이드가 형성되어 콘택저항이 감소되어 콘택특성이 향상되고, 하부전극을 구성하는 고융점 금속 질화막에 의해 확산 배리어 특성 및 전기전도도 특성이 향상된다.At this time, the capacitor electrode has a high melting point metal silicide is formed at the interface with the substrate, the contact resistance is reduced to improve the contact characteristics, the diffusion barrier properties and electrical conductivity characteristics are improved by the high melting point metal nitride film constituting the lower electrode.
상기와 같은 특성을 얻기 위해서는 열처리 공정기 반드시 프리퍼지단계부터 암모니아가 장비내로 플로우되어야 한다.In order to obtain the above characteristics, the ammonia must be flowed into the equipment from the pre-purging step.
본 발명에서처럼 프리퍼지 단계에서 NH3분위기에서 열처리공정을 수행하였을 경우와 종래에서처럼 프리퍼지 단계에서 N2분위기에서 열처리 공정을 수행하였을 경우를 비교 설명한다.As described in the present invention, a case in which the heat treatment process is performed in the NH 3 atmosphere in the pre-purging step and a case in which the heat treatment process is performed in the N 2 atmosphere in the pre-purging step will be described.
예를 들어, 기판(11)상에 고융점 금속막(12)과 니어노블 금속막(13)으로 Co과 Zr을 각각 증착한 후, 프리퍼지단계부터 N2분위기에서 열처리 공정을 수행하였을 경우와 프리퍼지 단계부터 NH3분위기에서 열처리공정을 수행하였을 경우를 제5도와 제6도를 참조하여 설명하면 다음과 같다.For example, after depositing Co and Zr with the high melting point metal film 12 and the near noble metal film 13 on the substrate 11, the heat treatment process is performed in an N 2 atmosphere from the pre-purging step. The case where the heat treatment process is performed in the NH 3 atmosphere from the pre-purging step will be described with reference to FIGS. 5 and 6 as follows.
제5도는 실리콘 기판상에 증착된 Co/Zr 이중박막의 AES 깊이분석도로서, 제5도(a)는 증착후 열처리전, 제5도(b)는 500℃, N2 분위기에서 열처리후, 제5도(c)는 600℃, N2분위기에서 열처리후의 깊이분석도를 각각 도시한 것이다.FIG. 5 is an AES depth analysis diagram of a Co / Zr double thin film deposited on a silicon substrate. FIG. 5 (a) shows a heat treatment after deposition, and FIG. 5 (b) shows a heat treatment under an atmosphere of N 2 at 500 ° C. 5 (c) shows depth analysis diagrams after heat treatment at 600 ° C. and N 2 atmospheres.
제5도(b)와 (c)를 참조하면, 실리콘 기판상에 Co/Zr을 증착한 후 500℃, N2분위기 또는 600℃, N2분위기에서 각각 열처리공정을 수행하면, Co/Zr 층간의 혼합이 일어난다.Referring to FIG. 5 (b) and (c), after the Co / Zr is deposited on the silicon substrate, the heat treatment process is performed in 500 ° C., N 2 atmosphere, or 600 ° C., N 2 atmosphere, respectively, Mixing occurs.
그러나, 본 발명에서 처럼, 기판상에 Co/Zr의 이중박막을 증착한 후, 프리퍼지 단계부터 NH3를 플로우한 상태에서 700℃ 에서 열처리 공정을 수행하면, 제6도에 도시된 바와 같이, 질소가 상부의 니어노블금속막(13)을 통해 확산되어 하부의 고융점 금속막(12)의 Zr과 반응한다. 그러므로 고융점 금속막(12)의 표면은 질소와 반응하여 고융점 금속 질화막(15)으로 되고, 실리콘 기판(11)과 고융점 금속막(12)의 계면에서는 고융점 금속 실리사이드(14)가 형성됨을 알 수 있다. 또한, 종래의 방법은 500℃의 열처리공정시에도 층간의 혼합이 발생하나, 본 발명에서는 종래보다 높은 열처리온도인 700℃에서 열처리공정을 수행하여도 층간의 혼합이 전혀 일어나지 않는다.However, as in the present invention, after depositing a double thin film of Co / Zr on the substrate, and performing the heat treatment process at 700 ℃ in the state flowing NH 3 from the pre-purging step, as shown in Figure 6, Nitrogen diffuses through the upper noble metal film 13 and reacts with Zr in the lower high melting point metal film 12. Therefore, the surface of the high melting point metal film 12 reacts with nitrogen to form the high melting point metal nitride film 15, and the high melting point metal silicide 14 is formed at the interface between the silicon substrate 11 and the high melting point metal film 12. It can be seen. In addition, in the conventional method, the interlayer mixing occurs even during the heat treatment at 500 ° C., but the mixing between the layers does not occur even when the heat treatment is performed at 700 ° C., which is higher than the conventional heat treatment.
제2도(a)와(b)는 본 발명의 다른 실시예에 따른 확산 배리어 기능을 갖는 반도체소자의 전극형성 공정도를 도시한 것이다.2 (a) and 2 (b) show an electrode forming process diagram of a semiconductor device having a diffusion barrier function according to another embodiment of the present invention.
제2도(a)를 참조하면, 실리콘 기판(21)상에 실리콘 산화막(22)이 형성되고, 전이족의 IVB족 또는 VB족의 금속막(23)을 증착하고, 그위에 전이족 VIII 족의 금속막(24)을 증착한다.Referring to FIG. 2A, a silicon oxide film 22 is formed on a silicon substrate 21, and a metal film 23 of a group IVB or group VB of a transition group is deposited thereon, and a transition group VIII group thereon. A metal film 24 is deposited.
여기서도 마찬가지로 Ti, Zr, Hf 등과 같은 전이족의 IVB족 금속 또는 V, Nb, Ta 등과 같은 전이족의 VB족의 금속막(23)은 고융점 금속이고, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt 등과 같은 전이족의 VIII 족의 금속막(24)은 니어노블 금속이다.Here too, the metal film 23 of the transition group IVB metal such as Ti, Zr, Hf or the like or the transition group VB group such as V, Nb, Ta, etc. is a high melting point metal, and Fe, Co, Ni, Ru, Rh, The metal film 24 of the group VIII of the transition group such as Pd, Os, Ir, Pt, or the like is a near noble metal.
제2도(b)를 참조하면, 상기와 같이 고융점 금속막(23)과 니어노블 금속막(24)증착한 후 암모니아(NH3) 분위기에서 열처리 공정을 수행한다. 열처리 공정시, 프리퍼지단계부터 암모니아를 장비내로 플로우시킨다.Referring to FIG. 2B, after the high melting point metal film 23 and the near noble metal film 24 are deposited as described above, a heat treatment process is performed in an ammonia (NH 3 ) atmosphere. In the heat treatment process, ammonia is flowed into the equipment from the prepurge stage.
열처리공정의 수행결과로, 고융점금속막(23)과 니어노블금속(24)의 계면에는 니어노블금속막(24)을 통해 질소가 확산되어 고융점 금속과 반응하므로 고융점 금속막(23)의 표면에는 고융점 금속 질화막(26)이 형성된다. 고융점 금속 질화막(26)은 전도도가 우수할 뿐만 아니라 확산 배리어로서 뛰어난 특성을 갖는다. 이때, 니어노블 금속막(24)은 질소와 반응하여 질화막으로 잘되는 금속이 아니므로 질소가 니어노블 금속막(24)을 통해 확산되어 고융점 금속막과 반응하는 것이다.As a result of the heat treatment process, nitrogen is diffused through the near noble metal film 24 at the interface between the high melting point metal film 23 and the near noble metal 24 to react with the high melting point metal film 23. On the surface of the high melting point metal nitride film 26 is formed. The high melting point metal nitride film 26 has not only excellent conductivity but also excellent characteristics as a diffusion barrier. At this time, since the near noble metal film 24 is not a metal that reacts well with nitrogen to form a nitride film, nitrogen diffuses through the near noble metal film 24 to react with the high melting point metal film.
그리고, 고융점 금속막(23)과 실리콘 산화막(22)의 계면에서는 고융점 금속과 실리콘 산화막이 반응하여 고융점 금속산화막(25)이 형성된다.At the interface between the high melting point metal film 23 and the silicon oxide film 22, the high melting point metal and the silicon oxide film react to form a high melting point metal oxide film 25.
제4도는 IVB, VB, VIB 족의 고융점금속의 산화물 형성에너지와 산소의 용해도에 대한 그래프를 도시한 것이다.4 shows graphs of oxide formation energy and oxygen solubility of high melting point metals of group IVB, VB, and VIB.
제4도를 참조하면, IVB 및 VB 족의 산화막이 실리콘 산화막보다 훨씬 안정적이기 때문에 고융점 금속에 의해 환원되어 고융점 금속 산화막(25)이 형성되고, 이 고융점 금속산화막(25)은 실리콘 산화막(22)과의 접착력이 뛰어나다. 니어노블 금속의 산화물 형성에너지(절대값)는 실리콘 산화막보다 작기 때문에 니어노블 금속막(24)은 실리콘 산화막과의 접착력이 우수하지 않다. 따라서, 니어노블 금속만을 전극으로 사용하는 경우에는 실리콘 산화막과의 접착력이 우수하지 않는 단점이 있었으나, 본 발명에서처럼 고융점 금속막(23)을 니어노블 금속막(24)하부에 형성하여 열처리공정을 수행하므로써 고융점 금속 산화막(25)이 형성되어 계면간의 접착력을 향상시킬수 있다.Referring to FIG. 4, since the oxide films of the IVB and VB groups are much more stable than the silicon oxide films, they are reduced by the high melting point metal to form a high melting point metal oxide film 25, and the high melting point metal oxide film 25 is a silicon oxide film. Excellent adhesion with (22). Since the oxide formation energy (absolute value) of the near noble metal is smaller than that of the silicon oxide film, the near noble metal film 24 is not excellent in adhesion with the silicon oxide film. Therefore, when only the near noble metal is used as an electrode, there is a disadvantage in that the adhesion with the silicon oxide film is not excellent. However, as in the present invention, the high melting point metal film 23 is formed under the near noble metal film 24 to perform the heat treatment process. As a result, a high melting point metal oxide film 25 may be formed to improve adhesion between the interfaces.
제7도는 실리콘 산화막상에 Co/Zr 이중박막을 증착하고, 열처리한 후의 Co/Zr 이중막막의 AES 깊이 분석도를 도시한 것이다.FIG. 7 shows the AES depth analysis of the Co / Zr double film after depositing and thermally treating the Co / Zr double thin film on the silicon oxide film.
제7도(a)는 600℃, N2분위기에서, 제7도(b)는 600℃, NH3분위기에서 각각 열처리 공정을 수행하였을 경우로서, N2분위기에서 열처리 공정시는 제5도에서와 마찬가지로 Co/Zr 막간의 혼합이 일어나고, NH3분위기에서 열처리 공정시에는 Co/Zr의 계면에서 ZrN이 형성되어 확산배리어로서 작용하고, 실리콘 산화막과의 계면에서는 ZrSixOy가 형성되어 실리콘 산화막과의 접착력을 향상시켜 준다.A seventh diagram (a) is from 600 ℃, N 2 atmosphere, a seventh view (b) is a case obtained by performing each of the heat treatment process at 600 ℃, NH 3 atmosphere, in a N 2 atmosphere heat treatment step during from FIG. 5 Likewise, mixing between Co / Zr films occurs, and during the heat treatment process in NH 3 atmosphere, ZrN is formed at the interface of Co / Zr to act as a diffusion barrier, and ZrSi x O y is formed at the interface with the silicon oxide film to form a silicon oxide film. Improves adhesion with
상기와 같은 열처리공정후 실리콘 산화막상에 형성된 고융점 금속막(23), 고융점 금속 질화막(26)과 니어노블 금속막(24)이 캐패시터 전극의 하부전극으로 작용한다. 그러므로, 상기의 하부전극을 구성하는 니어노블 금속막(24)상에 페르보스키트 유전체막을 형성하고, 백금과 같은 니어노블 금속막을 상부전극으로 형성하면 캐패시터의 전극이 얻어진다.After the heat treatment as described above, the high melting point metal film 23, the high melting point metal nitride film 26, and the near noble metal film 24 formed on the silicon oxide film serve as lower electrodes of the capacitor electrode. Therefore, if a pervoskit dielectric film is formed on the near noble metal film 24 constituting the lower electrode, and a near noble metal film such as platinum is formed as the upper electrode, the electrode of the capacitor is obtained.
제5도 내지 제7도에 도시된 본원 발명의 Co/Zr 이중박막의 특성은 Co/Zr 이중박막에만 국한되는 것이 아니라 니어노블금속/고융점금속의 이중박막에 모두 적용할 수 있다.The characteristics of the Co / Zr double thin film of the present invention shown in FIGS. 5 to 7 can be applied not only to the Co / Zr double thin film but also to the double thin film of the near noble metal / high melting point metal.
상기한 바와같은 본 발명에 따르면, 니어노블 금속막/고융점 금속막의 이중박막을 실리콘 기판상에 증착한 후 프리퍼지스텝부터 암모니아분위기에서 열처리하여 주므로써, 우수한 확산 배리어 기능을 갖음과 동시에 양호한 콘택특성을 갖는 전극을 형성할 수 있다.According to the present invention as described above, a double thin film of a near noble metal film / high melting point metal film is deposited on a silicon substrate, and then subjected to heat treatment in an ammonia atmosphere from a prepurge step, thereby having an excellent diffusion barrier function and a good contact. It is possible to form an electrode having characteristics.
또한, 니어노블 금속막/고융점 금속막의 이중박막을 실리콘 산화막상에 증착한 후 프리퍼지스텝부터 암모니아분위기에서 열처리하여 주므로써, 우수한 확산 배리어 기능을 갖음과 동시에 양호한 접착력을 얻을 수 있는 전극을 형성할 수 있다.In addition, a double thin film of a near noble metal film / high melting point metal film is deposited on a silicon oxide film, and then heat-treated in an ammonia atmosphere from a prepurge step to form an electrode having excellent diffusion barrier function and attaining good adhesion. can do.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950003236A KR0144167B1 (en) | 1995-02-20 | 1995-02-20 | Method of forming electrode in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950003236A KR0144167B1 (en) | 1995-02-20 | 1995-02-20 | Method of forming electrode in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960032619A KR960032619A (en) | 1996-09-17 |
| KR0144167B1 true KR0144167B1 (en) | 1998-08-17 |
Family
ID=19408442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950003236A KR0144167B1 (en) | 1995-02-20 | 1995-02-20 | Method of forming electrode in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144167B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100416733B1 (en) * | 1995-03-20 | 2004-07-05 | 삼성전자주식회사 | FERROELECTRIC CAPACITOR WITH UPPER AND LOWER ELECTRODE MADE OF Rh |
-
1995
- 1995-02-20 KR KR1019950003236A patent/KR0144167B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960032619A (en) | 1996-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736455A (en) | Method for passivating the sidewalls of a tungsten word line | |
| KR20010020869A (en) | Composite iridium barrier structure with oxidized refractory metal companion barrier and method for same | |
| JP3989195B2 (en) | Capacitor manufacturing method for semiconductor memory device by two-step heat treatment | |
| US6162649A (en) | Method of manufacturing ferroelectric memory device | |
| US6682995B2 (en) | Iridium conductive electrode/barrier structure and method for same | |
| JP4925494B2 (en) | Capacitor manufacturing method for semiconductor device having high dielectric constant dielectric film | |
| US5652181A (en) | Thermal process for forming high value resistors | |
| KR0144167B1 (en) | Method of forming electrode in semiconductor device | |
| US6927166B2 (en) | Method for manufacturing semiconductor devices and integrated circuit capacitors whereby degradation of surface morphology of a metal layer from thermal oxidation is suppressed | |
| JP2930102B2 (en) | Wiring structure for semiconductor device and method of manufacturing the same | |
| KR20000024713A (en) | Method for fabricating capacitor of semiconductor device | |
| JP2645811B2 (en) | Method for forming electrode of semiconductor device having diffusion barrier function | |
| JPH11204757A (en) | Manufacturing semiconductor device | |
| US5895268A (en) | High pressure nitridation of tungsten | |
| KR100600333B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100504942B1 (en) | Method of manufacturing a capacitor in semiconductor device | |
| US5908321A (en) | Semiconductor structure with stable pre-reacted particle and method for making | |
| KR100673203B1 (en) | Method of manufacturing a capacitor in semiconductor device | |
| JPH10214944A (en) | Method for manufacturing semiconductor device | |
| JPH05326314A (en) | Thin film capacitor | |
| KR100376257B1 (en) | Method of manufacturing a capacitor in semiconductor device | |
| KR100209377B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100312262B1 (en) | A method of maintaining a dielectric constant of a dielectric layer of a capacitor | |
| JP3514940B2 (en) | Method of forming ferroelectric thin film | |
| KR19980060624A (en) | Capacitor Manufacturing Method of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120323 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |