KR0143632B1 - 자동차의 이동 물체 검지 장치 - Google Patents

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야

자동차의 이동 물체 검지 장치

2. 발명이 해결하려고 하는 기술적 과제

이동하는 물체의 면적 중심을 구하기 위해서는, 먼저 카메라로 부터 입력된 비디오 신호(Vs)를 기준 임계값(Vt)과 비교하여 그 양자화된 값이 1이되는 부분의 면적 중심을 계산하게 되는데,이때 배경잡음으로 인해 이동 물체의 정확한 진행 방향을 추적하기 어려우므로, 배경 잡음을 없애기 위해서는 비디오 신호를 매 프레임마다 비교하여 이동이 이루어진 부분, 즉 차영상의 면적 중심을 계산하는 것이 바람직하며 이를 위해서는 먼저 이동이 이루어진 점들의 X 좌표값의 합(Qsx =x·S(x,y))과, Y 좌표값의 합(Qsy =y·S(x,y)) 및, 이동이 이루어진 점들의 수(Q_N=S(x,y))를 구하고 차영상의 면적 중심의 x,y 좌표값(Qsx/Q_N, Qsy/Q_N)을 구해야 하는데 프로세서가 연산해야 할 연상량이 상당히 많기 때문에 일반적인 프로세서로는 실시간 처리가 어려워 용량이 크고 속도가 빠른 고성능 프로세서를 사용해야 하는 등의 문제점이 있었음.

3. 발명의 해결방법의 요지

이동 물체의 면적 중심을 계산하기 위해 매 프레임 사이의 차영상을 이용하여 배경잡음을 없애고 연산 내용을 하드웨어적으로 구현하므로써, 저속의 프로세서를 사용해도 실시간 연산이 가능한 이동 물체 검지 장치를 제공하고자 함.

4. 발명의 중요한 용도

자동차의 이동 물체 검지 장치에 이용됨.

Description

자동차의 이동 물체 검지 장치

제 1도는 본 발명에 따른 이동 물체 검지 장치의 블럭회로도.

제 2도는 본 발명에 따른 연산 영역 설정기 및 Q_N연산기의 회로도.

제 3도는 본 발명에 따른 Qsx 연산기의 회로도.

제 4도는 본 발명에 따른 이동 물체 검지 장치의 동작파형도.

*도면의 주요부분에 대한 부호의 설명

101 : 동기분리기 102 : 비교기

103 : 수평(X)축 카운터 104 : 수직(Y)축 카운터

105 : 기준 클럭 발생기 106 : Qsx 연산기

107 : Qsy 연산기 108 : Q_N연산기

109 : 마이크로프로세서 110 : 연산 영역 설정기

111, 112, 113 : 디지탈-아날로그 변환기

114, 115 : 아날로그 디바이더 120 : 차영상 발생기

201, 202 : 디지탈 비교기 203 : RS 플립-플롭

212, 213 : 메모리 214 : 배타적 OR 게이트

215 : D 플립-플롭 216 : 인버터

230, 330 : 카운터 240, 340 : 래치 회로

320 : 가산기

본 발명은 자동차에 장착된 카메라를 이용하여 이동하는 물체의 차영상의 면적 중심을 자동으로 측정하여 이동 물체를 검지하는 장치에 관한 것이다.

일반적으로 카메라가 장착된 자동차를 운행하는 경우에 이동하는 물체를 검지하여 운전자에 경보하기 위해서는 이동하는 물체의 면적 중심을 정확하게 계산하고 그 계산된 값에 따라 이동 물체의 진행 방향을 판단해야 한다. 이동 물체의 면적 중심을 구하기 위해서는, 먼저 카메라로 부터 입력된 비디오 신호(Vs)를 기준 임계값(Vt)과 비교하여 그 양자화된 값이 1이되는 부분의 면적 중심을 계산하게 되는데, 이때 배경잡음으로 인해 이동 물체의 정확한 진행 방향을 추적하기 어려우므로, 배경 잡음을 없애기 위해서는 비디오 신호를 매 프레임마다 비교하여 이동이 이루어진 부분, 즉 차영상의 면적 중심을 계산하는 것이 바람직하다. 이를 위해서는 먼저 이동이 이루어진 점들의 X 좌표값의 합(Qsx =x·S(x,y))과, Y 좌표값의 합(Qsy =y·S(x,y)) 및, 비디오 신호의 이동이 이루어진 점들의 점의 수(Q_N=S(x,y)) 를 구해야 한다. 여기서 S(x,y)의 값은 1(S'(x,y,t)≠S'(x,y,t+1)일때), 또는 0(S'(x,y,t)≠S'(x,y,t+1)일때)이 된다. 여기서 S'(x,y,t)는 (Vt≤Vs 일때), 또는 0 (VtVs 일때)이 된다. 그러면 차영상의 면적 중심의 x,y 좌표값은 각각 Qsx/Q_N, Qsy/Q_N이 된다. 그런데 이와 같은 계산식으로 부터 알 수 있듯이 프로세서가 연산해야 할 연산량이 상당히 많기 때문에 일반적인 프로세서로는 실시간 처리가 어려워 용량이 크고 속도가 빠른 고성능 프로세서를 사용해야 하며 따라서 제조 단가 상승의 원인이 되고 있다.

따라서 이러한 문제점을 해결하기 위하여 안출된 본 발명은 이동 물체의 차영상의 면적 중심을 계산하기 위한 연산 내용을 하드웨어적으로 구현하므로써, 저속의 프로세서를 사용해도 실시간 연산이 가능한 이동 물체 검지 장치를 제공하는 것을 목적으로 한다.

본 발명에 따른 이동 물체 검지 장치는, 카메라로 부터의 비디오 신호를 수평 동기 신호와 수직 동기 신호로 분리하기 위한 동기 분리기 수단과, 상기 비디오 신호와 기준 신호를 비교하여 상기 비디오 신호가 상기 기준 신호보다 크면 하이 신호를 출력하고 작으면 로우 신호를 출력하기 위한 비교기 수단과, 상기 비교기로 부터의 출력신호의 현재 프레임과 전 프레임의 신호를 비교하여 그 차영상 신호를 발생하기 위한 차영상 발생기 수단과, 기준 클럭 신호를 발생하기 위한 기준 클럭 발생기 수단과, 상기 동기 분리기 수단 및 상기 기준 클럭 발생기 수단에 연결되어 상기 비디오 신호의 수평축의 좌표값을 카운트하기 위한 제1 카운터 수단과, 상기 동기 분리기 수단에 연결되어 상기 비디오 신호의 수직축의 좌표값을 카운트하기 위한 제2 카운터 수단과, 상기 제2 카운터 수단에 연결되어 이동 물체의 차영상의 면적 중심 계산을 위한 연산 영역을 설정하기 위한 연산 영역 설정기 수단과, 상기 제1 카운터 수단, 상기 차영상 발생기 수단, 상기 기준 클럭 발생기 수단 및 상기 연산 영역 설정기 수단에 연결되어, 상기 차영상 신호의 수평축 좌표값의 합을 연산하기 위한 제1 연산기수단과, 상기 제2 카운터 수단, 상기 차영상 발생기 수단, 상기 기준 클럭 발생기 수단 및 상기 연산 영역 설정기 수단에 연결되어, 상기 차영상 신호의 수직축 좌표값의 합을 연산하기 위한 제2 연산기 수단과, 상기 차영상 발생기 수단, 상기 기준 클럭 발생기 수단 및 상기 연산 영역 설정기 수단에 연결되어, 상기 차영상 신호의 수평축 및 수직축 좌표의 수를 합산하기 위한 제3 연산기 수단과, 상기 제1 연산기 수단의 출력을 아날로그 신호로 변환하기 위한 제1 디지탈-아날로그 변환기 수단과, 상기 제2 연산기 수단의 출력을 아날로그 신호로 변환하기 위한 제2 디지탈-아날로그 변환기 수단과, 상기 제3 연산기 수단의 출력을 아날로그 신호로 변환하기 위한 제3 디지탈-아날로그 변환기 수단과, 상기 제1 디지탈-아날로그 변환기 수단의 출력신호와 제3 디지탈-아날로그 변환기 수단의 출력 신호의 나눗셈 연산을 수행하기 위한 제1 디바이더 수단과, 상기 제2 디지탈-아날로그 변환기 수단의 출력 신호와 제3 디지탈-아날로그 변환기 수단의 출력 신호의 나눗셈 연산을 수행하기 위한 제2 디바이더 수단및, 상기 동기 분리기 수단, 상기 제1 디바이더 수단 및 상기 제2 디바이더 수단에 연결되어, 이동 물체의 차영상의 면적 중심의 수평축 및 수직축의 좌표값의 현재 프레임과 전 프레임 사이의 이동량을 연산하기 위한 마이크로프로세서 수단을 포함하는 것을 특징으로 한다.

이제 본 발명의 실시예에 대해 첨부 도면을 참조하여 보다 상세하게 설명되게 된다. 먼저, 본 발명에 따른 이동 물체 검지 장치의 블럭도를 도시하고 있는 제 1도를 참조하면, 카메라로 부터 발생된 비디오 신호 Vs는 동기 분리기(101)와 비교기(102)로 입력된다. 동기 분리기(101)에서 비디오 신호 Vs는 수평 동기 신호 HSYNC와 수직 동기 신호 VSYNC로 분리된다. 동기 분리된 수평 동기 신호 HYSNC는 비디오 신호 Vs의 수평축, 즉 X축의 좌표값을 카운트하는 X-카운터(103)로 입력되고, 수직 동기 신호 VSYNC는 수직축, 즉 Y축의 좌표값을 카운트하는 Y-카운터(104)로 입력된다. X-카운터(103)는 기준 클럭 발생기(105)로 부터의 기준 클럭 신호 CLK에 의해 좌표를 증가 시키다가 수평 동기 신호 HSYNC가 로우(Low)가 되는 수평 동기 기간동안 클리어되는 동작을 반복한다. Y-카운터(104)는 수평 동기 신호 HSYNC에 의해 좌표를 증가 시키다가 수직 동기 신호 VSYNC가 로우(Low)가 됨에 따라 수직 동기 기간 동안 클리어되는 동작을 반복한다. 이들 카운터(103, 104)는 8비트 동기 카운터로 구현될 수 있다. X-카운터(103)의 출력은 비디오 신호의 차영상, 즉 이동이 이루어진 점들의 X좌표값의 합을 나타내는 함수 Qsx =xS(x,y)를 계산하기 위한 Qsx 연산기(106)에 입력되고, Y-카운터(106)의 출력은 Y축의 연산 영역을 설정하기 위한 연산 영역 설정기(110)에 입력된다. 연산 영역 설정기(110)에 의해 설정된 연산 영역내의 Y 카운트 신호COUNT-Y 는 비디오 신호의 이동이 이루어진 점들의 Y좌표값의 합을 나타내는 함수 Qsy =yS(x,y)를 계산하기 위한 Qsy 연산기(107)에 입력된다. 비교기(102)는 비디오 신호Vs와 양자화를 위한 기준 신호Vt를 비교하여, X,Y좌표상의 양자화 신호값, 즉 1 (Vt≤vS 일때), 또는 0 (VtvS 일때)의 값을 갖는 신호S'(x,y)(또는 COMP 신호)를 출력한다. 이 신호는 차영상 발생기(120)내의 메모리(212, 213)에 한 프레임씩 교대로 저장되게 된다. 이들 메모리(212, 213)는 동기 분리기(101)로 부터의 3짝수/홀수 프레임을 나타내는 신호 E/O를 1/2 분자한 신호와 분주된 신호를 반전시킨 신호에 의해 교대로 읽기/쓰기 동작이 반복되게 된다. 여기서 짝수/홀수 프레임 신호 E/O는 본 실시예에서 30Hz 마다 발생하는 펄스형태의 신호이며, 분주 회로(215)는 D플립-플롭을 이용하여 구현될 수 있는데, 그 구성을 보면 짝수/홀수 프레임 신호 E/O가 클럭 단자 CCLK로 입력되고, D플립-플롭의 Q출력의 초기치가 하이(1)인 경우에 /Q출력은 로우(0)가 되고, 따라서 D 입력이 로우가 되어 Q출력이 로우로 변하게 되고 이 상태로 다음 E/O펄스가 클럭단자 CCLK로 입력될때 까지 유지되게 된다. 이때에는 메모리(212)의 쓰기 인에이블 단자 /WE에는 하이 신호가 입력되고 메모리(213)의 쓰기 인에이블 단자/WE에는 호우 신호가 입력되게 되므로, 메모리(212)는 읽기 동작 상태가 되고 메모리(213)는 쓰기 동작 상태가 된다. 따라서 비교기(102)로 부터의 출력 신호 COMP는 메모리(213)에 저장되게 되는데, 이때 그 어드레스 단자 AA,AB에 각각 입력되는 카운터(103, 104)로 부터의 출력 신호 COUNT-X, COUNT-Y가 어드레스 신호로서 이용되게 된다. 다음에 다시 E/O펄스가 플립-플롭(215)의 클럭단자 CCLK로 입력되면, Q출력이 반전되어 메모리(212)의 쓰기 인에이블 단자 /WE에는 호우 신호가 입력되고 메모리(213)의 쓰기 인에이블 단자 /WE에는 하이 신호가 입력되게 되므로, 메모리(212)는 쓰기 동작 상태가 되고 메모리(213)는 읽기 동작 상태가 된다. 따라서 비교기(102)로 부터의 출력 신호 COMP는 메모리(212)에 저장되게 된다. 이때, 메모리(213)는 읽기 동작 상태 이므로 전 프레임에서 저장된 내용이 어드레스 신호 COUNT-X, COUNT-Y 에 따라 데이타 출력단자 DO를 통해 출력되어 배타적 OR 게이트(214)의 한 입력단자로 입력된다. 이 신호가 전 프레임의 양자화된 값을 나타내는 신호가 되며, 이때 배타적 OR 게이트(214)는 비교기(102)로 부터 그 다른 입력 단자에 입력되는 신호, 즉 현재 프레임의 양자화된 값을 배타적 논리합 연산을 수행한다. 배타적 논리합 연산의 진가표를 보면 두 입력이 다른 경우에 1이되고, 동일한 경우에는 0가 된다. 다시 말하면 비디오 신호의 양자화된 값의 현재 프레임과 전 프레임 사이에 변화가 있는 X, Y좌표상의 점들만 1이되는 차영상 신호 DIF가 펄스 형태로 발생하게 된다. 이 신호 DIF는 전술한 Qsx 연산기(106)와 Qsy 연산기(107) 및, 비디오 신호의 현재 프레임과 전 프레임 사이에 변화가 있는 부분, 즉 차영상의 X,Y좌표상의 점들의 수를 나타내는 함수 Q_N=S(x,y) 계산하기 위한 Q_N연산기(108)에 입력된다. 이들 연산기(106, 107, 108)의 연산 동작은 연산 영역 설정기(110)로 부터 발생되는 신호의 조합에 의해 동기가 이루어 진다. 전술한 X-카운터(103), Qsx 연산기(106), Qsx 연산기(107) 및 Q_N연산기(108)에는 각각 기준 클럭 발생기(105)로 부터 기준 클럭 신호 CLK가 입력된다. 제 2도에는 연산 영역 설정기(110) 및 Q_N연산기(108)의 회로도가 도시되어 있다. 연상 영역 설정기(110)는 2개의 디지탈 비교기(201, 202) 와 하나의 RS 플립-플롭(220)으로 구성된다. 비교기(201)는 연산 영역의 초기치를 설정하기 위한 회로로써, 그 P단자에 입력되는 Y좌표 카운트 신호 COUNT-Y를 그 Q단자에 입력되는 임의 설정치(본 발명에 있어서는 001)와 비교하여 동일한 경우에만 P=Q단자를 통해 로우(Low)를 출력하고, 비교기(202)는 연산 영역의 종료치를 설정하기 위한 회로로써, 그 P단자에 입력되는 Y좌표 카운트 신호 COUNT-Y를 그 Q단자에 입력되는 임의 설정치(본 발명에 있어서는 240)와 비교하여 동일한 경우에만 P=Q단자를 통해 로우(Low)를 출력하도록 구성된다.

즉 본 발명에 있어서는 255개의 주사 라인 중 240개의 주사 라인내에 포함되는 이동물체의 면적 중심을 계산하게 된다. RS 플립-플롭(220)은 2개의 NAND 게이트(203, 204)를 포함하고 있는데, 카운트 신호 COUNT-Y 가 001인 경우에 비교기(201)의 출력은 로우(0)이고, 비교기(202)의 출력은 하이(1) 상태 이므로 플립-플롭(220)은 셋트 상태가 되고, 카운트 신호 COUNT-Y가 240인 경우에 비교기(202)의 출력은 로우(0)이고, 비교기(201)의 출력은 하이(1) 상태가 되므로 플립-플롭(220)은 리셋트 상태가 된다. 따라서 제 4도에 도시된 바와 같이, 비교기(201)의 출력이 로우(0)가 되는 순간 부터 비교기(202)의 출력이 로우가 되는 손간까지, 즉 연산 영역내에서 플립-플롭(220)의 정출력단의 출력신호 LA는 1이 되고 반전 출력단의 출력신호 LC는 0이 된다. 따라서 신호 LC가 인버터(205)를 통과한 신호 LB는 1이 되고, 인버터(205)를 통과하는 시간 만큼 지연된 신호가 된다. 비교기(102)는 비디오 신호Vs를 반고정 저항 R1에 의해 설정되는 기준 신호값과 비교하여 양자화된 이진 영상 신호 COMP를 발생한다. 이 신호로부터 차영상 발생기(120)는 현재 프레임과 전 프레임 사이의 차영상이 존재하는 점들을 나타내는 펄스 신호 DIF 를 발생하게 되고, 이 신호 DIF와 플립-플롭(220)의 출력 신호LA 및 기준 클럭 발생기(105)로 부터의 클럭 신호 CLK는 AND 게이트(206)에서 논리곱 연산이 이루어 진다. 즉, AND 게이트(206)는 비디오 신호가 연산 영역내에 있고, 차영상 펄스 신호가 입력될 때 마다 기준 클럭 신호에 따라 펄스를 발생하게 된다(제 4도 참조). AND 게이트(206)의 출력 펄스는 16 비트 카운터(230)에 의해 카운트 되게 되는데, 이 카운터(230)는 2개의 8비트 카운터(207, 208)로 구성될 수 있으며, 그 카운트 값이 비디오 신호의 차영상이 존재하는 점들의 수Q_N을 나타내게 된다. 16비트 카운터가 이용되는 이유는 본 실시예에서 영상 데이타의 해상도가 256×256 이고, 따라서 양자화값이 1이 되는 점의 수가 최대로 65536개가 될 수 있기 때문이다. 이 카운터(230)의 클럭 인에이블 CCLKEN 신호로서는 플립-플롭의 반전 출력 신호 LC가 이용되고, 그 지연된 신호 LB가 클리어 신호로서 이용된다. 즉 카운터(230)는 연산 영역내에서만 카운트 연산을 수행하게 되며, 그 출력은 래치 회로(240)를 통해 출력된다. 이 래치 회로(240)도 또한 2개의 8비트 래치(209, 210)로서 구성될 수 있으며, 플립-플롭(2200의 출력 신호 LA가 래치 신호로서 이용된다. 따라서, 매 프레임 마다 래치 동작이 이루어지게 된다.

다음은 제 3도를 참조하여 Qsx 연산에 대한 설명이 이루어지게 된다. 전술한 X-카운터(103)으로 부터의 출력 신호 COUNT-X는 버퍼(301)를 통해 가산기 회로(320)에 인가된다. 이 버퍼(301)는 전술한 플립-플롭(220)의 반전출력 신호 LC가 로우(0)인 동안 카운트 값을 통과시키게된다. 버퍼(301)로 부터 출력된 카운트 신호 COUNT-X는 누산 회로(Accumulator)(350)에서 누산이 이루어 진다. 이 누산 회로(350)는 8비트 가산기320)와, 8비트 레지스터(304) 및, 16 비트 카운터(330)를 포함하고 있다. 8비트 가산기(320)는 2개의 4비트 가산기(302, 303)로 구성되며, 그 B단자에는 카운트 신호 COUNT-X가 인가되고 A단자에는 레지스터(304)의 출력이 피드백되어 인가된다. 따라서, 가산기(302)에서는 현재의 카운트 값과 바로 전 클럭 사이클에서의 카운트 값이 합산되어 누적되게 된다. 여기서 가산기(302)는 8비트의 카운트 신호 COUNT-X중 하위 4비트의 가산을 수행하고, 가산기(303)는 상위 4비트의 가산을 수행한다. 레지스터(304)의 클럭 신호 CCLK로는 전술한 플립-플롭(220)의 반전출력 LC를 다시 반전시킨 지연신호 LB와, 차영상 펄스 신호 DIF 및, 기준 클럭 신호 CLK를 AND 게이트(211)를 통해 논리곱 연산하여 발생된 LD 가 이용되고, 지연 신호 LB는 클리어 신호로서 이용된다. 따라서 레지스터(304)는 차영상 신호 DIF 와 지연신호 LB가 1일때, 매 기준 클럭 사이클 마다 가산기(302)의 출력을 래치하여, 다시 그 출력을 가산기(320)으로 피드백 시키므로써, 누산 연산이 이루어지게 된다. 레지스터(304)는 한 프레임이 지난 후, 즉 지연 신호 LB가 로우 일때 클리어된다. 가산기(320)의 캐리 출력은 NAND 게이트(305)에 입력되어 차영상 신호 DIF와 부정논리곱 연산이 이루어진 다음, 16비트 카운터(330)의 클럭 인에이블 단자 CCLKEN에 입력되어 카운터(330)가 기준 클럭을 카운트하는 것을 가능하게 한다. 이 카운터(330)는 2개의 8비트 카운터(306, 307)로 구성된다. 이들 카운터(306, 307)의 출력과 레지스터(304)의 출력이 차영상의 X좌표값의 합을 나타내는 Qsx가 되며, 출력 래치 회로(340)를 통해 출력된다. 이 래치회로(340)는 3개의 8비트 래치(308, 309, 310)로 구성되며, 이들 래치는 지연신호 LB에 의해 클리어되고 선택신호 SEL1, SEL2, SEL3에 따라 그 래치된 출력 Qsx를 마이크로프로세서(109)에 제공하게 된다.

비디오 신호의 양자화값이 1인 점의 Y좌표값의 합을 나타내는 함수 Qsy를 계산하기 위한 Qsy 연산기(107)의 구성 및 동작은 제 3도에 도시된 Qsx 연산기(106)의 구성 및 동작과 동일하다. 다만 카운트 신호 COUNT-X 대신에 Y-카운트(104)로 부터의 카운트 신호 COUNT-Y가 버퍼에 인가되는 것만이 다를 뿐이다. 따라서 이에 대한 상세한 설명은 생략한다.

이와 같이 연산이 이루어진 Qsx, Qsy, Q_N값은 선택 신호 SEL0, SEL1, SEL2, SEL3, SEL4 에 의해 출력되어 각각 디지탈-아날로그 변환기(111,112,113)에 제공되며, 이들 아날로그 신호는 아날로그 디바이더(114,115)에 인가되며, 여기서 면적 중심의 좌표값(X=Qsx'/Q_N',Y=Qsy'Q_N')을 계산하기 위한 나눗셈 연산이 수행된다. 따라서 마이크로 프로세서(107)는 이동량 △X = X(t+1)-X(t), △Y = Y(t+1)-Y(t)을 계산하기 위한 2번의 뺄셈 연산만으로 이동 물체를 검지할 수 있게 된다. 여기서 X(t+1)과 Y(t+1)는 현재 프레임에서의 면적 중심을 나타내고, X(t)와 Y(t)는 바로 전 프레임에서의 면적 중심을 나타낸다.

전술한 바와같은 본 발명에 따른 이동 물체 검지 장치를 이용하므로써, 적은 용량의 마이크로프로세서를 이용하여 실시간 처리가 가능해 지며, 따라서 자동차 제조 단가를 낮출수 있고 또한 비디오 신호의 차영상을 이용하기 때문에 배경 잡음을 효과적으로 제거할 수 있다는 장점이 있다.

Claims (9)

1. 이동 물체의 차영상의 면적 중심을 측정하여 이동 물체를 검지하기 위한 장치에 있어서, 카메라로 부터의 비디오 신호를 수평동기 신호와 수직 동기 신호로 분리하기 위한 동기 분리기 수단과, 상기 비디오 신호와 기준 신호를 비교하여 상기 비디오 신호가 상기 기준 신호보다 크면 하이 신호를 출력하고 작으면 로우신호를 출력하기 위한 비교기 수단과, 상기 비교기로 부터의 출력 신호의 현재 프레임과 전 프레임의 신호를 비교하여 그 차영상 신호를 발생하기 위한 차영상 발생기 수단과, 기준 클럭 신호를 발생하기 위한 기준 클럭 발생 수단과, 상기 동기 분리기 수단 및 상기 기준 클럭 발생기 수단에 연결되어 상기 비디오 신호의 수평축의 좌표값을 카운트하기 위한 제1 카운터 수단과, 상기 동기 분리기 수단에 연결되어 상기 비디오 신호의 수직축의 좌표값을 카운트하기 위한 제2 카운터 수단과, 상기 제2 카운터 수단에 연결되어 이동 물체의 면적 중심 계산을 위한 연산 영역을 설정하기 위한 연산 영역 설정기 수단과, 상기 제1 카운터 수단, 상기 비교기 수단, 상기 기준 클럭 발생기 수단 및 상기 연산 영역 설정기 수단에 연결되어, 상기 비디오 신호의 양자화된 값이 하기아 되는 점들의 수평축 좌표값의 합을 연산하기 위한 제1 연산기 수단과, 상기 제2 카운터 수단, 상기 차영상 발생기 수단, 상기 기준 클럭 발생기 수단 및 상기 연산 영역 설정기 수단에 연결되어, 상기 차영상 신호의 수직축 좌표값의 합을 연산하기 위한 제2 연산기 수단과, 상기 차영상 발생기 수단, 상기 기준 클럭 발생기 수단 및 상기 연산 영역 설정기 수단에 연결되어, 상기 차영상 신호의 수평축 및 수직축 좌표의 수를 합산하기 위한 제3 연산기 수단과, 상기 제1 연산기 수단의 출력을 아날로그 신호로 변환하기 위한 제1 디지탈-아날로그 변환기 수단과,, 상기 제2 연산기 수단의 출력을 아날로그 신호로 변환하기 위한 제2 디지탈-아날로그 변환기 수단과, 상기 제3 연산기 수단의 출력을 아날로그 신호로 변환하기 위한 제3 디지탈-아날로그 변환기 수단과, 상기 제1 디지탈-아날로그 변환기 수단의 출력 신호와 제3 디지탈-아놀로그 변환기 수단의 출력 신호의 나눗셈 연산을 수행하기 위한 제1 디바이더 수단과, 상기 제2 디지탈-아날로그 변환기 수단의 출력 신호와 제3 디지탈-아날로그 변환기 수단의 출력 신호의 나눗셈 연산을 수행하기 위한 제2 디바이더 수단및, 상기 동기 분리기 수단, 상기 제1 디바이더 수단 및 상기 제2 디바이더 수단에 연결되어, 이동 물체의 차영상의 면적 중심의 수평축 및 수직축 좌표값의 현재 프레임과 전 프레임 사이의 이동량을 연산하기 위한 마이크로프로세서 수단을 포함해서 이루어진 이동 물체 검지 장치.
2. 제 1 항에 있어서, 상기 차영상 발생기 수단은, 상기 동기 분리기 수단으로부터의 짝수/홀수 프레임 신호의 주파수를 분주하기 위한 분주기 수단과, 상기 비교기 수단의 출력이 입력되는 데이타 입력단자와, 상기 제1카운터 수단 및 제2카운터 수단의 출력 신호가 입력되는 어드레스 입력단자와, 상기 분주기 수단의 출력이 반전되어 입력되는 쓰기 인에이블 단자를 가진 제1메모리 수단과, 상기 비교기 수단의 출력이 입력되는 데이타 입력단자와, 상기 제1카운터 수단 및 제2카운터 수단의 출력 신호가 입력되는 어드레스 입력단자와, 상기 분주기 수단의 출력이 입력되는 쓰기 인에이블 단자를 가진 제2메모리 수단 및, 상기 비교기 수단의 출력과 상기 제1및 제2메모리 수단의 출력의 배타적 논리합 연산을 수행하기 위한 수단을 포함하는 것을 특징으로 하는 이동 물체 검지 장치.
3. 제 2 항에 있어서, 상기 분주기 수단은 D플립-플롭을 포함하는 것을 특징으로 하는 이동 물체 검지 장치.
4. 제 1항 또는 제 2항에 있어서, 상기 연산 영역 설정기 수단은, 상기 제2카운터 수단의 출력 신호와 임의 설정되는 연산 영역의 초기치를 포함하여 두 신호값이 동일한 경우에만 로우 신호를 출력하는 제1 디지탈 비교기 수단과, 상기 제2 카운터 수단의 출력 신호와 임의 설정되는 연산 영역의 종료치를 비교하여 두 신호값이 동일한 경우에만 로우 신호를 출력하는 제2 디지탈 비교기 수단 및, 상기 제1 디지탈 비교기 수단에 리셋트 단자가 연결되고 상기 제2 디지탈 비교기 수단에 셋트 단자가 연결된 플립-플롭 수단을 포함하는 것을 특징으로 하는 이동 물체 검지 장치.
5. 제 4항에 있어서, 상기 제3연산기 수단은, 상기 플립-플롭 수단의 반전 출력 신호를 반전시키기 위한 인버터 수단과, 상기 플립-플롭 수단의 정출력 신호와 상기 차영상 발생기 수단의 출력 신호 및 상기 기준 클럭 신호를 논리곱 연산하기 위한 논리곱 연산 수단과, 상기 논리곱 연산 수단의 출력 신호가 입력되는 클럭 단자와, 상기 플립-플롭 수단의 반전 신호가 입력되는 클럭 인에이블 단자 및, 상기 인버터 수단의 출력 신호가 입력되는 클리어 단자를 가진 제3카운터 수단및, 상기 제3카운터 수단의 출력 신호를 래치하기 위한 출력 래치 수단을 포함하는 것을 특징으로 하는 이동 물체 검지 장치.
6. 제 1항 또는 제 5항에 있어서, 상기 제1 연산기 수단은, 상기 제1 카운터 수단의 출력 신호를 버퍼링하기 위한 제1 버퍼 수단과, 상기 제1 버퍼 수단과 상기 차영상 발생기 수단에 연결되어, 상기 차영상 발생기 수단의 출력이 하이 일때 상기 버퍼 수단의 출력 신호값을 누산하기 위한 제1 누산기 수단 및, 상기 제1 누산기 수단의 출력 신호를 래치하기 위한 제1 출력 래치 수단을 포함하는 것을 특징으로 하는 이동 물체 검지 장치.
7. 제 6항에 있어서, 상기 제1 누산기 수단은, 상기 버퍼 수단의 출력을 합산하기 위한 제1 가산기 수단과, 상기 제1 가산기 수단의 출력을 일시 저장하고 그 출력은 상기 제1 가산기 수단의 캐리 출력 신호와 상기 비교기 수단의 출력 신호를 부정 논리곱 연산하기 위한 제1 부정 논리곱 수단 및, 상기 기준 클럭 신호가 입력되는 클럭 단자와 상기 제1 부정 논리곱 연산 수단의 출력이 입력되는 클럭 인에이블 단자를 가진 제4 카운터 수단을 포함하는 것을 특징으로 하는 이동 물체 검지 장치.
8. 제1항 또는 제5항에 있어서, 상기 제2 연산기 수단은, 상기 제2 카운터 수단의 출력 신호를 버퍼링하기 위한 제2 버퍼 수단과, 상기 제2 버퍼 수단과 상기 차영상 발생기 수단에 연결되어, 상기 차영상 발생기 수단의 출력이 하기 일 때 상기 제2 버퍼 수단의 출력 신호값을 누산하기 위한 제2 누산기 수단 및, 상기 제2 누산기 수단의 출력 신호를 래치하기 위한 제2 출력 래치 수단을 포함하는 것을 특징으로 하는 이동 물체 검지 장치.
9. 상기 제2 누산기 수단은, 상기 제2 버퍼 수단의 출력을 합산하기 위한 제2 가산기 수단과, 상기 제2 가산기 수단의 출력을 일시 저장하고 그 출력은 상기 제2가산기 수단으로 피드백 되도록 구성된 제2 레지스터 수단과, 상기 제2 가산기 수단의 캐리 출력 신호와 상기 차영상 발생기 수단의 출력 신호를 부정 논리곱 연산하기 위한 제2 부정 논리곱 수단 및, 상기 기준 클럭 신호가 입력되는 클럭 단자와 상기 제2 부정 논리곱 연산 수단의 출력이 입력되는 클럭 인에이블 단자를 가진 제5 카운터 수단을 포함하는 것을 특징으로 하는 이동 물체 검지장치.