KR0141960B1 - Id signal detecting apparatus - Google Patents

Id signal detecting apparatus

Info

Publication number
KR0141960B1
KR0141960B1 KR1019890019056A KR890019056A KR0141960B1 KR 0141960 B1 KR0141960 B1 KR 0141960B1 KR 1019890019056 A KR1019890019056 A KR 1019890019056A KR 890019056 A KR890019056 A KR 890019056A KR 0141960 B1 KR0141960 B1 KR 0141960B1
Authority
KR
South Korea
Prior art keywords
output
stereo
dual
wave
time
Prior art date
Application number
KR1019890019056A
Other languages
Korean (ko)
Other versions
KR910013908A (en
Inventor
이문기
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019890019056A priority Critical patent/KR0141960B1/en
Publication of KR910013908A publication Critical patent/KR910013908A/en
Application granted granted Critical
Publication of KR0141960B1 publication Critical patent/KR0141960B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stereo-Broadcasting Methods (AREA)

Abstract

내용없음No content

Description

인식신호 검출장치Recognition signal detection device

제1도는 종래의 인식신호 검출장치의 구성도1 is a block diagram of a conventional recognition signal detection device

제2도는 본 발명에 따른 인식신호 검출장치의 구성도2 is a block diagram of a recognition signal detection apparatus according to the present invention

제3도 (a)는 본 발명에 따른 스테레오시의 각부 파형도Figure 3 (a) is a waveform diagram of each part in stereo according to the present invention

(b)는 본 발명에 따른 듀얼시의 각부 파형도(b) is a waveform diagram of each part of the dual time in accordance with the present invention

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10:AM 디텍터20:웨이브 형성기10: AM detector 20: wave former

30:원-쇼트 타이머40:R.C 충방전회로30: One-short timer 40: R.C charge and discharge circuit

50:D 플립플롭60:레벨 비교기50: D flip-flop 60: level comparator

70:상태 판별기70: state discriminator

본 발명은 음성다중 수신장치에서의 인식신호(ID) 검출장치에 관한 것으로 특히 원-쇼트 타이머(One-Shot Timer)를 사용하여 인식신호(ID 신호)를 검출하도록한 음성다중 방송 인식신호(ID) 검출장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for detecting a recognition signal (ID) in an apparatus for receiving a multiplexing voice. In particular, the apparatus for detecting a multiplexing broadcast signal (ID) for detecting an identification signal (ID signal) using a one-shot timer. It relates to a detection device.

종래의 인식신호(ID 신호) 검출장치는 제1도에서와 같이 음성다중 방송시에 방송국에서 전송되는 55KHZ의 캐리어에 149.8HZ(스테레오 방송시) 또는 276HZ(듀얼 방송시)의 사인 주파수(SIF)가 50% 진폭 변조되어 TV 수신기의 진폭 변조 복조기의 입력단에 연결되고 진폭변조 복조기의 출력은 AM 디텍터(1)를 거쳐 스테레오 방송을 검출하는 제1위상 동기 루프회로(2)와 듀얼 방송을 검출하는 제2위상 동기 루프회로(3)에 동시 인가되고 제1위상 동기 루프회로(2)로의 출력은 발광다이오드(LD1)의 캐소우드와 연결되는 동시에 콘덴서(C1)를 통해 접지되고 제2위상 동기 루프(Phase Locked Loop)회로(3)의 출력은 발광다이오드(LD2)의 캐소우드와 연결되는 동시에 콘덴서(C2)를 거쳐 접지되고 발광다이오드(LD1,LD2)의 각 애노우드는 저항(R1,R2)을 각각 거쳐 전원(Vcc)과 연결되는 구성이다.The conventional recognition signal (ID signal) detecting apparatus has a sine frequency (SIF) of 149.8 HZ (stereo broadcast) or 276 HZ (dual broadcast) on a 55 KHZ carrier transmitted from a broadcasting station during voice multiple broadcasting as shown in FIG. Is 50% amplitude modulated and connected to the input of the amplitude modulator demodulator of the TV receiver, and the output of the amplitude modulator demodulator detects the dual phase and the first phase locked loop circuit 2 which detects the stereo broadcast via the AM detector 1. Simultaneously applied to the second phase locked loop circuit 3 and the output to the first phase locked loop circuit 2 are connected to the cathode of the light emitting diode LD1 and grounded through the capacitor C1 and the second phase locked loop. The output of the (Phase Locked Loop) circuit 3 is connected to the cathode of the light emitting diode LD2 and is grounded through the capacitor C2, and each anode of the light emitting diodes LD1 and LD2 is connected to the resistors R1 and R2. Connected to the power supply (Vcc) .

상기와 같이 구성된 종래의 ID 신호 검출장치에서는 음성다중 방송시에 전송되는 55KHZ의 캐리어에 149.8HZ 또는 276HZ의 인식신호인 사인 주파수가 50% 진폭 변조되어 TV 수신기의 진폭 변조 복조기의 입력단으로 전송되면 이 인식신호(ID 신호)는 진폭 변조 복조기에서 복조된다.In the conventional ID signal detection device configured as described above, when a sine frequency, which is a recognition signal of 149.8HZ or 276HZ, is 50% amplitude modulated to a 55KHZ carrier transmitted during voice multiple broadcasting, it is transmitted to an input of an amplitude modulation demodulator of a TV receiver. The recognition signal (ID signal) is demodulated in an amplitude modulation demodulator.

음성다중 방송시에 음성다중 방송 상태를 판별하는 ID 신호는 55HZ 캐리어에 스테레오시에 150HZ, 듀얼 방송시에 148HZ, 모노 방송시에 0HZ로 50%AM 변조되어 있다.The ID signal for determining the voice multiple broadcast status during voice multiple broadcast is 50% AM modulated to 150HZ for stereo, 148HZ for dual broadcast, and 0HZ for mono broadcast on a 55HZ carrier.

이 ID 신호를 AM 디텍터(1)로 인가하여 검출하면 276HZ 또는 150HZ(149.8HZ) 사인파가 AM 디텍터(1)에서 출력되며 이 신호가 제1 및 제2위상 동기 루프(PLL)에 인가되어 각 신호를 감지하게 된다. 즉 스테레오 방송시에는 제1위상 동기 루프(PLL) 276HZ가 150HZ에 록킹되어 스테레오 상태를 알리고 듀얼 방송시에는 제2위상 동기 루프(PLL)가 276HZ 록킹되어 듀얼 상태를 인식하게 된다.When this ID signal is applied to the AM detector 1 and detected, a 276HZ or 150HZ (149.8HZ) sine wave is output from the AM detector 1, and this signal is applied to the first and second phase locked loops (PLL) so as to detect each signal. Will be detected. That is, in stereo broadcasting, the first phase synchronization loop (PLL) 276HZ is locked at 150HZ to notify the stereo state, and in dual broadcasting, the second phase synchronization loop (PLL) is locked at 276HZ to recognize the dual state.

그런데 상기와 같은 종래 회로에서는 위상 동기 루프(PLL)를 2개 사용하므로 시스템이 복잡하고 생산 라인에서 프리런 주파수를 조절해야 하며 약전시 또는 노이즈 인가시에 위상 동기 루프(PLL)가 오동작하여 방송상태를 오판하게 되는 단점이 있었다.However, in the conventional circuit as described above, two phase locked loops (PLLs) are used, and the system is complicated, and the free run frequency must be adjusted in the production line. There was a disadvantage that would be wrong.

본 발명은 이러한 단점을 해결하기 위해 안출된 것으로 원-쇼트 타이머(One-Shot Timer)를 사용하여 ID 신호를 검출함으로서 시스템을 간단하게 하고 신뢰성을 높였으며 또 약전계 시에 이를 감지하여 스테레오 또는 듀얼 방송일 경우 모노로 변환시켜 오동작을 방지하도록 구성한 것이다. 이를 첨부도면의 참조하여 상세히 설명하면 다음과 같다.The present invention has been made to solve the above shortcomings. By using the one-shot timer to detect the ID signal, the system is simplified and the reliability is improved. In case of broadcasting, it converts to mono to prevent malfunction. This will be described in detail with reference to the accompanying drawings.

먼저 제2도에서 그 구성을 보면, 사인 주파수(SIF) 신호가 AM 디텍터(10)를 거쳐 웨이브 형성기(20)(Wave Shaper)로 인가되고 웨이브 형성기(20)의 출력은 R·C 충방전회로(40)와 원-쇼터 타이머(30) 및 D플립 플롭(50)의 D 입력단으로 동시 연결되고 원-쇼트 타이머(30)의 출력은 D플립 플롭(50)의 클락단자(

Figure kpo00001
)와 연결되고 D플립 플롭(50)의 Q출력은 상태 판별기(70)로 인가되고 R·C 충방전 회로(40)의 출력은 레벨 비교기(60)를 거쳐 상태 판별기(70)로 인가되는 구성이다.First, as shown in FIG. 2, a sine frequency (SIF) signal is applied to a wave shaper 20 through an AM detector 10, and the output of the wave shaper 20 is an R-C charge / discharge circuit. 40 is simultaneously connected to the D input terminal of the one-shot timer 30 and the D flip flop 50, and the output of the one-short timer 30 is connected to the clock terminal of the D flip flop 50 (
Figure kpo00001
), The Q output of the D-flop flop 50 is applied to the state discriminator 70, and the output of the R-C charge / discharge circuit 40 is applied to the state discriminator 70 via the level comparator 60. It is a configuration.

상기 구성회로의 동작상태를 설명하면, 사인 주파수(SIF) 즉 ID 신호가 AM 디텍터(10)를 통과하고 웨이브 형성기(Wave Shaper)(20)를 거치면 스테레오(149.8HZ)시는 제3도(a)의 'E'파형으로 되고 듀얼(276HZ)시는 제3도(b)의 'E'파형으로 되고 웨이브 형성기(20)의 출력(E)은 플립 플롭(50)의 D단자와 RC 충방전 회로에 입력되는 동시에 원-쇼트 타이머(30)으로 인가된다.Referring to the operation state of the configuration circuit, when the sine frequency (SIF), that is, the ID signal passes through the AM detector 10 and passes through the wave shaper 20, the stereo (149.8HZ) is shown in FIG. In the dual (276HZ) case, the waveform becomes the 'E' waveform in FIG. 3 (b), and the output E of the wave former 20 is connected to the D terminal of the flip flop 50 and the RC charge / discharge. It is input to the circuit and simultaneously applied to the one-short timer 30.

원-쇼트 타이머(30)의 출력은 스테레오시는 제3도(a)의 'F'파형과 같고 듀얼시는 제3도(b)의 'F'파형과 같이 되어 D플립 플롭(50)의 클락단자(

Figure kpo00002
)로 인가되고 R·C 충방전 회로의 출력(G)은 스테레오시는 제3도(a)의 'G'파형과 같고 듀얼시는 제3도(b)의 'G'파형과 같이 되어 레벨 비교기(60)로 인가되는데 이때 레벨 비교기(60)의 출력은 '하이'되어 상태 판별기(70)로 인가된다.The output of the one-short timer 30 is equivalent to the 'F' waveform in FIG. 3 (a) in stereo time and the 'F' waveform in FIG. Clock terminal
Figure kpo00002
And the output G of the RC charging and discharging circuit is the same as the 'G' waveform in FIG. 3 (a) in stereo and the 'G' waveform in FIG. The output of the level comparator 60 is 'high' and is applied to the state discriminator 70.

즉 스테레오시나 듀얼시에는 R·C 충방전 회로(40)의 출력 레벨이 레벨 비교기(60)의 기준전압보다 높게 설계되어 있어 레벨 비교기(60)의 출력은 '하이'가 된다.That is, in stereo or dual time, the output level of the R / C charge / discharge circuit 40 is designed to be higher than the reference voltage of the level comparator 60, so that the output of the level comparator 60 becomes 'high'.

그리고 D플립 플롭(50)의 Q 출력은 스테레오시는 '로우'이고 듀얼시는 '하이'로 되어 스테레오와 듀얼상태를 판별하도록 상태 판별기(70)로 인가된다.The Q output of the D flip flop 50 is 'low' for stereo and 'high' for dual and is applied to the state discriminator 70 to discriminate between stereo and dual states.

이때 원-쇼트 타이머(30) 출력(F)의 펄스타임 T는 스테레오시의 웨이브 형성기(20) 출력(E) 펄스 타임 T1보다는 크고 듀얼시의 웨이브 형성기(20) 출력(E) 펄스 타임(T2)보다는 작게 설계된다.At this time, the pulse time T of the one-short timer 30 output F is greater than the wave shaper 20 output E pulse time T1 in stereo and the wave shaper 20 output E pulse time T2 in dual time. It is designed smaller than).

즉 T1TT2의 조건을 만족하도록 정해지고 R·C 충방전 회로(40)의 타임 콘스탄트는 충전시간은 짧고 방전시간은 상당히 길게한다. 그리고 모노방송시에는 웨이브 형성기(20)의 출력(E)이 '로우'로 유지하게되고 또 약전계시에는 RC 충방전 회로의 출력(G)의 레벨이 레벨 비교기(60)의 비교전압보다 낮게 되므로 모노방송 또는 약전시에는 레벨 비교기(60)의 출력(A)이 '로우'이고 스테레오 또는 듀얼 방송시에는 레벨 비교기(60)의 출력(A)은 '하이'가 된다.That is, it is determined to satisfy the condition of T1TT2, and the time constant of the R-C charge / discharge circuit 40 makes the charging time short and the discharge time considerably longer. Since the output E of the wave former 20 is kept low during mono broadcasting, and the level of the output G of the RC charging / discharging circuit is lower than that of the level comparator 60 during the weak electric field. The output A of the level comparator 60 is 'low' during mono broadcasting or the weak power, and the output A of the level comparator 60 is 'high' during stereo or dual broadcasting.

즉 약전계시에는 방송상태가 스테레오 또는 듀얼방송중이어도 모노로 인식된다.That is, in the weak electric field, even if the broadcast state is in stereo or dual broadcast, it is recognized as mono.

상태 판별기(70)는 레벨 비교기(60)의 출력(A)과 D플립 플롭(50)의 출력(B)의 상태를 입력으로 하여 출력단(C,D)에 '하이' 또는 '로우'로 출력된다. 상태판별기의 입출력 상태는 아래표 1과 같다.The state discriminator 70 inputs the states of the output A of the level comparator 60 and the output B of the D flip-flop 50 as inputs to the output terminals C and D to be 'high' or 'low'. Is output. The I / O states of the status discriminator are shown in Table 1 below.

Figure kpo00003
Figure kpo00003

즉 스테레오시는(제3도(a)의 파형 참조) 149.8HZ 사인 신호가 AM 디텍터(10)에서 AM 디텍션 되어 출력되며 웨이브 형성기(20)를 거친 파형이 제3도(a)의 'E' 파형이다.That is, in stereo (see the waveform of FIG. 3 (a)), the 149.8HZ sine signal is output by AM detection at the AM detector 10, and the waveform passing through the wave former 20 is 'E' in FIG. 3 (a). Waveform.

이 웨이브 형성기(20)의 출력(E)에 의하여 원-쇼트 타이머(30)가 동기되어 제3도(a)의 'F'파형이 출력되어 D플립 플롭(50)의 클락신호(C)가 되는데 D플립 플롭(50)의 동작 타임이 되는 t1 시간에 웨이브 형성기(20)의 출력(E) 파형이 '로우'이므로 D플립 플롭(50)의 Q 출력은 '로우'가 된다. 그리고 스테레오시에 R.C 충방전 회로(40)의 출력(G)레벨은 '하이'로 되므로 레벨 비교기(60)의 출력(A)도 하이'로 된다. 이 레벨 비교기(60)의 '하이'출력과 D플립 플롭(50)의 '로우'출력에 의해 상태 판별기(70)의 출력 C는 '하이', D는 '로우'가 된다.The one-short timer 30 is synchronized with the output E of the wave former 20 so that the 'F' waveform of FIG. 3 (a) is output so that the clock signal C of the D flip flop 50 is generated. Since the output E waveform of the wave generator 20 is 'low' at the time t1 which is the operation time of the D flip flop 50, the Q output of the D flip flop 50 becomes 'low'. Since the output G level of the R.C charge / discharge circuit 40 becomes 'high' in stereo, the output A of the level comparator 60 also becomes high. By the 'high' output of the level comparator 60 and the 'low' output of the D flip flop 50, the output C of the state discriminator 70 becomes 'high' and D becomes 'low'.

듀얼시는(제3도(b) 파형 참조) 276HZ 사인 신호가 AM 디텍터(10)에서 AM 디텍션되어 출력되며 웨이브 형성기(20)를 거친 파형이 제3도(b)의 'E' 파형이다. 이 웨이브 형성기(20)의 출력(E)에 의하여 원-쇼트 타이머(30)가 동기되어 제3도(b)의 'F'파형이 출력되어 D플립 플롭(50)의 클락신호(

Figure kpo00004
)가 되는데 D플립 플롭(50)의 동작 타임이 되는 t1 시간에 웨이브 형성기(20)의 출력(E)파형이 '하이'이므로 D플립 플롭(50)의 Q출력은 '하이'가 된다.In the dual time (see waveform of FIG. 3 (b)), the 276HZ sine signal is detected by the AM detector 10 and outputted, and the waveform passing through the wave former 20 is the 'E' waveform of FIG. The one-short timer 30 is synchronized with the output E of the wave former 20 so that the 'F' waveform of FIG. 3 (b) is output and the clock signal of the D flip flop 50 (
Figure kpo00004
However, since the output E waveform of the wave former 20 is 'high' at the time t1 at which the operating time of the D flip flop 50 is 'high', the Q output of the D flip flop 50 is 'high'.

그리고 듀얼시에 R.C 충방전 회로(40)의 출력(G)레벨은 '하이'로 되므로 레벨 비교기(60)의 출력(A)도 '하이'가 된다.In addition, since the output G level of the R.C charge / discharge circuit 40 becomes 'high' in dual time, the output A of the level comparator 60 also becomes 'high'.

이 레벨 비교기(60)의 '하이'출력과 D플립 플롭(50)의 '하이'출력에 의하여 레벨 비교기(60)의 출력 C는 '로우', D는 '하이'가 된다.By the 'high' output of the level comparator 60 and the 'high' output of the D flip flop 50, the output C of the level comparator 60 becomes 'low' and D becomes 'high'.

모노시는 웨이브 형성기(20)의 출력(E)신호가 없으며 R·C 충방전 회로(40)와 레벨 비교기(60)의 출력이 '로우'로 되고 상태 판별기(70)의 출력 'C'와 'D'는 모두 '로우'이다.In the mono time, there is no output (E) signal of the wave former 20, and the outputs of the R / C charge / discharge circuit 40 and the level comparator 60 go low and the output 'C' of the state discriminator 70 And 'D' are both 'low'.

따라서 본 고안은 원-쇼트 타이머를 이용하여 인식신호(ID)를 검출함으로서 시스템이 간단해지고 신뢰성이 높아지는 효과가 있으며 또한 약전계시를 감지하여 스테레오 또는 듀얼 방송일 경우 모노로 변환시켜 약전계시의 오동작을 방지하는 효과가 있다.Therefore, the present invention has the effect of simplifying the system and increasing the reliability by detecting the identification signal (ID) using the one-short timer. Also, it detects the weak electric field and converts it to mono in the case of stereo or dual broadcasting to prevent the malfunction of the weak electric field. It is effective.

Claims (1)

AM 디텍터(10)에 의해 디텍션된 인식신호(ID)에 웨이브를 형성하여 스테레오와 듀얼시에 따라 2가지 상태의 신호를 출력하고 모노시에는 '로우'를 출력하는 웨이브 형성기(20)와, 상기 웨이브 형성기(20)에 의한 웨이브 신호를 입력받아 스테레오시 펄스타임(T1)과 듀얼시 펄스타임(T2)상태의 1/2주기 사이의 값(T1TT2)을 펄스타임(T)으로 갖는 파형을 출력하는 원-쇼트 타이머(30)와, 상기 원-쇼트 타이머(30)의 출력 펄스를 클락신호(
Figure kpo00005
)로 받고 상기 웨이브 형성기(30)의 출력을 D입력으로 받아 Q출력단으로 스테레오시는 '로우'를 출력하고 듀얼시는 '하이'를 출력하여 상태 판별기(70)로 인가하는 D플립 플롭(50)과, 상기 웨이브 형성기(20)의 출력을 받아 충방전하여 스테레오시와 듀얼시는 '하이'레벨의 신호를 출력하고 모노시와 약전계시는 '로우'레벨의 신호를 출력하는 R·C 충방전 회로(40)와, 상기 R·C 충방전 회로(40)의 출력을 입력받아 기준전압과 비교하여 스테레오시와 듀얼시는 '하이'를 출력하고 모노시와 약전계시는 '로우'를 출력하는 레벨 비교기(60)와, 상기 레벨 비교기(60)의 출력과 D플립 플롭(50)의 출력에 따라 스테레오시와 듀얼시와 모노 및 약전계의 상태를 판별하는 상태 판별기(70)를 포함하여 구성된 것을 특징으로 하는 인식신호 검출장치.
A wave shaper 20 for forming a wave in the recognition signal ID detected by the AM detector 10 to output a signal in two states according to stereo and dual time, and outputting a low when mono; Receives the wave signal received by the wave shaper 20 and outputs a waveform having a pulse time T having a value T1TT2 between a half period of a stereo pulse time T1 and a dual pulse time T2. The one-short timer 30 and the output pulse of the one-short timer 30 are clock signals (
Figure kpo00005
D-flop that receives the output of the wave shaper 30 as the D input and outputs a 'low' for stereo and a 'high' for a dual output to the Q output terminal. 50) and the charge and discharge of the output of the wave former 20 so that the stereo and dual time output signals of the 'high' level, and the mono and weak field output the 'low' level signals. The output of the discharge circuit 40 and the R-C charge / discharge circuit 40 is input and compared with a reference voltage to output high when stereo and dual time and low when mono and weak electric fields. A level comparator 60 and a state discriminator 70 for discriminating between states of stereo and dual and mono and weak electric fields according to the output of the level comparator 60 and the output of the D flip flop 50. Recognition signal detection apparatus, characterized in that configured.
KR1019890019056A 1989-12-20 1989-12-20 Id signal detecting apparatus KR0141960B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890019056A KR0141960B1 (en) 1989-12-20 1989-12-20 Id signal detecting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890019056A KR0141960B1 (en) 1989-12-20 1989-12-20 Id signal detecting apparatus

Publications (2)

Publication Number Publication Date
KR910013908A KR910013908A (en) 1991-08-08
KR0141960B1 true KR0141960B1 (en) 1998-06-15

Family

ID=19293248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890019056A KR0141960B1 (en) 1989-12-20 1989-12-20 Id signal detecting apparatus

Country Status (1)

Country Link
KR (1) KR0141960B1 (en)

Also Published As

Publication number Publication date
KR910013908A (en) 1991-08-08

Similar Documents

Publication Publication Date Title
KR950024569A (en) Broadcast type discrimination television receiver
IT1252134B (en) CIRCUIT TO STABILIZE THE POLARIZATION OF A CLEAR DATA RECEIVER
US4117406A (en) Muting arrangement for am synchronous detector using a pll circuit
EP0316878B1 (en) Pll circuit for generating output signal synchronized with input signal by switching frequency dividing ratio
KR0141960B1 (en) Id signal detecting apparatus
US4306112A (en) Stereophonic receiver noise eliminating device
US3980832A (en) Decoder for four channel FM stereophonic composite signal having an Indicating signal wherein the indicating signal is detected and used in the decoding of the four channel composite signal
KR0133630B1 (en) Pilot signal detection circuit
KR880000648B1 (en) Stereo reproducing apparatus
US3125640A (en) Stereophonic-broadcast indicating system and the like
KR860000988B1 (en) Mode discrimination circuit
KR100206551B1 (en) 10hz identification ton decoder
KR950001182Y1 (en) Apparatus for detecting multi-sound pilot signal
KR880010621A (en) Stereo broadcast receiver
GB2198865A (en) Theft alarm system
JPS5929416Y2 (en) Receiving machine
JPS5721183A (en) Television voice multiplex broadcasting identifying device
KR920007604B1 (en) Discriminating circuit of broadcasting station by using digital circuit in muti-sound demodulation circuit in tv
JPS56168452A (en) Am stereophonic receiver
KR900003473Y1 (en) Mode changing circuit for monitor
JPS6159592B2 (en)
JPH022217A (en) Phase lock detection circuit
SU1051735A1 (en) Device for receiving angle-modulated signals
SU1443194A1 (en) Demodulator of angle-manipulated coded signals
RU2030835C1 (en) Method of and device for additional data transmission in usw broadcasting system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010216

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee