KR0140816B1 - 필드 반전을 측정하기 위한 테스트 패턴 - Google Patents
필드 반전을 측정하기 위한 테스트 패턴Info
- Publication number
- KR0140816B1 KR0140816B1 KR1019940035734A KR19940035734A KR0140816B1 KR 0140816 B1 KR0140816 B1 KR 0140816B1 KR 1019940035734 A KR1019940035734 A KR 1019940035734A KR 19940035734 A KR19940035734 A KR 19940035734A KR 0140816 B1 KR0140816 B1 KR 0140816B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- test pattern
- measuring
- sog
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 소자 분리층(11)의 필드 반전을 측정하는 테스트 패턴에 있어서, 상기 리층(11) 상에 적어도 하나의 절연층 또는 평탄화층(12, 13)을 형성하는 단계; 상기 절연층 또는 평탄화층(12, 13) 상에 금속층 패턴(14)을 형성하는 단계를 포함하는 것을 특징으로 하여, 반도체 소자의 필드 반전 여부를 정확하게 파악할 수 있어, 공정 효율화(Process evaluation) 및 공정 최적화(Process optimiaztion)에 걸리는 시간을 단축할 수 있는 효과가 있는 테스트 패턴에 관한 것이다.
Description
제1도는 종래 필드 반전을 측정하기 위한 테스트 패턴의 단면도,
제2도는 본 발명의 일실시예에 따른 필드 반전을 측정하기 위한 테스트 패턴의 단면도.
*도면의 주요부분에 대한 부호의 설명
11:필드산화층
12:층간 절연층 또는 BPSG(Boro Phospho Silicate Glass)
13:SOG(Spin On Glass)층 14:금속층
본 발명은 반도체 소자의 필드 반전을 측정하기 위한 테스트 패턴에 관한 것이다.
일반적으로, 반도체 소자 제조에서 고집적으로 갈수록 상대적으로 칩(Chip)의 크기는 줄어들게 되고, 이의 보상을 위해 이중금속(Double layer metal)배선을 사용하게 되는데, 이때 필연적으로 사용하는 SOG(Spin On Glass)층의 수분(수소(H) 성분)이 필드 지역을 반전시켜 셀(Cell)과 셀 간의 고립특성(Isolation)이 약화되는 것으로 알려져 있다.
종래에 사용하던 단순한 테스트 패턴이 제1도에 도시되어 있는데, 도면에서 1은 필드 산화층, 2는 폴리실리콘층을 각각 나타낸다.
도면에 도시된 바와 같이 종래에는 필드 반전을 측정하기 위해 필드 산화층(1) 상에 게이트 전극으로 폴리실리콘층(2)을 사용했다.
그러나, 이러한 테스트 패턴으로는 폴리실리콘층이 H 성분의 장벽(Barrier) 역할을 하기 때문에 정확한 필드 반전 여부를 알 수 없는 문제점이 있었다.
따라서, 상기 문제점을 해결하기 위하여 안출된 본 발명은 필드 반전을 측정하기 위한 게이트 전극으로 금속층을 형성함으로써, SOG층에 의한 필드 반전 여부를 정확하게 측정할 수 있는 테스트 패턴을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 소자 분리층의 필드 반전을 측정하는 테스트 패턴에 있어서, 상기 소자 분리층 상에 적어도 하나의 절연층 또는 평탄화층을 형성하는 단계; 상기 절연층 또는 평탄화층 상에 금속층 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면 제2도를 참조하여 본 발명의 일실시예를 상세히 설명하면 다음과 같다.
여기서, 제2도는 본 발명의 일실시예에 따른 필드 반전을 측정하기 위한 테스트 패턴의 단면도로서, 도면에서 11은 필드 산화층, 12는 층간 절연층 또는 BPSG(Boro Phospho Silicate Glass)층, 13은 SOG층, 14는 금속층을 각각 나타낸다.
도면에 도시된 바와 같이 본 발명은, 필드 산화층(11) 상에 절연층 또는 평탄화층(12)과, SOG층(13)을 차례로 형성한 후, 상기 SOG층(13) 상에 금속층(14) 패턴을 형성한다.
상기 제2도와 같이 테스트 패턴을 형성하였을 경우, 필드 반전이 일어나게 되면 금속층(14)을 이용하여 즉시 그 영향을 파악할 수 있게 된다.
참고적으로, 상기 SOG층(13)은 필드산화층(11)과 금속층(14) 사이에 포함되지 않도록 형성한 다른 금속층을 형성하여 SOG층의 영향이 없는 테스트 패턴을 형성할 수 있고, 이를 이용하여 SOG층이 포함된 테스트 패턴과의 측정 결과를 비교함으로써 SOG층이 필드 반전에 어느 정도 영향을 끼치게 되는 지를 면확하게 알 수 있게 된다.
따라서, 상기와 같이 이루어지는 본 발명은 SOG층을 평탄화층으로 사용하는 반도체 소자의 필드 반전 여부를 정확하게 파악할 수 있어, 공정 효율화(Process evaluation) 및 공정 최적화(Process optimization)에 걸리는 시간을 단축할 수 있는 효과가 있다.
Claims (3)
- 소자 분리층의 필드 반전을 측정하는 테스트 패턴에 있어서, 상기 소자 분리층 상에 적어도 하나의 절연층 또는 평탄화층을 형성하는 단계; 상기 절연층 또는 평탄화층 상에 금속층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 테스트 패턴.
- 제1항에 있어서, 상기 평탄화층은, SOG층을 포함하는 것을 특징으로 하는 테스트 패턴.
- 제1항에 있어서, 상기 평탄화층은, SOG층을 포함하지 않는 것을 특징으로 하는 테스트 패턴.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940035734A KR0140816B1 (ko) | 1994-12-21 | 1994-12-21 | 필드 반전을 측정하기 위한 테스트 패턴 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940035734A KR0140816B1 (ko) | 1994-12-21 | 1994-12-21 | 필드 반전을 측정하기 위한 테스트 패턴 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026274A KR960026274A (ko) | 1996-07-22 |
| KR0140816B1 true KR0140816B1 (ko) | 1998-07-15 |
Family
ID=19402742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940035734A KR0140816B1 (ko) | 1994-12-21 | 1994-12-21 | 필드 반전을 측정하기 위한 테스트 패턴 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0140816B1 (ko) |
-
1994
- 1994-12-21 KR KR1019940035734A patent/KR0140816B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026274A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5783462A (en) | Method of making an external contact to a MOSFET drain for testing of stacked-capacitor DRAMS | |
| KR0140816B1 (ko) | 필드 반전을 측정하기 위한 테스트 패턴 | |
| US20120293196A1 (en) | Test key structure for monitoring gate conductor to deep trench misalignment and testing method thereof | |
| US20060148113A1 (en) | Chain resistance pattern and method of forming the same | |
| US20090212794A1 (en) | Test key for semiconductor structure | |
| KR19980057577A (ko) | 크랙방지 패턴을 갖는 반도체소자의 제조방법 | |
| US6249138B1 (en) | Method for testing leakage current caused self-aligned silicide | |
| JPH02224354A (ja) | 半導体装置のコンタクトホールの目ずれ検査方法 | |
| KR100268883B1 (ko) | 반도체 소자의 테스트 패턴 | |
| JP2943399B2 (ja) | 半導体集積回路 | |
| KR20080029699A (ko) | 리세스 깊이 측정 방법 | |
| JPS6242378B2 (ko) | ||
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| TWI237865B (en) | Test key for monitoring gate conductor to deep trench misalignment | |
| KR940010645B1 (ko) | 방사형 정합패턴 | |
| KR100440071B1 (ko) | 반도체 소자의 테스트 패턴 | |
| KR20040033621A (ko) | 반도체 소자의 임계치수 측정방법 | |
| KR0119296Y1 (ko) | 확인창이 형성된 프로버 카드 | |
| KR100293711B1 (ko) | 미세 게이트 선폭을 갖는 모스트랜지스터의 특성검사를 위한 모스트랜지스터 테스트 패턴을 구비하는 반도체 장치 | |
| KR20000026676A (ko) | 반도체 소자의 게이트 크기 평가 방법 | |
| KR19990005982A (ko) | 반도체 소자의 테스트 패턴 제조방법 | |
| KR100192578B1 (ko) | 비아 저항 체크 패턴 형성 방법 | |
| KR19980017568U (ko) | 반도체 웨이퍼의 오버레이 측정용 복합 버니어구조 | |
| KR20010057335A (ko) | 테스트 패턴 | |
| KR19990004592A (ko) | 반도체 소자의 산화막 두께 측정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |