KR0138875B1 - 비터비 복호기의 가지 메트릭 모듈 - Google Patents

비터비 복호기의 가지 메트릭 모듈

Info

Publication number
KR0138875B1
KR0138875B1 KR1019940036349A KR19940036349A KR0138875B1 KR 0138875 B1 KR0138875 B1 KR 0138875B1 KR 1019940036349 A KR1019940036349 A KR 1019940036349A KR 19940036349 A KR19940036349 A KR 19940036349A KR 0138875 B1 KR0138875 B1 KR 0138875B1
Authority
KR
South Korea
Prior art keywords
branch metric
value
codeword
values
range
Prior art date
Application number
KR1019940036349A
Other languages
English (en)
Other versions
KR960027381A (ko
Inventor
전인산
어익수
임인기
연광일
김재석
Original Assignee
양승택
재단법인 한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구원 filed Critical 양승택
Priority to KR1019940036349A priority Critical patent/KR0138875B1/ko
Priority to US08/575,076 priority patent/US5727029A/en
Publication of KR960027381A publication Critical patent/KR960027381A/ko
Application granted granted Critical
Publication of KR0138875B1 publication Critical patent/KR0138875B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

비터비 복호기의 가지 메트릭 모듈에 입력되는 4비트 연성판정된 수신 부호어는 양끝 +7(0111)과 -7(1001)부근의 값은 오류가 포함될 확률이 적고, 중앙 +(0001), 0(0000), -1(1111)부근에 있는 값은 오류가 포함될 확률이 상대적으로 큰 특징을 갖는다.
본 발명에서는 가지 메트릭의 이러한 특징을 고려하여 오류가 많이 발생할 확률이 큰 중앙부분의 변화가 가지 메트릭에 영향을 주는 효과를 줄이고, 오류가 발생할 확률이 작은 양 끝부분의 변화가 가지 메트릭에 주는 효과도 줄이고, 그 사이 +4(0100)와 -4(0100)근처의 변화를 가지메트릭에 충실히 반영하는 것이다.
이렇게 하면 가지 메트릭 값이 갖는 오류의 확률이 낮아져서 비터비 복호기의 성능을 향상시킬 수 있다.
또한, 최대값 근처의 가지 메트릭 값은 더욱더 큰 값을 갖도록 하고 최소값 부근의 값을 갖는 가지 메트릭 값은 더욱 세분된 값을 갖도록 하고 중간의 애매한 부분에서는 가지 메트릭 값의 변화를 작게하고 그 나머지 부분에서는 가지 메트릭의 변화를 충실히 반영하여 비터비 복호기의 성능을 향상시킬 수 있다.

Description

비터비 복호기의 가지 메트릭 모듈(Branch Metric Module in Viterbi Decoder)
제1a도 내지 제1c도는 디지틀 통신 시스템에서 수신된 신호를 양자화하는 방법을 설명하기 위한 도면.
제2도는 비터비 복호기의 구성을 나타낸 블럭도.
제3도는 종래의 가지 메트릭 모듈의 구성을 나타낸 블럭도.
제4도는 본 발명에 따른 가지 메트릭 모듈의구성을 나타낸 블럭도.
제5도는 본 발명에 따른 5비트 출력을 갖는 수신부호어 변환기의 입출력 특성을 나타낸 표.
제6도는 본 발명에 따른 6비트 출력을 갖는 수신부호어 변환기의 입출력 특성을 나타낸 표.
제7도는 본 발명에 따른 7비트 출력을 갖는 가지 메트릭 변환기의입출력 특성을 나타낸 표.
제8도는 본 발명에 따른 8비트 출력을 갖는 가지 메트릭 변환기의 입출력 특성을 나타낸 표.
*도면의 주요부분에 대한 부호의 설명
10:입력 버퍼 모듈20:가지 메트릭 모듈
21:부호어 생성기22:4비트 연성판정된 수신부호어
23:4비트 출력연산기24:6비트 가산기
25:수신부호어 변환기26:5/6비트로 증가된 출력연산기
27:7/8비트로 증가된 가산기
28:가지 메트릭 변환기30:상태메트릭 모듈
40:정규화 모듈50:역추적 모듈
60:출력 입력버퍼 모듈
본 발명은 비터비 복호기(Viterbi Decoder)를 구성하는 가지 메트릭(Branch Metric)의 개선된 구조에 관한 것이다.
디지틀 통신 시스템에서는 채널상에서 발생하는 오류를 정정하기 위하여 채널코덱(Channel Codec)을 사용한다.
채널코덱을 구현하는데 사용되는 부호는 크게 블럭 부호(Block Code)와 컨벌루션널 부호(Convolutional Code)로 구성된다.
블럭부호에는 선형순회부호, BCH(Bose-Chaudhuri-Hocquenghem)부호 및 RS(Reed-Solomon)부호 등이 있다.
컨벌루션널 부호를 사용하여 부호기를 구성하였을 때 사용하는 복호기는 일반적으로 비터비 복호기를 사용한다.
비터비 복호기는 디지틀 통신 시스템의 채널에서 발생하는 오류를 정정하는 분야에 널리 사용되고 있다.
예로서, 현재 CDMA(Code Division Multiple Access)디지틀 셀룰라 시스템(Digital Cellular System)에서 사용되고 있으며, 또한 위성통신 시스템에도 사용되고 있다.
비터비 복호기는, 일반적으로 제2도에 나타낸 바와 같이, 입력 버퍼 모듈(10), 가지 메트릭(Branch Metric) 모듈(20), 상태 메트릭(State Metric) 모듈(30), 정규화 모듈(40), 역추적(Trace Back) 모듈(50) 및 출력 버퍼 모듈(60)로 구성되어 있다.
입력 버퍼 모듈(10)과 출력 버퍼 모듈(60)은 외부환경과 비터비 복호기의 접속을 위해 필요한 것으로 비터비 복호기가 적용되는 디지틀 통신 시스템에 따라 다르게 구현된다.
가지 메트릭 모듈, 상태 메트릭 모듈(30), 정규화 모듈(40) 및 역추적 모듈(50)은 비터비 복호 알고리즘을 수행한다.
부호율(R)이 1/3이고 4비트 연성판정(soft-decision)인 경우에, 일반적인 가지 메트릭 모듈(20)은, 제3도에 도시된 바와 같이, 비터비 복호를 수행하기 위한 부호어들을 생성하는 부호어 생성기(21)와, 이 부호어 생성기(21)에 의해 만들어진 부호어(이하, ‘생성부호어’라 함)들과 전송선로를 통하여 수신된 4비트 연성판정된 부호어(이하, ‘수신부호어’라 함)들 각각의 차를 구하는 4 비트 출력 연산기(23)와, 각 부호어들의 차를 합하여 가지 메트릭을 구하는 6 비트 가산기(24)로 구성된다.
제3도에서, Cgo,Cg1,Cg2는 부호어 생성기(21)에 의하여 만들어지는 생성부호어들을 각각 나타낸다.
각 생성부호어들은, 4비트의, 부호비트를 포함한 2의 보수로(insigned 2's complement of four bits) 표현되며, 7(0111) 또는 -7(1001)의 값을 갖는다.
Cro,Cr1,Cr2는 비터비 복호기의 수신 부호어들을 각각 나타낸다.
각 수신부호어들은, 4비트의, 부호비트를 포함한 2의 보수로 표현되며, 7(0111) 또는 -7(1001)의 값을 갖는다.
연산기(23)는 연산‘o’를 수행한다.
연산'o'는 두 부호어들(하나의 생성부호어와 하나의 수신부호어)의 차를 구하고, 그것의 절대값을 구하는 연산이다.
연산'o'의 수행으로 얻어진 값은 하나의 생성부호어와 하나의 수신부호어 사이의 거리를 나타낸다.
가산기(24)는 해당 부호어들 간의 거리들을 합하여 아래의 식과 같이 가지 메트릭(BM)을 구한다.
BM = CMO + CM1 + CM2
= (Cgoo Cro) + (Cgoo Cro) + (Cgoo Cro)
= 절대값(Cgoo Cro) + 절대값(Cgoo Cro) + 절대값(Cgoo Cro)
이렇게 구해진 가지 메트릭(BM)은 상태 메트릭을 계산하는데 사용된다.
이상에서 기술한 바와 같이, 종래의 가지 메트릭을 구하는 방법은 수신신호에 포함된 오류가 동일하다고 가정하고 가지 메트릭을 구한 것이다.
그러나, 가지 메트릭 모듈(20)에 입력된 수신부호어의 비선형 특성을 살펴보면, 수신부호어 값의 중앙부분은 오류가 발생할 확률이 크고, 상기 수신부호어 값의 양끝 부분은 오류가 발생할 확률이 작고, 그 나머지 구간의 오류 발생확률은 수신부호어의 값에 비례하는 특성을 갖는다.
종래의 가지 메트릭 모듈은 이러한 특징을 고려하지도 않고 모든 영역에서 오류가 발생할 확률이 같다고 가정하고 가지 메트릭을 계산하였다.
따라서, 제1b도와 같이 수신신호를 선형 양지화하는 것에 의해 얻어지는 수신부호어가 비터비 복호기의 가지 메트릭에 입력되면, 그것을 수신부호어의 특성을 고려하여 제1c도와 같이 비선형 양자화한 수신부호어 형태로 바꾸어 주면 비터비 복호기의 성능이 향상 될 것이다.
한편, 가지 메트릭 값의 특성을 살펴보면, 가지 메트릭 값이 큰것은 수신된 부호어가 오류일 확률이 큰 것이며, 작은 것은 수신 부호어가 송신부호어인 확률이 큰 것을 의미하며, 그 사이의 중간값은 수신부호어가 송신부호어일 수도 있고 아닐 수도 있는 모호성이 가장 큰 것을 의미한다. 따라서 이 특성을 이용하여 가지 메트릭 값을 변환하면 비터비 복호기의 성능이 향상될 것이다.
본 발명의 목적은 수신부호어의 비선형 특성과 가지 메트릭 값이 갖는 특성을 고려하여 가지 메트릭 모듈을 구성하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 가지 메트릭 모듈은 상기 수신부호어의 특성을 반영한 수신부호어 변환기와 가지 메트릭의 특성을 고려한 가지 메트릭 변환기를 추가한 것이 특징이다.
이하, 첨부된 도면들에 의거하여 본 발명에 대해 상세히 설명한다.
제4도는 본 발명에 따른 가지 메트릭 모듈의 구성을 나타내고 있다.
제4도에서, 참조번호 21은 비터비 복호를 수행하기 위한 부호어 생성기를 나타내고, 25는 전송선로를 통하여 들어온 4 비트 연성판정된 수신 부호어들을 비선형 양자화에 의해 소정 비트의 신호들로 변환하는 수신 부호어 변환기를 나타낸다.
26a 내지 26c는 부호어 생성기(21)에 의해 만들어진 각 생성부호어(Cgo,Cg1,Cg2)과 수신 부호어 변환기(25)에 의해 변환된 각 수신부호어들(Cro, Cr1,Cr2) 간의 차이들을 구하여 5 또는 6 비트의 신호들 (CMo, CM1, CM2)로 각각 출력하는 제 1 내지 제 3 연산기를 각각 나타낸다.
27은 제 1 내지 제 3 연산기들(26a, 26b, 26c)의 출력들(CMo, CM1, CM2)을 합하여 가지 메트릭을 구하는 7 또는 8 비트의 가산기를 나타내고, 28은 가산기(27)로 부터의 가지 메트릭을 변환하여 변환된 가지 메트릭 값(BM*)을 얻는 가지 메트릭 변환기를 나타낸다.
제2도에 도시된 바와 같이, 본 발명의 가지 메트릭 모듈은 앞에서 기술된 특징을 가지 메트릭 계산에 반영하기 위하여 수신 부호어와 연산기 사이에 삽입되는 수신 부호어 변환기(25)와, 계산된 가지 메트릭 값을 변환하기 위한 가지 메트릭 변환기(28)를 포함한다.
가지 메트릭 변환기(28)는 앞서 언급한 가지 메트릭 변환 외에도 가지 메트릭의 비트 수를 줄이는 역할도 수행한다.
먼저, 수신 부호어 변환기(25)에 대해 다음과 같이 상세히 설명한다.
상기 수신 부호어 변환기(25)에 대해 제5도의 일예를 참조하여 그 동작을 설명하면 다음과 같다. 제6도의 예는 동일하므로 생략한다.
수신 부호어 변환기(25)는 수신 부호어의 중앙부분이 가지 메트릭에 영향을 주는 효과를 줄이고, 수신 부호어의 양끝 부분이 가지 메트릭에 주는 효과도 줄이고, 수신 부호어의 그 사이값은 가지 메트릭에 충실히 반영한다.
즉, 제5도에 나타낸 바와 같이, 4비트 연성판정의 경우, 오류발생 확률이 큰 수신 부호어의 중앙부분인 -3에서 +3사이의 값을 -2.5에서 +2.5사이의 값으로 작게 변환하여 가지 메트릭에 영향을 주는 효과를 줄이고, 오류가 발생할 확률이 작은 상기 수신 부호어의 양끝부분인 -5이하의 값은 -5.5 이하의 값으로 작게 변환하고, +5이상의 값은 +5.5이하의 값으로 작게 변환하여 가지 메트릭에 주는 효과도 줄이고, 그 사이 수신 부호어의 값인 +3에서 +5 사이의 값과 -3에서 -5사이의 값은 +2.5에서 +5.5사이의 값과 +5.5에서 -2.5에서 -5.5사이의 값으로 각각 크게 변환하여 가지 메트릭에 반영한다.
제5도에는 4비트로 연성판정된 각 수신 부호어들을 5비트로 변환하는 수신 부호어 변환기의 관계를 예시하는 표가 도시되어 있다.
각 수신 부호어들은 최소단위 1 을 갖고 -7에서 +7까지 범위를 갖는다.
수신 부호어 변환기(25)의 출력은 최소단위 0.5를 갖고 -7에서 +7까지 범위를 갖는다.
각 변환된 수신 부호어들이 5비트인 것은 최소단위 0.5를 처리하기 위해서이다.
제6도에는 4비트로 연성판정된 각 수신 부호어들을 6비트로 변환하는 수신 부호어 변환기의 관계를 예시하는 표가 도시되어 있다.
수신 부호어는 최소단위 1 을 갖고 -7에서 +7까지 범위를 갖는다.
수신 부호어 변환기(25)의 출력은 최소단위 0.25를 갖고 -7에서 +7까지 범위를 갖는다.
변환된 수신 부호어 출력이 6비트인 것은 최소단위 0.25를 처리하기 위해서이다.
수신 부호어를 7비트이상으로 변환하는 것은 비트증가에 비하여 얻는 이득이 작다.
제5도 및 제6도의 표들에서 보는 바와 같이, 앙 끝값(+7/-7)이 있는 부분과 중앙값(+1, 0, -1)이 있는 영역에서는 입력의 변화에 따라 출력의 변화를 작게하고, 중간값(+4, -4)이 있는 영역에서는 입력변화에 따른 출력의 변화를 크게 하였다.
그리고 4비트 수신 부호어 입력에 5비트와 6비트로 변환된 수신 부호어를 생성하여 가지 메트릭을 계산하기 위한 해상도를 높였다.
제5도 및 제6도에 도시된 표들의 입출력특성은 논리회로 또는 ROM을 사용하여 쉽게 구현할 수 있다.
이상과 같이 하여 수신신호의 오류 특성이 고려된 수신 부호어 변환기(25)를 구성할 수 있다.
수신 부호어 변환기(25)는 수신 부호어의 비트보다 증가된 비트를 갖게되어 가지 메트릭 모듈에 사용되는 연산기(26)와 가산기(27)도 일반적인 것보다 증가된 비트를 갖게 된다.
이러한 비트의 증가는 소숫점 처리 때문에 발생하는 것으로 전체회로에 비하여 작은 부분을 차지하므로 비트확장에 따른 논리회로의 증가는 무시할 수 있다.
다음에는, 가지 메트릭 변환기(28)에 대해 상세히 설명한다.
먼저, 확장된 비트의 가지 메트릭(BM)을 얻고 난 후, 앞서 언급한 가지 메트릭의 특징에 따라서 가지 메트릭 값을 변환하여 변환된 가지 메트릭(BM*)을 얻는다. 이것을 수행하는 것이 가지 가지 메트릭 변환기(28)이다.
그 가지 메트릭 변환기(28)에 대해 제7도의 일예를 참조하여 설명한다. 제8도의 예는 동일하므로 생략한다.
그 가지 메트릭 변환기(28)는 최대값 근처의 가지 메트릭 값은 더욱 더 큰 값으로 변환하고, 최소값 근처의 값을 가지는 가지 메트릭은 더욱 세분된 값을 갖도록 하며, 중간부분에서는 가지 메트릭의 변화를 작게하고, 나머지 구간에서는 가지 메트릭의 변화를 충실히 반영한다.
즉, 제7도에 나타낸 바와 같이, 상기 언급한 특성에 따라 0에서 42까지의 범위를 갖는 가지 메트릭 값을 0에서 15까지의 값으로 변환하는데, 가지 메트릭 값이 작은 0에서 7까지의 값은 0에서 6의 값으로 변환하여 다른 부분의 값에 비해 상대적으로 세분된 값을 갖도록 하며, 가지 메트릭의 값이 중간인 14에서 28까지의 값은 8에서 11사이의 값으로 변환하여 가지 메트릭의 영향을 작게하며, 최대값 근처의 값인 35에서 42까지의 값은 13에서 15사이의 값으로 변환하여 상대적으로 더욱 크게 하고, 그외의 구간인 7에서 14까지의 값과 28에서 35까지의 값은 6에서 8까지의 값과 11에서 13까지의 값으로 각각 변환하여 가지 메트릭의 값을 선형으로 반영한다.
이와 같은 가지 메트릭 변환기(28)의 입출력특성은 제7도 및 제8도의 표들에 각각 도시된 바와 같다.
제7도 및 제8도의 표들은 수신 부호어 변환기(25)가 각각 5비트인 경우와 6비트인 경우에 해당하는 가지 메트릭 변환표들을 각각 예시한 것이다.
제7도 및 제8도의 표들에서 보는 바와 같이, 변환하기 전의 가지 메트릭은 각각 7비트와 8비트를 가지며 그것을 수신 부호어의 비트수와 같게 4비트로 변환하여 출력을 얻는다.
변환전의 가지 메트릭 값은 최대 42 를 가지며 이 근처의 값은 오류를 포함할 확률이 아주 높으므로 상위의 작은 구간에 압축하여 변환하여도 오류정정에 영향을 작게 준다.
그리고 중간값 21 근처의 가지 메트릭 값은 수신 부호어 정확성이 가장 모호한 것을 나타내므로 이 영역에서의 가지 메트릭의 변화에 따른 변환기의 출력값은 아주 작게 반영한다.
그리고 최소값이 있는 영역은 수신된 신호가 송신한 신호와 같을 확률이 높으므로 정확하게 여러단계로 구분하여 변환된 가지 메트릭(BM*)에 반영하여 유사한 경로발생을 줄일 수 있다.
이상에서 설명된 바와 같은 수신 부호어 변환기(25)와 가지 메트릭 변환기(28)를 사용하여 새로운 구조의 가지 메트릭 모듈을 구성하였고 그것을 사용하여 성능이 향상된 비터비 복호기를 구성하였다.
본 발명에 따른 비터비 복호기의 가지 메트릭 모듈은 종래의 방법에 비하여 연산자와 가산기를 구성하는데 1비트 또는 2비트의 크기의 증가를 가져오고 수신 부호어 변환기와 가지 메트릭 변환기를 부수적으로 첨가시키나 최종적인 가지 메트릭 값이 4비트 연성판정의 크기와 같게 함에 따라 상태 메트릭의 ACS(Add-Comprae-Select)의 크기를 줄이므로 면적의 변화는 무시될 수 있다.
반면에 수신 부호어의 특성과 가지 메트릭의 특성을 고려한 수신 부호어 변환기와 가지 메트릭 변환기에 의하여 버터비 복호기의 성능을 향상시킬 수 있는 장점을 가지고 있다.

Claims (1)

  1. 비터비 복호를 수행하기 위한 부호어들을 생성하는 부호어 생성기(21)와, 부호어 생성기(21)에서 생성된 생성부호어들과 전송선로를 통해서 최소단위 1을 갖고 -7에서 +7 까지의 범위의 값을 갖는 4비트 수신 부호어들의 차의 절대값을 각각 구하는 제1내지 제3 연산기(26a, 26b, 26c)와, 상기 제1 내지 제3 연산기의 각 출력값을 합하여 0에서 42 까지의 범위의 값을 갖는 가지 메트릭 값을 구하는 가산기(27)를 포함하는 비터비 복호기의 가지 메트릭 모듈에 있어서, 상기 전송선로를 통해 수신되는 오류 발생 확률이 큰 수신 부호어의 중앙부분인 -3 에서 +3사이의 값을 상기한 최소단위 보다 상대적으로 작은 최소 단위만큼 작은 범위의 값으로 변환하고, 오류 발생 확률이 작은 상기 수신 부호어의 양끝부분인 -5이하 또는 +5이상의 값을 상기한 최소단위 보다 상대적으로 작은 최소 단위만큼 작은 범위의 값으로 변환하고, 오류 발생확률이 상기 수신 부호어의 값에 비례하는 나머지 범위의 값을 상기한 최소단위 보다 상대적으로 작은 최소단위만큼 큰 범위의 값으로 변환하는 수신 부호어 변환기(25)와; 상기 수신 부호어가 송신부호어일 확률이 큼을 나타내는 상기 가산기(27)의 0에서 7까지의 범위인 가지 메트릭 값을 다른 범위의 값에 비해 상대적으로 세분된 0 에서 6 까지의 값으로 변환하고, 상기 수신 부호어가 송신부호어인지 아닌지가 모호함을 나타내는 상기 가산기(27)의 14 에서 28 까지의 범위인 가지 메트릭 값을 9에서 11까지의 값으로 변환하고, 상기 수신 부호어가 수신 부호어일 확률이 큼을 나타내는 상기 가산기(27)의 35 에서 42 까지의 범위인 가지 메트릭 값을 상대적으로 더욱 큰 13 에서 15 까지의 값으로 변환하고, 상기한 이외의 7에서 14까지와 28에서 35까지의 범위의 가지 메트릭 값을 선형으로 반영되게 각각 6에서 8까지와 11에서 13까지의 값으로 변환하는 가지 메트릭 변환기(28)를 더 포함하여 구성된 것을 특징으로 하는 비터비 복호기의 가지 메트릭 모듈.
KR1019940036349A 1994-12-23 1994-12-23 비터비 복호기의 가지 메트릭 모듈 KR0138875B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940036349A KR0138875B1 (ko) 1994-12-23 1994-12-23 비터비 복호기의 가지 메트릭 모듈
US08/575,076 US5727029A (en) 1994-12-23 1995-12-19 Branch metric module in viterbi decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940036349A KR0138875B1 (ko) 1994-12-23 1994-12-23 비터비 복호기의 가지 메트릭 모듈

Publications (2)

Publication Number Publication Date
KR960027381A KR960027381A (ko) 1996-07-22
KR0138875B1 true KR0138875B1 (ko) 1998-06-15

Family

ID=19403195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940036349A KR0138875B1 (ko) 1994-12-23 1994-12-23 비터비 복호기의 가지 메트릭 모듈

Country Status (2)

Country Link
US (1) US5727029A (ko)
KR (1) KR0138875B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI950843A (fi) * 1995-02-23 1996-08-24 Nokia Telecommunications Oy Menetelmä yhteyden laadun määrittämiseksi sekä vastaanotin
US6334202B1 (en) * 1998-07-22 2001-12-25 Telefonaktiebolaget Lm Ericsson (Publ) Fast metric calculation for Viterbi decoder implementation
KR100276814B1 (ko) * 1998-12-31 2001-01-15 윤종용 이동통신시스템에서 구성복호기의 상태값 정규화 장치 및방법
KR100326157B1 (ko) * 1998-12-31 2002-07-03 윤종용 통신시스템에서반복디코더에대한양자화방법
US6343103B1 (en) * 1999-09-03 2002-01-29 Agere Systems Guardian Corp. Methods and apparatus for representation of branch metrics in a communication system decoder
US8107542B1 (en) 2004-04-16 2012-01-31 Marvell International Ltd. Soft decoding of coded bit-streams
US20070266303A1 (en) * 2006-04-27 2007-11-15 Qualcomm Incorporated Viterbi decoding apparatus and techniques

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6081925A (ja) * 1983-10-12 1985-05-10 Nec Corp 誤り訂正装置
US5295142A (en) * 1989-07-18 1994-03-15 Sony Corporation Viterbi decoder
US5027374A (en) * 1990-03-26 1991-06-25 Motorola, Inc. Bit serial Viterbi decoder add/compare/select array
US5432803A (en) * 1992-04-30 1995-07-11 Novatel Communications, Ltd. Maximum likelihood convolutional decoder
US5539757A (en) * 1993-12-22 1996-07-23 At&T Corp. Error correction systems with modified Viterbi decoding

Also Published As

Publication number Publication date
US5727029A (en) 1998-03-10
KR960027381A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
KR100566084B1 (ko) 콘벌루션 인코딩된 코드워드를 디코딩하기 위한 소프트 결정 출력 디코더
US5406570A (en) Method for a maximum likelihood decoding of a convolutional code with decision weighting, and corresponding decoder
US20040177312A1 (en) Parallel decoding of a BCH encoded signal
KR19980042600A (ko) 에러 정정 장치
US6999531B2 (en) Soft-decision decoding of convolutionally encoded codeword
KR20010027540A (ko) 변형된 역추적 방식의 2단 연출력 비터비 알고리즘 복호화기
US20130106628A1 (en) Digital Error Correction in an Analog-to-Digital Converter
KR102326070B1 (ko) 계단 코드의 디코딩 방법, 장치 및 기억매체
KR0138875B1 (ko) 비터비 복호기의 가지 메트릭 모듈
KR20010057145A (ko) Ｘｏｒ 코드, 이를 이용한 직렬 연접 부호기 및 복호기
Rapp et al. Error-and-erasure decoding of product and staircase codes
US7913153B2 (en) Arithmetic circuit
KR100387089B1 (ko) 브랜치 메트릭 계산 처리에서 감소된 비트수를 갖는비터비 디코더
US7062000B1 (en) Viterbi decoder
Kliewer et al. Parallel concatenated joint source-channel coding
KR20090091254A (ko) 터보 디코더 장치 및 방법
Buerner et al. On a high-speed Reed-Solomon codec architecture for 43 Gb/s optical transmission systems
US7917565B2 (en) High-speed radix-4 butterfly module and method of performing Viterbi decoding using the same
AU2000229439B2 (en) Viterbi decoder
US6411663B1 (en) Convolutional coder and viterbi decoder
US6041086A (en) Signal decoding for either Manhattan or Hamming metric based Viterbi decoders
KR100264060B1 (ko) 데이터 가변 길이에 따른 리드 솔로몬 엔코더의 제어장치
JP3628311B2 (ja) ビタビ復号装置、通信システム及びビタビ復号方法
KR940007929B1 (ko) 에러정정 시스템 및 그 처리방법
KR101924583B1 (ko) Ldpc 복호화 방법 및 장치와, 최솟 값 계산 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110131

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee