KR0138210B1 - 디지탈 비디오 인코더 회로 - Google Patents
디지탈 비디오 인코더 회로Info
- Publication number
- KR0138210B1 KR0138210B1 KR1019940039872A KR19940039872A KR0138210B1 KR 0138210 B1 KR0138210 B1 KR 0138210B1 KR 1019940039872 A KR1019940039872 A KR 1019940039872A KR 19940039872 A KR19940039872 A KR 19940039872A KR 0138210 B1 KR0138210 B1 KR 0138210B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- video
- circuit
- output
- digital
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/67—Circuits for processing colour signals for matrixing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/74—Circuits for processing colour signals for obtaining special effects
- H04N9/76—Circuits for processing colour signals for obtaining special effects for mixing of colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
Abstract
본 발명은 아날로그 디지탈 변환기의 아날로그 스위치 및 R, G, B 인코더로 구성되어진 주문형 비디오 셋탑박스의 비디오 회로를 디지탈 비디오 인코더회로만으로 구현토록함을 특징으로 하는 디지탈 비디오 인코더 장치에 관한 것으로, 일반적으로 현재 사용되는 주문형 비디오 셋탑 박스는 디지탈 아날로그 변환기와 아날로그 스위치 및 R, G, B 인코더 부분의 기능을 이용하여 신호를 출력하고 있으므로, 회로가 복잡하고 기판의 크기가 확대되며 다품종 다종류의 부품으로 인한 비용 상승등의 문제가 있어, 본 발명은 MPEG-1 디코더(21)의 출력신호(B1)와 그래픽 택스트 오버레이회로(22)의 출력신호(B2)가 디지탈 비디오 인코더 회로부(30)에 입력되어 휘도신호(B1)와 색차신호(B5)및 칼라합성영상신호(B4)로 출력되도록 구성하여 주문형 비디오 셋탑 박스의 비디오 블럭을 소형화, 안정화, 경제화를 시키도록 한 것이다.
Description
제 1 도는 종래의 주문형 셋탑박스의 비디오 블럭도.
제 2 도는 본 발명의 주문형 비디오 셋탑박스 비디오 블럭도.
제 3 도는 본 발명에 의한 디지탈 비디오 인코더 회로의 내부를 나타낸 블럭도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10,21 : MPEG-1디코더 11,22: 그래픽 텍스트 오버레이
12 : 디지탈 아날로그 컨버터 13 : 아날로그 스위치
14 : R, G, B 인코더 30 : 디지탈 비디오 인코더 회로부
31 : 멀티 플렉서 32 : R, G, B TO Y,I, Q 매트릭스
35, 36, 37 : 디지탈 아날로그 변환기
본 발명은 아날로그 디지탈 변환기와 아날로그 스위치 및 R, G, B 인코더로 구성되어진 주문형 비디오 셋탑박스의 비디오 회로를 디지탈 비디오 인코더회로만으로 구현토록함을 특징으로 하는 디지탈 비디오 인코더 장치에 관한 것이다.
일차적으로 현재 사용되는 주문형 비디오 셋탑박스는 디지탈 아날로그 변환기의 아날로그 스위치 R, G, B 인코더 부분의 기능을 이용하여 신호를 출력하고 있다.
이를 도면을 이용하여 설명하면, 제 1도는 현재 사용되는 주문형 비디오 셋탑박스의 블럭도로써, 시스템 헤더를 추출한 MPEG-1비디오 데이타를 감압 프로세스를 수행하여 D/A컨버터(12)에 24비트 R, G, B 픽셀 데이타(A1)를 출력하는 MPEG(Motion Picture Expert Group)-1 디코더(10)와; 상기 MPEG-1 디코더(10)의 신호 출력(A1)에 따라 디지탈 24비트 R, G, B 픽셀 데이타 혹은 Y, Pb, Pr의 데이타를 메인 클럭, 공백을 이용하여 아날로그 R, G, B 출력(A3)의 신호를 출력시키는 역활을 하는 D/A컨버터(12)와; 상기 D/A컨버터(12)출력인 아날로그 R, G, B (A3)와 그래픽 텍스트 오버레이(grapyic text overlay, 11)R, G, B 출력(A2)중 하나를 선택하는 기능을 가지는 아날로그 스위치(13)와 ; 상기 D/A 컨버터(12) 출력인 아날로그 R, G, B(A3)와 오버레이 R, G, B출력(A2)중 하나를 선택한 신호를 입력하여 합성동기신호를 이용하여 합성비디오 신호(A6), 휘도신호(A5), 색차신호(A7)로 변환하여 모니터로 출력하는 R, G, B 인코더(14)로 구성된다.
상기와 같이 구성된 주문형 비디오 셋탑 박스의 비디오 신호 흐름도를 보면 다음에서 설명하는 바와 같다.
MPEG(Motion Picture Expert Group)-1 디코더(10)는 시스템 헤더를 추출한 MPEG-1 비디오 데이타를 감압 프로세스를 수행하여 D/A컨버터(12)에 24비트 R, G, B 픽셀 데이타(A1)를 출력한다. D/A컨버터(12)는 3개의 8비트 비디오 D/A 컨버터로 설계되었으며, 상기 D/A 컨버터(12)의 기능은 디지탈 24비트 R, G, B픽셀 데이타 혹은 Y, Pb, Pr의 데이타를 메인 클럭, 공백을 이용하여 아날로그 R, G, B출력(A3)의 신호로 출력시키는 역활을 한다.
여기서 아날로그 스위치(13)는 D/A 컨버터(12) 출력인 아날로그 R, G, B(A3)와 그래픽 택스트 오베레이(grapyic text overlay) R, G, B 출력 (A2)중 하나를 선택하는 기능을 가진다.
따라서, R, G, B 인코더(14)는 D/A 컨버터(12)출력인 아날로그 R, G, B(A3)와 오버레이 R, G, B출력(A2)중 하나를 선택한 신호(A4)를 입력후, 합성동기신호를 이용하여 합성 비디오 신호(A6), 휘도신호(A5), 색차 신호(A7)로 변환하여 모니터로 출력한다.
그러나 상기와 같이 이루어지는 주문형 비디오 셋탑 박스의 비디오 블럭은 회로가 복잡하고 기판의 크기가 확대되며 다품종 다종류의 부품으로 인한 비용 상승등의 문제가 있었다.
본 발명은 상기와 같은 종래의 문제를 해결코자 하는 것으로, 디지탈 비디오 인코더 회로를 구현함으로써 주문형 비디오 셋탑박스의 비디오 블럭을 소형화, 안정화, 경제화를 시키도록함을 특징으로 한다.
즉, 디지탈 아날로그 변환기와 아날로그 스위치 및 R, G, B 인코더의 기능을 디지탈 비디오 인코더 회로로 대치한 것이다.
이하 도면을 참조로 상세히 설명하면 다음과 같다.
제 2도는 본 발명의 디지탈 비디오 인코더 회로를 사용하여 간소화된 주문형 비디오 셋탑박스 비디오 블럭도로써, MPEG-1 디코더(21)의 출력신호(B1)와 그래픽 택스트 오버레이회로(22)의 출력신호(B2)가 디지탈 비디오 인코더 회로부(30)에 입력되어 휘도신호(B3)와 색차신호(B5)및 칼라합성영상신호(B4)로 출력되도록 구성한다.
상기와 같이 구성된 디지탈 비디오 인코더 회로를 사용하여 간소화된 주문형 비디오 셋탑박스 비디오는 비디오 써버로부터 ADSL(Asymmetric Disital Subscriber Line)을 거쳐 B1으로 전송되어진 MPEG-1비트 스트림은 시스템 디코딩하여 시스템 헤더를 추출한 MPEG-1비디오 데이타와 MPEG-1오디오 데이타로 분리되어진다.
여기서 MPEG-1 디코더 3종류의 인터페이스인 호스트 인터페이스(host interface), 디렘 인터페이스, 비디오 인터페이스를 가지며, MPEG-1 디코더의 일종인 호스트 인터페이스는 외부 로직없이 중앙처리장치에 직접연결하며 디렘 인터페이스도 외부로직없이 로컬 디렘에 읽고 쓰고 한다.
한편 비디오 인터페이스는 비디오 모니터나 다른 비디오 처리장치에 픽셀 데이타를 출력하고, 호스트 컴퓨터는 호스트 인터페이스를 경유하며 MPEG-1디코더 블럭에 MPEG-1 비디오 데이타를 공급하며 MPEG-1 디코더 블럭은 내부 코드 데이타 피포(FIFO)안에 16코드 데이타 워드까지 채워지고 데이타 워드는 디렘 콘트롤러에서 읽고 로컬 4메가비트 디렘안에 비트 스트림 버퍼에 쓰인다.
또한 MPEG-1 디코더 블럭 내부의 중앙처리장치는 호스트 프로세서에 의해 나오는 명령어를 해석하고 감압 프로세스를 수행하기 위해 호프만 디코딩 엔진으로 동작하며 로컬 디렘의 프레임 버퍼의 내부에 감압 픽셀 데이타 워드를 쓴다.
이때 디스플레이 유니트는 디렘 내부의 프레임 버퍼로부터 감압 데이타를 읽고 필요하면 컬러 스페이스 컨버터를 통해 보내고 비디오 버스에 24비트 픽셀 데이타를 출력하여 디지탈 비디오 인코더 회로에 입력한다.
또한 그래픽 택스트 오버레이 프로세스의 각 1비트의 R, G, B 출력도 디지탈 비디오 인코더 회로에 입력된다.
따라서 디지탈 비디오 인코더 회로는 각각의 8비트 R, G, B 픽셀 데이타와 그래픽 택스트 오버레이 각 1비트의 R, G, B 데이타가 각각 입력되어 휘도신호(B3), 색차신호(B5), 합성비디오 시그날 (B4)와 함께 각각 D/A변환하여 모니터로 출력한다.
제 3도는 디지탈 비디오 인코더 회로의 내부를 나타낸 블럭도로써, MPEG-1 디코더(21)의 출력신호(B1)와, 그래픽 택스트 오버레이 회로(22)의 출력신호(B2)중 하나를 선택하도록 하는 먹스회로(31)와; 먹스회로(31)의 출력신호(C1, C2, C3)를 매트릭스 변환하여 휘도신호(C4)와 색신호(I신호, C5) 및 색신호 (Q 신호, C6)로 변환하는 R, G, B TO Y, I, Q 매트랙스 회로(32)와; 상기 R, G, B TO Y, I, Q 매트랙스 (32)의 신호 출력중 1신호(C5), Q신호(C6)를 합하여 색부 반송파(C8)을 만들도록 더하기회로(33)와; 상기 R, G, B TO Y, I, Q 매트랙스회로(32)의 신호출력중 휘도신호(Y신호, C4)와 색부반송파(C8)를 합하여 합성 비디오신호(C7)를 만들도록 하는 더하기 신호(34)와; 상기 휘도신호(Y신호, C4)와 색부반송파(C8)를 합하여 합성비디오신호(C7) 아래의 3개의 신호를 각각 3개의 디지탈, 아날로크 컨버터(35,36,37)로 변환하여 모니터로 출력토록 하는 디지탈 아날로그 컨버터(35,36,37)로 구성한다.
상기와 같이 구성된 디지탈 비디오 인코더 회로는 24비트 R, G, B 픽셀 데이타(B1)와, 그래픽 택스트 오버레이 각 1 비트의 R, G, B 데이타(B2)가 각각 입력되어 두개의 신호중 하나를 선택하여 휘도신호(C4)와 색상 및 포화도를 동시에 나타내는 색신호 I신호(C5), Q 신호(C6)로 변환하며, I, Q 신호를 합하여 1개의 신호파가 생기는데 이를 색도 신호로 변조한 색부반송파(C8)라고 하며, 이 신호 (C8)에 명도신호를 합치고 수평동기신호와 수직동기신호, 색차신호를 일치시키는 신호인 색동기 신호(color burst signal)등을 조합시키면 칼라합성영상신호(C7, compusite video signal)가 되어 휘도신호(C4), 색부반송파(C8), 칼라합성영상신호(C7)와 함께 각각 디지탈 아날로그 변환하여 모니터로 출력한다.
상기에서 상세히 설명한 바와 같이 본 발명은 아날로그 디지탈 변환기와 아날로그 스위치 및 R, G, B 인코더로 구성되어진 주문형 비디오 셋탑 박스의 비디오 회로를 디지탈 비디오 인코더회로만으로 구현토록하므로 주문형 비디오 셋탑 박스의 비디오 블럭을 소형화, 안정화, 경제화를 시키도록 한다.
Claims (2)
- 주문형 비디오 셋탑박스 비디오 회로에 있어서, MPEG-1 디코더(21)의 출력신호(B1)와 그래픽 택스트 오버레이회로(22)의 출력신호(B2)가 디지탈 비디오 인코더 회로부(30)에 입력되어 휘도신호(B1)와 색차신호(B5)및 칼라합성영상신호(B4)로 출력되도록 구성함을 특징으로 하는 디지탈 비디오 인코더 회로.
- 제 1 항에 있어서,상기 비디오 인코더 회로부(30)는 MPEG-1 디코더(21)의 출력신호(B1)와, 그래픽 택스트 오버레이 회로(22)의 출력신호(B2)중 하나를 선택하도록하는 먹스회로(31)와; 먹스회로(31)의 출력신호 (C1,C2,C3)를 매트릭스 변환하여 휘도신호(C4)와 색신호(I신호, C5)및 색신호(Q신호, C6)로 변환하는 R, G, B TO Y, I, Q 매트랙스회로(32)와; 상기 R, G, B TO Y, I, Q 매트랙스 회로(32)의 신호 출력중 I신호(C5), Q신호(C6)를 합하여 색부 반송파(C8)을 만들도록 더하기회로(33)와; 상기 R, G, B TO Y, I, Q 매트랙스회로(32)의 신호출력중 휘도신호(Y 신호, C4)와 색부 반송파(C8)를 합하여 합성비디오신호(C7)를 만들도록하는 더하기신호(34)와; 상기 휘도신호(Y신호, C4)와 색부 반송파(C8)를 합하여 합성비디오신호(C7)아래의 3개의 신호를 각각 3개의 디지탈 아날로그 컨버터(35, 36, 37)로 변환하여 모니터로 출력토록하는 디지탈 아날로그 컨버터(35,36,37)로 구성함을 특징으로 하는 디지탈 비디오 인코더 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940039872A KR0138210B1 (ko) | 1994-12-30 | 1994-12-30 | 디지탈 비디오 인코더 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940039872A KR0138210B1 (ko) | 1994-12-30 | 1994-12-30 | 디지탈 비디오 인코더 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960028381A KR960028381A (ko) | 1996-07-22 |
KR0138210B1 true KR0138210B1 (ko) | 1998-05-15 |
Family
ID=19405853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940039872A KR0138210B1 (ko) | 1994-12-30 | 1994-12-30 | 디지탈 비디오 인코더 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0138210B1 (ko) |
-
1994
- 1994-12-30 KR KR1019940039872A patent/KR0138210B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960028381A (ko) | 1996-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5777601A (en) | System and method for generating video in a computer system | |
US5805173A (en) | System and method for capturing and transferring selected portions of a video stream in a computer system | |
US5528301A (en) | Universal video format sample size converter | |
US5220410A (en) | Method and apparaus for decoding encoded video data | |
KR20000057300A (ko) | 다중 포맷의 비디오 신호 프로세서 | |
JP2594750B2 (ja) | 高画質テレビジョンのメモリアドレスコントロールおよびディスプレイコントロール装置 | |
JPH0651752A (ja) | ビジュアルデータ処理装置 | |
JP3137581B2 (ja) | マルチメディア対応データ処理システムでビデオ・サイズをリアルタイムに変更するシステム | |
KR19980042031A (ko) | 가변 해상도 스크린 디스플레이 시스템 | |
US6621499B1 (en) | Video processor with multiple overlay generators and/or flexible bidirectional video data port | |
US6469743B1 (en) | Programmable external graphics/video port for digital video decode system chip | |
KR100420982B1 (ko) | 디지털 tv 시스템을 위한 신호 처리 장치 | |
KR0138210B1 (ko) | 디지탈 비디오 인코더 회로 | |
JPH04500131A (ja) | ビデオフレーム記憶装置をカラー表示装置に接続するための装置 | |
JP2000050157A (ja) | 映像切替合成装置 | |
US20060024023A1 (en) | Video playback system and the video playing method thereof | |
KR20000054883A (ko) | 캡션 디스플레이를 위한 엠펙 디코더 및 디코딩 방법 | |
KR0155596B1 (ko) | 영상 캡쳐 겸용 영상 재생장치 | |
KR100300948B1 (ko) | 영상색차신호의포맷변환장치 | |
KR100710287B1 (ko) | 휘도 신호 및 색 신호 처리용 포맷변환장치 | |
KR100459109B1 (ko) | 영상포맷변환장치 | |
JPS63289588A (ja) | 画像表示装置 | |
KR0175459B1 (ko) | 공통 중간 포멧의 형태를 갖는 에이치.261 영상 코덱을 아이티유-알 601 형태로 변환하는 변환장치 | |
KR970022682A (ko) | 컴퓨터와 텔레비젼의 영상 신호 인터페이스 장치 | |
KR950007564A (ko) | 칼라비디오 처리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030120 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |