KR0137986B1 - 센스증폭기 구동회로 - Google Patents
센스증폭기 구동회로Info
- Publication number
- KR0137986B1 KR0137986B1 KR1019940016279A KR19940016279A KR0137986B1 KR 0137986 B1 KR0137986 B1 KR 0137986B1 KR 1019940016279 A KR1019940016279 A KR 1019940016279A KR 19940016279 A KR19940016279 A KR 19940016279A KR 0137986 B1 KR0137986 B1 KR 0137986B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- bit line
- voltage source
- supply voltage
- sense amplifier
- Prior art date
Links
Landscapes
- Dram (AREA)
Abstract
센스증폭기 구동회로는 비트라인 센스증폭기에서 발생되는 잡음신호가 주변회로에 영향을 미치지 못하게 한다. 이를 위하여, 상기 센스증폭기 구동회로는 전원전압원 및 상기 다수의 비트라인 센스증폭기들과의 사이에 접속되어 블럭제어신호에 따라 상기 다수의 비트라인 센스증폭기들쪽으로 전원전압원으로 부터의 전압을 선택적으로 공급하는 MOS트랜지스터와, 상기 MOS트랜지스터와 상기 전원전압원의 사이에 접속되어 상기 전원전압원으로 부터의 전원전압을 상기 MOS트랜지스터쪽으로 전달하고 상기 MOS트랜지스터를 경유하여 상기 전원전압쪽으로 역입되는 상기 다수의 비트라인 센스증폭기들로 부터의 잡음신호를 차단하기 위한 다이오드를 구비한다.
Description
제 1 도는 종래의 센스증폭기 구동회로의 회로도,
제 2 도는 제 1 도에 도시된 센스증폭기 구동회로의 각 부분의 전압특성도,
제 3 도는 본 발명의 실시에에 따른 센스증폭기 구동회로의 회로도,
제 4 도는 제 3 도에 도시된 센스증폭기 구동회로의 각 부분의 전압특성도.
* 도면의 주요부분에 대한 부호의 설명
10,12,14:비트라인 센스증폭기
L1 및 L2:제 1 및 제 2 인덕터 Q1∼Q8:MOS트랜지스터
본 발명은 디램장치의 디램셀어래이에 포함된 비트라인 센스증폭기들을 구동하기 위한 센스증폭기 구동회로에 관한 것으로, 보다 상세하게는 상기 비트라인 센스증폭기의 동작시 발생되는 잡음신호에 의하여 디램장치내의 다른 회로장치가 영향을 받지 않도록 한 센스증폭기 구동회로에 관한 것이다.
통상의 디램(DRAM:Direct Random Access Memory)장치의 디램셀어래이는 디램셀의 갯수에 해당하는 만큼의 비트라인 센스증폭기와 상기 비트라인 센스증폭기들을 구동하기 위한 센스증폭기 구동회로를 구비한다.
상기 비트라인 센스증폭기는 디램셀에 기록될 비트데이타 및 상기 디램셀에서 판독되는 데이타를 감지 및 증폭동작을 하기 위하여 MOS트랜지스터로 구비한다.
상기 비트라인 센스증폭기에 포함된 상기 비트데이타를 증폭하기 위하여 절환동작을 하여 임펄스성분의 잡음신호를 발생시킨다.
그리고 상기 센스증폭기 구동회로는 디램셀어래이 구동제어신호에 의하여 상기 비트라인 센스증폭기가 감지 증폭동작을 수행할 수 있도록 전원전압을 공급하거나 차단한다.
이와 같이, 종래의 센스증폭기 구동회로는 상기 비트라인 센스증폭기 및 전원장치사이에 접속되어 전류통로로서의 기능을 수행함으로 인하여 상기 비트라인 센스증폭기에서 발생된 임펄스성분의 잡음신호가 전원장치쪽으로 역입되는 것을 차단할 수 없었다.
이로 인하여, 전원장치쪽으로 역입되는 임펄스성분의 잡음신호를 디램장치내의 다른 회로장치에 영향을 미치게 된다.
실제로, 도 1에 도시된 종래의 센스증폭기 구동회로는 리프레쉬구동라인(11) 및 감지구동라인(13)에 의하여 비트라인 센스증폭기들(10,12,14)과 접속된다.
상기 비트라인 센스증폭기들(10,12,14)은 각각 진위 및 보수의 비트라인(15,17)과 상기 리프레쉬구동라인 및 감지구동라인(11,13)의 사이에 접속된 2개의 PMOS트랜지스터(Q3,Q4) 및 NMOS트랜지스터(Q5,Q6)로 구성된다.
그리고 상기 비트라인 센스증폭기(10,12,14)은 상기 4개의 MOS트랜지스터(Q3∼Q6)에 의하여 리프레쉬 및 감지동작을 수행하고, 또한 상기 4개의 MOS트랜지스터(Q3∼Q6)의 절환동작으로 인하여 상기 진위 및 보수의 비트라인(15,17)과 상기 리프레쉬 및 감지구동라인(11,13)에 임펄스성분의 잡음신호를 발생시킨다.
한편, 상기 센스증폭기 구동회로는 상기 리프레쉬구동라인(11) 및 전원전압원(Vdd)의 사이에 인덕터(L1)와 함께 접속된 PMOS트랜지스터(Q1)과, 상기 감지구동라인(13) 및 접지전압원(Vss)의 사이에 인덕터(L2)과 함께 직렬 접속된 NMOS트랜지스터(Q2)를 구비한다.
상기 PMOS트랜지스터(Q1)는 로우논리의 제1블럭선택신호가 입력될 경우에 턴-온되어 상기 리프레쉬 구동라인(11)에 전원전압(Vdd)을 공급하고, 상기 리프레쉬구동라인(11)으로 부터 역입되는 임펄스성분의 잡음신호가 전원전압(Vdd)쪽으로 전송될 수 있는 통로를 형성하기도 한다.
한편, 상기 NMOS트랜지스터(Q2)는 하이논리의 제1블럭선택신호가 입력될 경우에 턴-온되어 상기 감자구동라인(13)에 접지전압(Vss)을 공급하고, 상기 감지구동라인(13)으로 부터 역입되는 임펄스성분의 잡음신호가 접지전압원(Vss)쪽으로 전송될 수 있는 통로를 형성하기도 한다.
이로 인하여, 상기 제 1 및 제 2 전원전압(Vdd,Vss)과 상기 비트라인 센스증폭기의 유도성 및 용량성 잡음신호가 제 2 도에 도시된 바와 같이 심하게 발생된다.
상술한 바와 같이, 종래의 센스증폭기 구동회로는 비트라인 센스증폭기에서 발생되는 임펄스성분의 잡음신호가 주변회로쪽을 전송될 수 있는 통로를 제공함으로 인해 잡음신호에 의하여 주변회로들이 영향을 받는 문제점을 안고 있다.
따라서, 본 발명은 상기한 종래 문제점을 해결하기 위해 이루어진 것으로, 비트라인 센스증폭기에서 발생되는 잡음신호가 주변회로에 영향을 미치지 못하도록 한 센스증폭기 구동회로를 제공함을 목적으로 한다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 실시예에 따르면, 전원전압원과 제 1 제어용 스위치수단 사이에 접속되어 상기 전원전압원으로부터의 전원전압을 상기 제 1 제어용스위치 수단을 통해 다수의 비트라인 센스증폭기쪽으로 전달하고, 상기 제 1 제어용 스위치수단을 경유하여 상기 전원전압원쪽을 역입되는 상기 다수의 비트라인 센스증폭기들로부터의 잡음신호를 차단하는 제 1 일방향성 전류전달수단과; 접지전압원과 제 2 제어용 스위치수단 사이에 접속되어 상기 접지전압원으로부터의 접지전압을 상기 제 2 제어용스위치 수단을 통해 상기 다수의 비트라인 센스증폭기쪽으로 전달하고, 상기 제 2 제어용 스위치수단을 경유하여 상기 접지전압원쪽으로 역입되는 상기 다수의 비트라인 센스증폭기들로부터의 잡음신호를 차단하는 제 2 일방향성 전류전달수단을 구비한 센스증폭기 구동회로가 제공된다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
제 3 도는 본 발명의 일 실시예에 따른 센스증폭기 구동회로의 실시예로서, 제 1 도에서 설명한 부분과 동일한 구성요소에 대해서는 참조부호를 동일하게 부여하면서 그에 대한 설명은 생략한다.
본 발명의 실시예의 구성과 종래 구성과의 차이점은, 전원전압원(Vdd)와 제 1 인덕터(L1) 사이에 제 1 일방향성 전류전달수단(Q7)이 추가로 설치되고, 접지전압원(Vss)와 제 2 인덕터(L2) 사이에 제 2 일방향성 전류전달수단(Q8)이 추가로 설치된것이 차이난다.
여기서, 상기 제 1 일방향성 전류전달수단(Q7)은 게이트와 드레인이 상기 제 1 인덕터(L1)에 접속되고 소오스는 전원전압원(Vdd)에 접속된 다이오드 형태의 PMOS트랜지스터로 구성되는데, 그 제 1 일방향성 전류전달수단(Q7)은 상기 제 1 PMOS트랜지스터(Q1)에 로우논리의 제 1 블럭선택신호가 인가되는 동안 전원전압(Vdd)을 리프레쉬 구동라인(11)으로 공급한다.
즉, 상기 제 1 일방향성 전류전달수단(Q7)은 다이오드 형태로 접속된 PMOS트랜지스터이므로, 상기 리프레쉬 구동라인(11)과 제 1 제어용 스위치수단으로서의 제 1 PMOS트랜지스터(Q1) 및 제 1 인덕터(L1)을 경유하여 전원전압단(Vdd)으로 역입되는 상기 비트라인 센스증폭기(10,12,14)로부터의 임펄스성분의 잡음신호를 차단한다.
상기 제 2 일방향성 전류전달수단(Q8)은 게이트와 드레인이 상기 제 2 인덕터(L2)에 접속되고 소오스는 접지전압원(Vss)에 접속된 다이오드 형태의 NMOS트랜지스터로 구성되는데, 그 제 2 일방향성 전류전달수단(Q8)은 상기 제 2 NMOS트랜지스터(Q2)에 하이논리의 제 2 블럭선택신호가 인가되는 동안 접지전압(Vss)을 감지구동라인(13)으로 공급한다.
즉, 상기 제 2 일방향성 전류전달수단(Q8)은 다이오드 형태로 접속된 NMOS트랜지스터이므로, 상기 감지구동라인(13)과 제 2 제어용 스위치수단으로서의 제 2 NMOS트랜지스터(Q2) 및 제 2 인덕터(L2)을 경유하여 접지전압단(Vss)으로 역입되는 상기 비트라인 센스증폭기(10,12,14)로부터의 임펄스성분의 잡음신호를 차단한다.
제 4 도에는 제 3 도에 도시된 본 발명의 센스증폭기 구동회로의 유도성 및 용량성 잡음신호와 전원전압(Vdd) 및 접지전압원(Vss)의 전압의 특성을 도시한다.
제 4 도에 도시된 바와 같이, 본 발명의 센스증폭기 구동회로는 종래의 센스증폭기 구동회로에 비하여 현저하게 비트라인 센스증폭기에서 발생된 잡음신호를 억압하는 것을 알 수 있다.
상술한 바와 같이, 본 발명의 센스증폭기 구동회로는 다이오드의 기능을 하도록 전원전압원과 인덕터의 사이에 접속하여 비트라인 센스증폭기들로부터의 임펄스성분의 잡음신호가 전원전압원쪽으로 역입되지 않도록 한다.
상기 이점으로 인하여, 본 발명의 센스증폭기 구동회로는 비트라인 센스증폭기들에서 발생된 임펄스성분의 잡음신호가 주변회로에 영향을 주는 것을 방지 할 수 있는 이점을 제공한다.
Claims (2)
- 전원전압원 및 다수의 비트라인 센스증폭기와의 사이에 접속된 제 1 제어용 스위치수단과, 접지전압원 및 상기 다수의 비트라인 센스증폭기와의 사이에 접속된 제 2 제어용 스위치수단을 구비한 센스증폭기 구동회로에 있어서, 상기 전원전압원과 상기 제 1 제어용 스위치수단 사이에 접속되어 상기 전원전압원으로부터의 전원전압을 상기 제 1 제어용 스위치수단을 통해 상기 다수의 비트라인 센스증폭기쪽으로 전달하고, 상기 제 1 제어용 스위치수단을 경유하여 상기 전원전압원쪽으로 전달하고, 상기 제 1 제어용 스위치수단을 경유하여 상기 전원전압원쪽으로 역입되는 상기 다수의 비트라인 센스증폭기들로부터의 잡음신호를 차단하는 제 1 일방향성 전류전달수단과, 상기 접지전압원과 상기 제 2 제어용 스위치수단 사이에 접속되어 상기 접지전압원으로부터의 접지전압을 상기 제 2 제어용 스위치수단을 통해 상기 다수의 비트라인 센스증폭기쪽으로 전달하고, 상기 제 2 제어용 스위치수단을 경유하여 상기 접지전압원쪽으로 역입되는 상기 다수의 비트라인 센스증폭기들로부터의 잡음신호를 차단하는 제 2 일방향성 전류전달수단을 구비하는 것을 특징으로 하는 센스증폭기 구동회로.
- 제 1 항에 있어서, 상기 제 1 일방향성 전류전달수단은 다이오드 접속된 PMOS트랜지스터로 구성되고, 상기 제 2 일방향성 전류전달수단은 다이오드 접속된 NMOS트랜지스터로 구성된 것을 특징으로 하는 센스증폭기 구동회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940016279A KR0137986B1 (ko) | 1994-07-07 | 1994-07-07 | 센스증폭기 구동회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940016279A KR0137986B1 (ko) | 1994-07-07 | 1994-07-07 | 센스증폭기 구동회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR0137986B1 true KR0137986B1 (ko) | 1998-06-15 |
Family
ID=19387474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940016279A KR0137986B1 (ko) | 1994-07-07 | 1994-07-07 | 센스증폭기 구동회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0137986B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100771547B1 (ko) * | 2006-06-30 | 2007-10-31 | 주식회사 하이닉스반도체 | 반도체 장치 |
-
1994
- 1994-07-07 KR KR1019940016279A patent/KR0137986B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100771547B1 (ko) * | 2006-06-30 | 2007-10-31 | 주식회사 하이닉스반도체 | 반도체 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6359473B1 (en) | Amplifier for use in semiconductor integrated circuits | |
| US6424554B1 (en) | Semiconductor memory with multistage local sense amplifier | |
| KR930001226A (ko) | 고속 센싱 동작을 수행하는 센스 앰프 | |
| US5537066A (en) | Flip-flop type amplifier circuit | |
| KR940007640B1 (ko) | 공통 입출력선을 가지는 데이타 전송회로 | |
| KR0129790B1 (ko) | 개량된 증폭기 회로와 그것을 이용한 반도체 기억장치 | |
| US6222780B1 (en) | High-speed SRAM having a stable cell ratio | |
| US5754485A (en) | Dual port memory apparatus operating a low voltage to maintain low operating current during charging and discharging | |
| KR100257911B1 (ko) | 반도체 기억장치 | |
| US4860257A (en) | Level shifter for an input/output bus in a CMOS dynamic ram | |
| KR950014246B1 (ko) | 반도체 기억장치 | |
| KR970060221A (ko) | 주워드선과 이 주워드선에 상응하게 제공되는 서브워드선을 갖는 반도체 메모리 | |
| KR100434515B1 (ko) | 전류감지 회로용 능동 부하 회로를 구비하는 반도체메모리장치 | |
| US6711079B2 (en) | Data bus sense amplifier circuit | |
| EP0316877B1 (en) | Semiconductor memory device with improved output circuit | |
| KR0137986B1 (ko) | 센스증폭기 구동회로 | |
| KR100548560B1 (ko) | 메모리 장치용 비트라인 프리차지 신호 발생기 | |
| US6243314B1 (en) | Apparatus for sensing a current direction of an input signal and amplifying the sensed input signal in semiconductor memory device | |
| US5436866A (en) | Low-power, high-speed sense amplifier | |
| US5361236A (en) | Serial access memory | |
| US5907516A (en) | Semiconductor memory device with reduced data bus line load | |
| KR100482367B1 (ko) | 반도체 메모리장치의 데이터 출력버퍼 및 그 데이터출력방법 | |
| KR100228525B1 (ko) | 더미셀을 이용한 비트라인 센싱방법 | |
| US6414897B1 (en) | Local write driver circuit for an integrated circuit device incorporating embedded dynamic random access memory (DRAM) | |
| KR970051133A (ko) | 고속 감지 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100126 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |