KR0136201B1 - 내부결함이 없는 접합 웨이퍼 제조방법 - Google Patents

내부결함이 없는 접합 웨이퍼 제조방법

Info

Publication number
KR0136201B1
KR0136201B1 KR1019940019365A KR19940019365A KR0136201B1 KR 0136201 B1 KR0136201 B1 KR 0136201B1 KR 1019940019365 A KR1019940019365 A KR 1019940019365A KR 19940019365 A KR19940019365 A KR 19940019365A KR 0136201 B1 KR0136201 B1 KR 0136201B1
Authority
KR
South Korea
Prior art keywords
wafer
bonded
minutes
bonding
deionized water
Prior art date
Application number
KR1019940019365A
Other languages
English (en)
Other versions
KR960008974A (ko
Inventor
강성건
류근걸
김홍락
서광
Original Assignee
김만제
포항종합제철주식회사
신창식
재단법인산업과학기술연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김만제, 포항종합제철주식회사, 신창식, 재단법인산업과학기술연구소 filed Critical 김만제
Priority to KR1019940019365A priority Critical patent/KR0136201B1/ko
Publication of KR960008974A publication Critical patent/KR960008974A/ko
Application granted granted Critical
Publication of KR0136201B1 publication Critical patent/KR0136201B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 접합 웨이퍼 제조시 접합하기 전의 웨이퍼 표면처리 및 상온에서의 웨이퍼 접합이후 안정한 접착력을 유지하기 위한 고온에서의 열처리 방법을 통하여 내부 결함이 없는 접합 웨이퍼 제조방법을 제공하고자 하는데, 그 목적이 있다.
본 발명은 부피비로 1.5∼4 : 1인 황산과 과산화수소수 혼합용액을 비등시켜 95∼120℃의 온도범위에서 10∼25분 동안 접합할 웨이퍼를 1차 청정 처리하는 단계, 상기 1차 청정처리된 웨이퍼를 초순수 탈이온수로 세척하는 단계, 상기 세척된 웨이퍼를 부피비로 80∼150 : 1인 초순수탈이온수와 불산의 혼합용액에 침적하여 50초∼6분동안 2차 청정하는 단계, 상기 2차 청정된 웨이퍼를 초순수탈이온수로 세척하는 단계, 상기 세척된 웨이퍼를 상온에서 접합시키는 단계, 상기 접합 웨이퍼를 1∼5sccm의 질소분위기에서 1000∼1100℃의 온도로 30분∼2시간동안 열처리 하는 단계를 포함함을 특징으로 하는 내부 결함이 없는 접합웨이퍼 제조방법에 관한 것을 그 요지로 한다.

Description

내부결함이 없는 접합 웨이퍼 제조방법
제1도는 본 발명 및 비교예에 따른 접합 웨이퍼의 적외선 투과사진.
제2도는 혼합용액 및 온도, 처리시간에 따른 웨이퍼의 표면 Fe 농도변화를 나타내는 그래프.
본 발명은 반도체 소자에 사용되는 접합 웨이퍼의 제조방법에 관한 것으로서, 보다 상세하게는 SOI(Silicon-on-Insulator) 소자에 응용하기 위한 내부에 결함이 없는 접합 웨이퍼의 제조방법에 관한 것이다.
최근 반도체 소자의 크기가 점차 줄어듦에 따라 소자가 하부 기판에서부터 비롯되는 소자 상호 간섭(latch-up), 기생전하 및 누설전류등의 오동작 발생의 가능성이 커지는데, 이를 개선하기 위하여 SOI소자가 개발되고 있다.
이러한 SOI 소자 구조를 만드는 방법에 응용되는 방법으로는 웨이퍼 접합 방법이외에 절연막 상부층에 비정질 혹은 다결정 실리콘 박막을 증착시킨후 재결정시키는 방법, 에피탁시 성장을 이용하는 방법, 이온 주입기술을 이용하여 실리콘 웨이퍼 내부에 산소를 주입한 후 1200℃이상의 고온 열처리를 통한 실리콘 웨이퍼 내부에 산화막층을 생성시키는 방법등이 있다.
상기한 여러 가지 SOI웨이퍼 제조방법 중에서 웨이퍼 접합 방법은 하부 실리콘 기판층과 같은 수준의 높은 결정성을 갖는 실리콘층을 절연막층 위에 형성시킬 수 있고, 상부의 실리콘층과 하부 기판 사이에 존재하는 절연막층의 두께를 임의대로 조절할 수 있다는 장점이 있어 널리 사용되고 있다.
그러나, 상기 웨이퍼 접합 방법을 SOI 웨이퍼 제조에 응용하기 위해서 가장 중요한 부분은 내부에 아무런 결함이 존재하지 않으며, 소자로 제작하였을 경우 문제가 발생되지 않을 정도의 우수한 접합 계면의 제작이며, 접합될 웨이퍼 경면의 조건이 접합의 무결함 및 결합력을 좌우하므로 접합하기전, 웨이퍼 표면 처리에 주의를 필요로 하고 있다.
따라서, 상기 웨이퍼 접합 방법에 있어서 접합하기 전의 웨이퍼 표면처리, 즉 표면에 존재하는 각종불순물을 제거하기 위한 청정기술에 대하여 많은 연구가 행해지고 있다. 그 대표적인 청정방법으로는 황산과 과산화수소 혼합용액에 의한 표면처리를 들수 있는데, 그러나 이러한 종래 방법의 경우에는 열처리 후에도 여전히 웨이퍼 접합 계면에 기공이 없어지지 않아 완전한 접합계면을 이루지 못하는 단점이 있다.
따라서, 본 발명은 접합웨이퍼 제조시 접합하기전의 웨이퍼 표면처리 및 상온에서의 웨이퍼 접합이후 안정한 접착력을 유지하기 위한 고온에서의 열처리 방법을 통하여 내부 결함이 없는 접합 웨이퍼 제조 방법을 제공하고자 하는데, 그 목적이 있다.
이하, 본 발명을 설명한다.
본 발명은 부피비로 1.5∼4 : 1인 황산과 과산화수소 혼합용액을 비등시켜 95∼120℃의 온도범위에서 10∼25분동안 접합한 웨이퍼를 1차 청정처리하는 단계, 상기 1차 청정처리된 웨이퍼를 초순수타이온수로 세척하는 단계, 상기 세척된 웨이퍼를 부피비로 80∼150 : 1인 초순수탈이온수와 불산의 혼합용액에 침적하여 50초∼6분동안 2차 청정하는 단계, 상기 2차 청정된 웨이퍼를 초순수 탈이온수로 세척하는 단계, 상기 세척된 웨이퍼를 상온에서 접합시키는 단계, 상기 접합 웨이퍼를 1∼5sccm의 질소분위기에서 1000∼1100℃의 온도로 30분∼2시간 동안 열처리 하는 단계를 포함함을 특징으로 하는 내부결함이 없는 접합 웨이퍼 제조방법에 관한 것이다.
이하, 본 발명에 대하여 상세히 설명한다.
본 발명은 안정한 웨이퍼 결함을 유지하기 위해서 아무런 오염물질이 존재하지 않는 깨끗한 웨이퍼 표면처리 및 이에 따라 충분한 결합력을 보장할 수 있는 적정 열처리 조건에 그 특징이 있다.
또한, 본 발명의 또다른 특징은 상기 표면 처리를 2회에 걸쳐 실시하는 것으로서 표면에 존재하는 유기물등의 전체적인 오염원 청정을 위하여 1차로 황산과 과산화수소 혼합용액으로 처리하며 추가적으로 불산 혼합용액에 의한 2차 청정 처리를 통하여 표면 오염원을 제거할 뿐만 아니라 자연산화막도 제거하여 이후 웨이퍼의 상온 접합과정에서 친수성 표면상태를 갖게 하는 것이다. 상기 1차 표면 청정처리시 황산 : 과산화수소의 혼합비는 부피비로 1.5∼4 : 1의 범위로 함이 바람직한데, 그 이유는 혼합비가 이 범위를 벗어나면 웨이퍼 표면 이물질 제거가 불완전하며 화학약품이 잔존할 수 있기 때문이다.
또한, 1차 청정 처리온도는 95∼120℃의 범위에서 10∼25분 동안 유지함이 바람직한데, 그 이유는 처리온도를 95℃이하로 하여 10분 미만으로 청정하면 접합할 웨이퍼의 표면에 이물질이 잔존하기 쉬우며, 120℃이상에서 25분이상으로 청정하면 웨이퍼에 과다한 열이 전달되어 휨현상이 발생할 수 있을 뿐만아니라 표면거칠기도 좋지 않기 때문이다.
상기 1차 청정 처리된 웨이퍼는 증류수를 여과하여 저항치가 18㏁이상인 초순수로 세척한다.
그리고, 상기 세척된 웨이퍼를 부피비로 80∼150 : 1인 초순수탈이온수와 불산의 혼합용액에 침적하여 50초∼6분동안 2차 청정하므로서 반데르발스힘을 가질수 있는 친수성 표면상태를 유지함이 바람직한데, 이때, 상기 침적용액의 초순수탈이온수 : 불산의 부피비가 80 : 1이하로 혼합된 용액에서 50초미만으로 청정하게 되면 웨이퍼의 표면에 이물질이 잔존하기 쉬우며, 부피비가 150 : 1이상으로 혼합된 용액에서 6분이상으로 청정하게 되면 웨이퍼의 표면거칠기가 좋지 않고 휨현상이 발생될 가능성이 있으므로 주의를 요한다.
상기 표면처리과정을 마친 두장의 접합될 웨이퍼를 겹치게 되면 상온에서 접합되는데 이것은 표면이 반데르발스힘을 가질 수 있는 친수성 표면상태로 되어 실리콘 웨이퍼의 표면에 -OH기가 흡착되기 때문이다. 즉, 실리콘 웨이퍼 두장의 초기 결합은 양웨이퍼의 표면에 흡착된 물분자들에 의한 수소결합을 통해서 이루어진다.
이때, 두장의 접합된 웨이퍼의 상온에서의 흡착력은 다음과 같은 반데르발스 힘으로 나타내며, 보통 그 값은 60∼85erg/cm2의 값을 갖게 되는 것이다.
F =A/6πd3
여기서, A는 함라겔상수
d는 두장의 실리콘 웨이퍼 간격
그러나, 실리콘 웨이퍼 표면상의 원자간의 화학적 결합이 완전히 이루어지기 위해서는 높은 온도에서 열처리가 필요하다.
따라서, 산화막이 증착된 웨이퍼의 열처리를 통한 웨이퍼 접합과정에서 충분한 결합력을 보장할 수 있는 적정한 열처리 조건을 찾아내는 것이 중요하다.
이러한 열처리를 통한 웨이퍼 접합과정은 다음과 같다.
즉, 완전히 수화된 실리카 표면의 온도가 180℃이상으로 올라갈 때 흡착된 물분자들은 분해되고 이때 대부분의 실리카 그룹들을 수소원자와 결합되어 있으며, 초기에 물분자가 흡착된 산화막 표면들의 상온 접합후 흡착된 물분자의 산소 및 수소원자사이에서 수소결합이 발생한다.
이 흡착된 2개의 물분자들은 물방울을 형성하며, 각각의 물분자간의 결합된 에너지는 10kcal/mol (0.43eV) 정도로서, 이것은 3cal/mol을 가지고 있는 수화된 단일 물분자 결합에 비해 3배 높은 결합력이며, 이러한 결합후에 물방울들은 SiOH그룹으로부터 분리되고 새로운 Si-OH : OH-Si 결합을 갖는 원형을 이루게 되며, 결합된 물분자 덩어리의 직경은 약 4Å정도로 산화막을 통해 결합계면에서 잘빠져나가지 못하게 된다. 따라서, 800℃내외의 온도에서부터 차차 물분자들은 열적에너지를 얻어 분해되거나 빠져나가 감소하게 되어 단위 Si-OH : OH-Si 결합들이 물분자의 분해로 Si-O-Si의 새로운 결합구조를 형성하게 된다.
그러나, 상기 열처리 온도가 1000℃이하에서 30분미만으로 열처리를 실시하면 안정한 Si-O-Si 결합이 부분적으로 되어 완전한 접합계면을 이루지 못하며, 1100℃ 이상의 온도에서 2시간 이상으로 열처리를 행하게 되면 웨이퍼 자체의 휨현상이 발생되므로 열처리는 안정한 Si-O-Si 결합 구조가 완전히 될 수 있도록 1000∼1100℃의 온도범위에서 30분∼2시간 동안 행함이 바람직하다.
또한, 열처리를 실시할 경우 통상적으로 질소 분위기에서 실시하고, 이때 질소는 1∼5sccm(표준상태에서의 기체유량, cm3)정도로 함이 좋다.
이하, 본 발명을 실시예를 통하여 구체적으로 설명한다.
[실시예 1]
황산과 과산화수소를 3 : 1로 혼합한 용액을 사용하여 접합할 웨이퍼를 100℃의 온도에서 15분간 청정한 후, 초순수 탈이온수로 3분간 세척한 다음, 표면 금속 불순물과 자연 산화막층 제거를 위하여 불산과 초순수탈이온수가 1 : 100의 부피비로 혼합된 용액으로 3분간 담그었다가 다시 초순수탈이온수로 세척하였고, 이후 상온에서 접합하여 1000℃의 열처리로에서 30분간 열처리하였다.
이렇게 하여 얻은 웨이퍼에 대하여 적외선을 투과하여 그 표면상태를 제1도(a)에 나타내었다.
제1도(a)에서 알 수 있는 바와같이, 본 발명에 따라 표면처리 및 열처리되어 접합된 웨이퍼의 경우 내부에 결함이 전혀 존재하지 않는 깨끗한 계면을 보여주고 있다.
[비교예 1]
발명예(1)와 같은 조건에서 웨이퍼를 접합하되, 표면청정처리시 2차 불산청정은 생략하고 황산과 과산화수소 혼합용액 만으로 1차 표면청정처리를 하였다.
이와같이 하여 얻은 웨이퍼에 대한 적외선 투과 표면사진을 제1도(b)에 나타내었다.
제1도(b)에서 나타난 바와같이, 불산처리를 하지 않고, 황산처리만 한 경우에는 계면에 아직 접합이 완전히 이루어지지 않은 부분들이 남아 있는 것이 뚜렷이 나타나고 있음을 알 수 있다.
이는 황산과 과산화수소 혼합용액이 접합후의 완전한 접합계면을 형성하기 위한 표면청정을 이루지 못하였기 때문이다.
[비교예 2]
열처리온도를 900℃로 하여 30분동안 열처리를 실시함을 제외하고는 발명예(1)와 동일한 방법으로 웨이퍼를 접합시켰다. 이 웨이퍼에 대해 적외선을 투과하여 표면상태를 관찰하고, 그 결과를 제1도(c)에 나타내었다.
제1도(c)에 나타나 바와같이, 본 발명의 열처리 온도보다도 낮은 온도에서 열처리된 웨이퍼의 접합계면은 완전한 접합계면을 이루지 못하고 부분적으로 안정한 Si-O-Si결합을 이루고 있음이 관찰되었으며, 또한 웨이퍼 접합계면에 여전히 기공이 있음이 확인되었다.
[비교예 3]
열처리 시간과의 관계를 보기 위하여 1000℃에서 10분간 열처리함을 제외하고는 발명예(1)과 동일한 방법으로 웨이퍼를 접합시키고, 이 웨이퍼에 대한 적외선 투과사진을 제1도(d)에 나타내었다.
제1도(d)에 나타난 바와같이, 열처리 시간이 짧은 경우에도 열처리 온도가 낮은 경우와 마찬가지로 완전한 계면 결합이 이루어지지 못하고 있음을 알 수 있다.
[실시예 2]
본 발명에서는 웨이퍼 접합시 그 표면 상태에 따라 내부 결함이 좌우되므로 실시예 2에서는 표면 처리에 사용되는 혼합용액 및 처리온도, 시간에 따라 웨이퍼의 표면상에 존재하는 Fe 농도에 대하여 조사하고 그 결과를 제2도(a)∼(e)에 나타내었다.
제2도(a)는 황산과 과산화수소의 부피비를 0.5-6 : 1로 변환시켜 100℃에서 15분간 1차 청정한 실리콘 웨이퍼표면의 Fe농도를 측정한 그래프로서, 제2도(a)에서 알수 있는 바와같이, 황산과 과산화수소수의 부피비가 1.5∼4 : 1 일 때 표면 이물질(Fe)의 농도가 2.0×1012atoms/cm3이하로 됨을 알 수 있었다.
또한, 제2도(b)는 황산, 과산화수소수의 부피비가 3 : 1인 혼합용액으로 80∼130℃의 온도범위에서 15분간 1차 청정한 실리콘 웨이퍼의 표면 Fe농도를 측정한 그래프로서, 처리온도가 95∼120℃의 범위에서 표면 이물질이 가장 적음을 알 수 있었다.
또한, 제2도(c)는 부피비가 3 : 1인 황산 : 과산화수소수 혼합용액을 사용하여 100℃에서 30분이하로 비등시켰을 때의 실리콘 웨이퍼의 표면 Fe농도를 측정한 그래프로서, 처리시간이 10∼25분이었을 때 표면 Fe농도가 가장 적음을 알 수 있었다.
또한, 제2도(d)는 부피비가 3 : 1인 황산, 과산화수소수의 혼합용액을 사용하여 100℃에서 15분간 1차 청정한 후, 초순수탈이온수 : 불산의 부피비를 10∼160 : 1로 변환시킨 혼합용액으로 3분간 침적하여 2차 청정한 다음 실리콘 웨이퍼의 표면 Fe농도를 측정한 그래프로서, 제2도(d)에서 알 수 있는 바와 같이, 초순수탈이온수/불산의 부피비가 80∼150 : 1일 때 표면 농도가 더욱 적음을 알 수 있었다.
또한, 제2도(e)는 상기 제2도(d)와 같은 조건으로 1차 청정한 후 100 : 1의 부피비로 혼합된 초순수탈이온수-불산처리 용액에 10초∼400초 침적한 다음 웨이퍼의 표면 Fe 농도를 측정한 그래프로서, 침적시간이 50초∼6분의 범위일 때 표면 이물질 농도가 가장 적음을 알 수 있었다.
상술한 바와같이, 본 발명에 따른 접합 웨이퍼 제조방법은 완전한 계면결합이 이루어지도록 불산처리에 통해 웨이퍼의 표면상태에 오염입자를 극수화하고 적절한 열처리 조건을 갖추므로서, 내부에 전혀 결함이 없는 접합웨이퍼를 제조하는 방법을 제공하여 반도체소자, 특히 SOI 소자에 응용될 수 있는 효과가 있는 것이다.

Claims (1)

  1. 부피비로 1.5-4 : 1인 황산과 과산화수소수 혼합용액을 비등시켜 95∼120℃의 온도 범위에서 10∼25분 동안 접합할 웨이퍼를 1차 청정 처리하는 단계, 상기 1차 청정처리된 웨이퍼를 초순수 탈이온수로 세척하는 단계, 상기 세척된 웨이퍼를 부피비로 80∼150 : 1인 초순수탈이온수와 불산의 혼합용액에 침적하여 50초∼6분동안 2차 청정하는 단계, 상기 2차 청정된 웨이퍼를 초순수탈이온수로 세척하는 단계, 상기 세척된 웨이퍼를 상온에서 접합시키는 단계, 상기 접합 웨이퍼를 1-5sccm의 질소분위기에서 1000∼1100℃의 온도로 30분∼2시간 동안 열처리 하는 단계를 포함함을 특징으로 하는 내부 결함이 없는 접합웨이퍼 제조방법.
KR1019940019365A 1994-08-05 1994-08-05 내부결함이 없는 접합 웨이퍼 제조방법 KR0136201B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940019365A KR0136201B1 (ko) 1994-08-05 1994-08-05 내부결함이 없는 접합 웨이퍼 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940019365A KR0136201B1 (ko) 1994-08-05 1994-08-05 내부결함이 없는 접합 웨이퍼 제조방법

Publications (2)

Publication Number Publication Date
KR960008974A KR960008974A (ko) 1996-03-22
KR0136201B1 true KR0136201B1 (ko) 1998-04-29

Family

ID=19389873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940019365A KR0136201B1 (ko) 1994-08-05 1994-08-05 내부결함이 없는 접합 웨이퍼 제조방법

Country Status (1)

Country Link
KR (1) KR0136201B1 (ko)

Also Published As

Publication number Publication date
KR960008974A (ko) 1996-03-22

Similar Documents

Publication Publication Date Title
EP0603849B1 (en) Method for producing a semiconducteur substrate by using a bonding process
EP0701275B1 (en) Pre-thermal treatment cleaning process
US5294570A (en) Reduction of foreign particulate matter on semiconductor wafers
TW301762B (en) Pre-thermal treatment cleaning process
JP3187109B2 (ja) 半導体部材およびその製造方法
KR101431615B1 (ko) 실리콘 표면 준비
CN1166049A (zh) 用粘贴法制造soi基片的方法及soi基片
JPH05198549A (ja) 半導体基板の製造方法
JPH09293701A (ja) 半導体を製造する方法
JPH03120365A (ja) SiO2の付着方法
US6416586B1 (en) Cleaning method
WO2002025718A1 (fr) Plaquette de recuit et son procede de fabrication
KR0136201B1 (ko) 내부결함이 없는 접합 웨이퍼 제조방법
KR100841994B1 (ko) 실리콘 웨이퍼의 산화막 제조 방법
JP2713787B2 (ja) 半導体の湿式洗浄方法
JPH07302775A (ja) 半導体装置の製造方法
JP3237944B2 (ja) 半導体装置の製造方法
JP3571160B2 (ja) 半導体表面の酸化膜の形成方法及び半導体装置の製造方法
JP2001135805A (ja) 半導体部材及び半導体装置の製造方法
JPH08241863A (ja) 半導体基板の製造方法
JP4240637B2 (ja) ウエハの表面清浄化方法
Kim et al. Ex situ wafer surface cleaning by HF dipping for low temperature silicon epitaxy
JP3535539B2 (ja) 半導体装置の製造方法
JPH0794678A (ja) キャパシタおよびその形成方法
KR100219071B1 (ko) 반도체 웨이퍼 세정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021218

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee