KR0135996B1 - Lnb in satellite receiver - Google Patents
Lnb in satellite receiverInfo
- Publication number
- KR0135996B1 KR0135996B1 KR1019950001124A KR19950001124A KR0135996B1 KR 0135996 B1 KR0135996 B1 KR 0135996B1 KR 1019950001124 A KR1019950001124 A KR 1019950001124A KR 19950001124 A KR19950001124 A KR 19950001124A KR 0135996 B1 KR0135996 B1 KR 0135996B1
- Authority
- KR
- South Korea
- Prior art keywords
- wave
- horizontal
- level
- vertical wave
- voltage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1638—Special circuits to enhance selectivity of receivers not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Noise Elimination (AREA)
Abstract
이 발명은, 기존의 LNB의 수평파/수직파 선택회로가 극성레벨 제어방식 또는 전압레벨 제어방식에서 호환성이 없기 때문에, 이를 해결하기 위하여 극성레벨 또는 전압레벨에 따른 선택신호가 각각 검출되어 출력되는 제1 및 제2전압 검출부와, 상기 제1 및 제2전압 검출부의 출력신호중 적어도 어느 하나의 신호가 발생되었을때 소정 레벨의 논리신호가 출력되는 오아 게이트와, 상기 오아 게이트의 소정 레벨의 논리신호와 인버터를 경유한 반전 레벨의 논리신호에 따라 수평파와 수직파를 선별하여 출력하는 수평파/수직파 구동부로 구성되는 인공위성 수신기의 저잡음블럭에서의 수평파/수직파 선택회로를 구현함으로써, 극성레벨 또는 전압레벨에 따른 LNB의 수직파 및 수평파를 선택적으로 스위칭하여 출력할 수 있다.According to the present invention, since the horizontal / vertical wave selection circuit of the conventional LNB is incompatible with the polarity level control method or the voltage level control method, in order to solve this problem, a selection signal according to the polarity level or the voltage level is detected and output. An OR gate in which a logic signal of a predetermined level is output when a signal of at least one of the first and second voltage detectors and an output signal of the first and second voltage detectors is generated, and a logic signal of a predetermined level of the OR gate Polarity level by implementing a horizontal / vertical wave selection circuit in a low-noise block of a satellite receiver composed of a horizontal / vertical wave driver which selectively selects and outputs a horizontal wave and a vertical wave according to a logic signal of an inversion level via an inverter. Alternatively, the vertical wave and the horizontal wave of the LNB according to the voltage level may be selectively switched and output.
Description
제1도는 종래 기술에 따른 인공위성 수신기의 저잡음블럭에서의 수평파/수직파 선택회로의 일실시예를 나타낸 블록도,1 is a block diagram showing an embodiment of a horizontal / vertical wave selection circuit in a low noise block of a satellite receiver according to the prior art;
제2도는 종래 기술에 따른 인공위성 수신기의 저잡음블럭에서의 수평파/수직파 선택회로의 다른 실시예를 블록도,2 is a block diagram of another embodiment of a horizontal / vertical wave selection circuit in a low noise block of a satellite receiver according to the prior art;
제3도는 이 발명에 따른 인공위성 수신기의 저잡음블록에서의 수평파/수직파 선택회로의 일실시예를 나타낸 블록도,3 is a block diagram showing an embodiment of a horizontal / vertical wave selection circuit in a low noise block of a satellite receiver according to the present invention;
제4도는 제3도의 상세 회로도,4 is a detailed circuit diagram of FIG.
제5도는 제4도의 수직파/수평파 편차 구동부의 상세 회로도,5 is a detailed circuit diagram of the vertical wave / horizontal wave deviation driving unit of FIG. 4;
제6도는 제4도의 수직파/수평파 편차 처리부의 상세 회로도이다.FIG. 6 is a detailed circuit diagram of the vertical wave / horizontal wave deviation processor of FIG.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
11,21:LNB 중간주파수 증폭부12,22:전압 검출부11, 21: LNB intermediate frequency amplifier 12, 22: voltage detector
13,23:수평파(H) 구동부14,24:수직파(V) 구동부13, 23: horizontal wave (H) drive unit 14, 24: vertical wave (V) drive unit
31,32:제1, 제2전압 검출부OR:오아 게이트31, 32: first and second voltage detectors OR: ora gate
34:수평파(H)/수직파(V) 구동부45:수직파(V) 편차 구동부34: horizontal wave (H) / vertical wave (V) drive unit 45: vertical wave (V) deviation drive unit
46:수직파(V) 편차 처리부47:수평파(H) 편차 구동부46: vertical wave (V) deviation processing unit 47: horizontal wave (H) deviation driving unit
48:수평파(H) 편차 처리부INV:인버터48: horizontal wave (H) deviation processing unit INV: inverter
R5~R12:저항Q1,Q2:트랜지스터R5 to R12: Resistance Q1, Q2: Transistor
FET:전계효과 트랜지스터FET: Field Effect Transistor
이 발명은 인공위성 수신기(Satellite Video Receiver:이하, SVR이라 약칭한다)에 있어서, 안테나에 내장된 복수개의 저잡음블럭에서의 수평파/수직파 선택회로에 관한 것으로서, 더욱 상세하게는 분리 적용되는 전압 레벨 제어방식과 극성 제어방식에 모두 적용 가능한 인공위성 수신기의 저잡음블럭(이하, LNB라 약칭한다)에서의 수평파/수직파 선택회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a horizontal / vertical wave selection circuit in a plurality of low-noise blocks built into an antenna in a satellite video receiver (hereinafter, abbreviated as SVR), and more particularly, to a voltage level applied separately. The present invention relates to a horizontal / vertical wave selection circuit in a low noise block (hereinafter, abbreviated as LNB) of a satellite receiver applicable to both a control method and a polarity control method.
최근들어 급변하는 세계 각국의 정보 및 문화를 수신할 수 있는 위성방송에 대한 관심이 날로 고조되고 있다. 통상적으로 위성방송은 지구상을 선회하는 인공위성으로 부터 발사된 극히 미약한 전파를 수신하여야 하므로 위성방송 수신용 안테나는 이득이 높고 잡음이 적어야 하며 넓은 주파수 대역을 수신할 수 있도록 구성되어야 한다.Recently, interest in satellite broadcasting that can receive information and culture from around the world is increasing day by day. In general, satellite broadcasting should receive extremely weak radio waves emitted from satellites orbiting the earth, so the antenna for receiving satellite broadcasting should have high gain, low noise, and be configured to receive a wide frequency band.
상기 안테나는 플로라이져의 회전에 따라 수평파의 수직파를 수신하는데 이때, 상기 수평파와 수직파를 튜닝하기 위하여 안테나에 장착된 LNB 및 폴로라이져에는 소정의 구동전압을 공급해 주어야 한다.The antenna receives a vertical wave of a horizontal wave according to the rotation of the florizer. At this time, a predetermined driving voltage must be supplied to the LNB and the follower mounted on the antenna to tune the horizontal wave and the vertical wave.
한편, 상기 전압 레벨 제어방식은 LNB에 14V/18V를 공급하여 수직파/수평파를 각각 수신하는 방식이고, 또 극성 제어방식은 LNB에 +12V/-12V를 공급하여 수평파/수직파를 각각 수신하는 방식이다. 따라서 이 발명에서는 상기 두가지 방식에 적합한 LNB의 겸용 입력단 제어회로에 관하여 서술하고자 한다.On the other hand, the voltage level control method is to supply the vertical wave / horizontal wave by supplying 14V / 18V to the LNB, respectively, and the polarity control method is to supply + 12V / -12V to the LNB, respectively, to receive the horizontal / vertical wave Receive. Therefore, the present invention will be described with respect to the LNB dual input control circuit suitable for the two methods.
제1도는 종래 기술에 따른 인공위성 수신기의 저잡음블럭에서의 수평파/수직파 선택회로의 일실시예를 나타낸 회로도이다.1 is a circuit diagram illustrating an embodiment of a horizontal wave / vertical wave selection circuit in a low noise block of a satellite receiver according to the prior art.
제1도를 참조하면, 상기 수평파/수직파 선택회로는 14V/18V의 튜닝전압을 제공받아 제어전압을 검출하는 전압 검출부(12)와, 상기 전압 검출부(12)에서 14V로 검출되면 수직파(V)를 출력하는 수직파(V) 구동부(14)와, 이와 동일하게 18V로 검출되면 수평파(H)를 출력하는 수평파(H) 구동부(13)와, 상기 수직파(V)와 수평파(H)의 출력에 따른 주파수를 증폭 출력하기 위한 LNB 중간주파수 증폭부(11)로 구성되어 있다. 따라서 이 방식은 전압 레벨 제어방식에 따른 LNB에 적용된다.Referring to FIG. 1, the horizontal wave / vertical wave selection circuit receives a tuning voltage of 14V / 18V and detects a control voltage, and a vertical wave when 14V is detected by the voltage detector 12. A vertical wave (V) driver 14 for outputting (V), a horizontal wave (H) driver 13 for outputting a horizontal wave (H), and a vertical wave (V) The LNB intermediate frequency amplifier 11 is configured to amplify and output the frequency according to the output of the horizontal wave H. Therefore, this method is applied to the LNB according to the voltage level control method.
제2도는 종래 기술에 따른 인공위성 수신기의 저잡음블럭에서의 수평파/수직파 선택회로의 다른 실시예를 회로도이다.2 is a circuit diagram of another embodiment of a horizontal / vertical wave selection circuit in a low noise block of a satellite receiver according to the prior art.
제2도를 참조하면, 상기 수평파 선택회로는 +12V/-12V의 튜닝전압을 제공받아 제어전압을 검출하는 전압 검출부(22)와, 상기 전압 검출부(22)에서 +12V로 검출되면 수평파(H)를 출력하는 수평파(H) 구동부(23)와, 이와 동일하게 -12V로 검출되면 수직파(V)를 출력하는 수직파(V) 구동부(24)와, 별도의 전원전압(10~20V)을 제공받아 상기 수평파(H)와 수직파(V)의 출력에 따른 주파수를 증폭 출력하기 위한 LNB 중간주파수 증폭부(21)로 구성되어 있다. 따라서 이 방식은 극성 제어방식에 따른 LNB에 적용된다.Referring to FIG. 2, the horizontal wave selection circuit receives a tuning voltage of + 12V / -12V and detects a control voltage, and when the voltage detector 22 detects + 12V, the horizontal wave selection circuit receives a horizontal wave. Horizontal wave (H) driver 23 for outputting (H), vertical wave (V) driver (24) for outputting vertical wave (V), and a separate power supply voltage (10) LNB intermediate frequency amplifier 21 for amplifying and outputting the frequency according to the output of the horizontal wave H and the vertical wave V is provided. Therefore, this method is applied to the LNB according to the polarity control method.
그러나, 이와 같이 구성되어 동작되는 종래의 수평파/수직파 선택회로에 의하면, 이들은 각기 전압 제어방식 또는 극성 제어방식중 어느 한 방식에만 적용 가능하기 때문에 호환성이 없다는 단점이 있다.However, according to the conventional horizontal / vertical wave selection circuits configured and operated as described above, they are incompatible because they are applicable only to either of the voltage control method and the polarity control method, respectively.
따라서 이 발명은 상기와 같은 단점을 해결하기 위한 것으로서, 이 발명의 목적은 LNB의 전압 제어방식 또는 극성 제어방식에 각각 호환성이 있게 모두 적용 가능한 인공위성 수신기의 저잡음블럭에서의 수평파/수직파 선택회로를 제공함에 있다.Accordingly, an object of the present invention is to solve the above disadvantages, and an object of the present invention is to select a horizontal / vertical wave selection circuit in a low noise block of a satellite receiver, which is applicable to both the voltage control method and the polarity control method of the LNB. In providing.
상기와 같은 목적을 달성하기 위한 이 발명에 따른 인공위성 수신기의 저잡음블럭에서의 수평파/수직파 선택회로의 특징은, 극성레벨 또는 전압레벨에 따른 선택신호가 각각 검출되어 출력되는 제1 및 제2전압 검출부와, 상기 제1 및 제2전압 검출부의 출력신호중 적어도 어느 하나의 신호가 발생되었을때 소정 레벨의 논리신호가 출력되는 오아 게이트와, 상기 오아 게이트의 소정 레벨의 논리신호와 인버터를 경유한 반전 레벨의 논리신호에 따라 수평파와 수직파를 선별하여 출력하는 수평파/수직파 구동부로 구성되는 점에 있다.A feature of the horizontal / vertical wave selection circuit in the low noise block of the satellite receiver according to the present invention for achieving the above object is that the first and second output signals are respectively detected and output according to the polarity level or the voltage level. The OA gate outputs a logic signal of a predetermined level when at least one signal of the voltage detector, the output signal of the first and second voltage detectors is generated, and the logic signal of the OA gate and the logic signal of the OA gate. It is composed of a horizontal wave / vertical wave driver for selecting and outputting the horizontal and vertical waves according to the logic signal of the inversion level.
상기한 이 발명에 따른 인공위성 수신기의 저잡음블럭에서의 수평파/수직파 선택회로중 수평파/수직파 구동부는, 오아 게이트 및 인버터의 출력단에 각각 접속된 수직파 편차 구동부 및 수평파 편차 구동부와, 상기 수직파 및 수평파 편차 구동부에 각각 접속된 수직파 편차 처리부 및 수평파 편차 처리부에 의해 달성된다.The horizontal / vertical wave driving unit of the horizontal / vertical wave selecting circuit in the low noise block of the satellite receiver according to the present invention includes a vertical wave deviation driving unit and a horizontal wave deviation driving unit respectively connected to an output terminal of an OR gate and an inverter; A vertical wave deviation processing unit and a horizontal wave deviation processing unit respectively connected to the vertical wave and horizontal wave deviation driving units.
이하, 이 발명에 따른 인공위성 수신기의 저잡음블럭에서의 수평파/수직파 선택회로의 바람직한 하나의 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, a preferred embodiment of a horizontal / vertical wave selection circuit in a low noise block of a satellite receiver according to the present invention will be described in detail with reference to the accompanying drawings.
제3도는 이 발명에 따른 인공위성 수신기의 저잡음블럭에서의 수평파/수직파 선택회로의 일실시예를 나타낸 블록도이다.3 is a block diagram showing an embodiment of a horizontal / vertical wave selection circuit in a low noise block of a satellite receiver according to the present invention.
제3도를 참조하면, 상기 수평파/수직파 선택회로는 전원전압(+12V/-12V 및 14V/18V)이 인가됨에 따라 극성레벨 또는 전압레벨에 따른 선택신호가 각각 검출되어 출력되는 제1 및 제2전압 검출부(31),(32)와, 상기 제1 및 제2전압 검출부(31),(32)의 출력신호중 적어도 어느 하나의 신호가 발생되었을때 소정 레벨의 논리신호가 출력되는 오아 게이트(OR)와, 상기 오아 게이트(OR)의 소정 레벨의 논리신호와 인버터(도시생략됨)를 경유한 반전 레벨의 논리신호에 따라 수평파(H)와 수직파(V)를 선별하여 출력하는 수평파/수직파 구동부(34)로 구성되어 있다.Referring to FIG. 3, the horizontal wave / vertical wave selection circuit includes a first signal in which a selection signal according to a polarity level or a voltage level is detected and output as power voltages (+ 12V / -12V and 14V / 18V) are respectively applied. And a logic signal of a predetermined level is output when at least one signal of the second voltage detectors 31 and 32 and the output signals of the first and second voltage detectors 31 and 32 is generated. A horizontal wave (H) and a vertical wave (V) are selected and output according to a logic signal of a predetermined level of the gate OR, the OR gate, and an inverted level logic signal via an inverter (not shown). And a horizontal / vertical wave driver 34.
또한, 상기 수평파/수직파 구동부(34)는 제4도의 상세 회로도에 도시된 바와 같이, 오아 게이트(OR) 및 인버터(INV)의 출력단에 각각 접속된 수직파 편차 구동부(45) 및 수평파 편차 구동부(47)와, 상기 수직파 및 수평파 편차 구동부(45),(47)에 각각 접속된 수직파 편차 처리부(46) 및 수평파 편차 처리부(48)로 구성되어 있다.In addition, the horizontal / vertical wave driver 34 is a vertical wave deviation driver 45 and a horizontal wave connected to the output terminals of the OR gate and the inverter INV, respectively, as shown in the detailed circuit diagram of FIG. It consists of the deviation drive part 47, the vertical wave deviation processing part 46 and the horizontal wave deviation processing part 48 connected to the said vertical wave and horizontal wave deviation drive parts 45 and 47, respectively.
또한, 상기 오아 게이트(OR)의 두입력단에 접속된 제1전압 검출부(31)는 정전압 다이오드(D1)와, 상기 다이오드(D)에 병렬로 접속 접지된 저항(R1~R3)과, 상기 저항(R2),(R3) 사이에 병렬로 접속 접지된 콘덴서(c1)로 구성되어 있고; 제2전압 검출부(32)는 인덕턴스(L1)와 콘덴서(C2)로 구성된 LC 회로와, 상기 LC 회로의 출력단에 접속된 정전압 제너 다이오드(ZD1)와, 상기 제너 다이오드(ZD1)의 출력단에 병렬로 접속 설치된 저항(R4),(R5)으로 구성되어 있다.In addition, the first voltage detector 31 connected to the two input terminals of the OR gate OR includes a constant voltage diode D1, resistors R1 to R3 connected in parallel to the diode D, and the resistance. A capacitor c1 connected in parallel with each other between R2 and R3; The second voltage detector 32 includes an LC circuit composed of an inductance L1 and a capacitor C2, a constant voltage zener diode ZD1 connected to an output terminal of the LC circuit, and an output terminal of the zener diode ZD1 in parallel. The resistors R4 and R5 are connected to each other.
또한, 수직파/수평파 편차 구동부는 제5도에 도시된 바와 같이, 오아 게이트(OR)와 인버터(INV)의 논리신호 레벨에 따라 소정의 스위칭 전압이 출력되도록 저항(R6)(R7) 및 트랜지스터(Q1)에 의한 자기 바이어스 회로로 구성되어 있다.In addition, the vertical wave / horizontal wave deviation driving unit includes resistors R6 and R7 so that a predetermined switching voltage is output according to the logic signal levels of the OR gate OR and the inverter INV, as shown in FIG. It consists of the self bias circuit by transistor Q1.
또한, 수직파/수평파 편차 처리부는 제6도에 도시된 바와 같이, 상기 수직파/수평파 편차 구동부의 스위칭 전압에 따라 동작되도록 하는 저항(R8~R10) 및 트랜지스터(Q2)에 의한 자기 바이어스 회로와, 상기 자기 바이어스 회로의 바이어스 전압에 따라 RF 신호를 증폭하여 출력하는 전계효과 트랜지스터(FET1)와, 상기 트랜지스터(Q1)의 콜렉터 및 에미터 단자와 상기 전계효과 트랜지스터(FET1)의 게이트와 드레인 단자에 각각 접속되어 접지된 저항(R11),(R12)으로 구성되어 있다.In addition, as shown in FIG. 6, the vertical wave / horizontal wave deviation processing unit is operated according to the switching voltage of the vertical wave / horizontal wave deviation driving unit, and is self-biased by the resistors R8 to R10 and the transistor Q2. A circuit, a field effect transistor FET1 for amplifying and outputting an RF signal according to a bias voltage of the self bias circuit, a collector and emitter terminal of the transistor Q1, and gates and drains of the field effect transistor FET1. The resistors R11 and R12 connected to the terminals are respectively grounded.
이와 같이 구성되어 있는 이 발명에 따른 인공위성 수신기의 저잡음블럭에서의 수평파/수직파 선택회로의 작용효과를 제4도 내지 제6도를 참조하여 설명하면 다음과 같다.The effects of the horizontal / vertical wave selection circuit in the low noise block of the satellite receiver according to the present invention configured as described above will be described with reference to FIGS. 4 to 6 as follows.
먼저, 제1전압 검출부(31)에 전원전압(+12V/-12V)이 인가되는 경우, +12V일때는 정전압 다이오드(D1)가 온되고, 상기 +12V 전압은 저항(R1)(R2)에 의해 분압되어 5V로 출력되므로 오아 게이트(OR)에서는 하이레벨을 출력하고, -12V일때는 이와 상반되므로 로우레벨을 각각 출력한다.First, when a power supply voltage (+ 12V / -12V) is applied to the first voltage detector 31, the constant voltage diode D1 is turned on at + 12V, and the + 12V voltage is applied to the resistor R1 (R2). By dividing by 5V and outputting at 5V, the OR gate outputs a high level, and when it is -12V, the high level is output.
다음, 제2전압 검출부(32)에 전원전압(14V/18V)이 인가되는 경우, LC 회로를 통과한 전압이 18V일때는 정전압 제너 다이오드(ZD1)가 온되고, 14V일때는 정전압 제너 다이오드(ZD1)은 오프된다. 따라서 오아 게이트(OR)는 14V의 인가시에만 로우레벨을 출력한다.Next, when the power supply voltage (14V / 18V) is applied to the second voltage detector 32, the constant voltage zener diode ZD1 is turned on when the voltage passing through the LC circuit is 18V, and when the voltage is 14V, the constant voltage zener diode ZD1 is ) Is off. Therefore, OR gate outputs low level only when 14V is applied.
한편, 이와 같은 제1 및 제2전압 검출부(31)의 극성레벨 및 전압레벨 검출동작에 따라 전원전압(+12V/-12V)이 인가되는 극성레벨 검출시 제2전압 검출부(32)에 인가되는 전원전압을 14V로 고정시키면, 오아 게이트(OR)에서는 하이레벨의 5V에서 수평파 검출신호와 로우레벨의 0V에서 수직파 검출신호를 각각 출력한다.On the other hand, according to the polarity level and the voltage level detection operation of the first and second voltage detection unit 31 is applied to the second voltage detection unit 32 when detecting the polarity level to which the power supply voltage (+ 12V / -12V) is applied. When the power supply voltage is fixed at 14V, the OR gate outputs the horizontal wave detection signal at high level 5V and the vertical wave detection signal at low level 0V, respectively.
또한, 전원전압(14V/18V)이 인가되는 전압레벨 검출시 제1전압 검출부(32)에 아무런 전압이 인가되지 않는다고 가정하면, 오아 게이트(OR)에서는 하이레벨의 5V에서 수평파 검출신호(18V 인가시)와 로우레벨의 0V에서 수직파 검출신호(14V 인가시)를 각각 출력한다.In addition, assuming that no voltage is applied to the first voltage detector 32 when detecting the voltage level to which the power supply voltage 14V / 18V is applied, the OR signal OR at the high level is 5V at 5V at the high level. The vertical wave detection signal (when applying 14V) at 0V at the low level.
따라서 수평파/수직파 구동부(34)에서는 다음 표 1에서 알수 있는 바와 같이, 수평파(H) 또는 수직파(V)를 선택하여 출력한다.Therefore, the horizontal wave / vertical wave driver 34 selects and outputs the horizontal wave H or the vertical wave V, as shown in Table 1 below.
[표 1]TABLE 1
다시 말하면, 오아 게이트(OR) 및 인버터(INV)의 논리신호가 하이레벨(A:5V) 및 로우레벨(A':0V)인 경우에는 수직파 편차 구동부(45) 및 수평파 편차 구동부(47)의 출력은 로우레벨(B:0V) 및 하이레벨(B':5V)로 출력되므로 수평파 편차 처리부(48)가 동작되고, 수직파 편차 처리부(46)가 정지되어 수평파를 출력하게 되고; 오아 게이트(OR) 및 인버터(INV)의 논리신호가 로우레벨(A:0V) 및 하이레벨(A':5V)인 경우에는 수직파 편차 구동부(45) 및 수평파 편차 구동부(47)의 출력은 하이레벨(B:5V) 및 로우레벨(B':0V)로 출력되므로 수직파 편차 처리부(46)가 동작되고, 수평파 편차 처리부(48)가 정지되어 수직파를 출력하게 된다.In other words, when the logic signals of the OR gate OR and the inverter INV are high level (A: 5V) and low level (A ': 0V), the vertical wave deviation driver 45 and the horizontal wave deviation driver 47 ) Is output at low level (B: 0V) and high level (B ': 5V), so the horizontal wave deviation processing unit 48 is operated, and the vertical wave deviation processing unit 46 is stopped to output horizontal waves. ; When the logic signals of the OR gate and the inverter INV are low level (A: 0V) and high level (A ': 5V), the output of the vertical wave deviation driver 45 and the horizontal wave deviation driver 47 Is output at a high level (B: 5V) and a low level (B ': 0V), and thus the vertical wave deviation processing unit 46 is operated, and the horizontal wave deviation processing unit 48 is stopped to output vertical waves.
그러므로 수평파/수직파 선택회로는 전원전압(+12V/-12V 및 14V/18V)이 인가됨에 따라 극성레벨 또는 전압레벨에 따른 선택신호가 상기 표1과 같이 각각 검출되므로 LNB의 수평파(H) 또는 수직파(V)가 선택적으로 스위칭되어 출력된다.Therefore, in the horizontal / vertical wave selection circuit, as the power supply voltages (+ 12V / -12V and 14V / 18V) are applied, the selection signal according to the polarity level or the voltage level is detected as shown in Table 1, respectively. ) Or vertical wave V is selectively switched and output.
상기한 바와 같이, 이 발명에 따른 인공위성 수신기의 저잡음블럭에서의 수평파/수직파 선택회로에 의하면, 극성레벨 또는 전압레벨에 따른 선택신호가 각각 검출되어 출력되는 제1 및 제2전압 검출부와, 상기 제1 및 제2전압 검출부의 출력신호중 적어도 어느 하나의 신호가 발생되었을때 소정 레벨의 논리신호가 출력되는 오아 게이트와, 상기 오아 게이트의 소정 레벨의 논리신호와 인버터를 경유한 반전 레벨의 논리신호에 따라 수평파와 수직파를 선별하여 출력하는 수평파/수직파 구동부로 구성되어서 극성레벨 또는 전압레벨에 따른 LNB의 수직파 및 수평파를 선택적으로 스위칭하여 출력할 수 있다.As described above, according to the horizontal / vertical wave selection circuit in the low noise block of the satellite receiver according to the present invention, first and second voltage detectors for detecting and outputting a selection signal according to polarity level or voltage level, respectively, OR gate outputting a logic signal of a predetermined level when at least one of the output signals of the first and second voltage detectors is generated, logic signal of a predetermined level of the OR gate and an inversion level logic via an inverter It is composed of a horizontal wave / vertical wave driver for selectively outputting the horizontal wave and the vertical wave in accordance with the signal to selectively output the vertical wave and the horizontal wave of the LNB according to the polarity level or the voltage level.
따라서, 이 발명에 따른 인공위성 수신기의 저잡음블럭에서의 수평파/수직파 선택회로는, LNB의 전압 제어방식 또는 극성 제어방식중 어느 방식에도 호환성이 있으므로 LNB의 선택신호 출력회로에 적합한 이점이 있다.Therefore, the horizontal / vertical wave selection circuit in the low noise block of the satellite receiver according to the present invention is compatible with any of the voltage control method and the polarity control method of the LNB, and therefore, there is an advantage suitable for the selection signal output circuit of the LNB.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950001124A KR0135996B1 (en) | 1995-01-24 | 1995-01-24 | Lnb in satellite receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950001124A KR0135996B1 (en) | 1995-01-24 | 1995-01-24 | Lnb in satellite receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960030561A KR960030561A (en) | 1996-08-17 |
KR0135996B1 true KR0135996B1 (en) | 1998-06-01 |
Family
ID=19407115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950001124A KR0135996B1 (en) | 1995-01-24 | 1995-01-24 | Lnb in satellite receiver |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0135996B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102244831B1 (en) | 2020-10-19 | 2021-04-27 | 농업회사법인 (주)꿈엔들잊힐리야 | Sikhye manufacturing device |
-
1995
- 1995-01-24 KR KR1019950001124A patent/KR0135996B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960030561A (en) | 1996-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2104233B1 (en) | Switch circuit, variable capacitor circuit and ic thereof | |
US5107142A (en) | Apparatus for minimizing the reverse bias breakdown of emitter base junction of an output transistor in a tristate bicmos driver circuit | |
KR100378835B1 (en) | Mixer | |
KR0135996B1 (en) | Lnb in satellite receiver | |
US4461038A (en) | Television tuner circuit | |
US4194087A (en) | Control circuit and FM stereo receiver using same | |
JP2002514030A (en) | Circuit device for area switching in high frequency receivers | |
US9432609B2 (en) | Signal processing device and signal processing method | |
KR100709940B1 (en) | Separation adjusting circuit | |
JPH01213007A (en) | Mixer circuit | |
KR890001044Y1 (en) | Am and fm muting circuit | |
KR0121518Y1 (en) | Fm trap switching circuit | |
EP0531903A2 (en) | Television receiving apparatus | |
KR860002612Y1 (en) | Fm tunner circuit | |
KR0119006Y1 (en) | Satellite tunner input converting circuit | |
KR960012083B1 (en) | Lnb | |
JP2000295053A (en) | Tv tuner circuit | |
KR920004339Y1 (en) | Circuit for driving am/fm tuner respectively | |
KR960002667B1 (en) | Duplex frequency transfer | |
KR950014017B1 (en) | High input & midd-freq bandwidth switching circuit | |
KR900001225Y1 (en) | Automatic mono / stereo mode selection circuit in fm receiver | |
KR900001530B1 (en) | Common mixing integrated circuit of am/fm receiver | |
KR920004336Y1 (en) | Circuit for eliminating digital audio tunning noise | |
KR880001002Y1 (en) | Position control apparatus of a antenna | |
KR0137032Y1 (en) | Tuner High Frequency Amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 17 |
|
FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 18 |
|
EXPY | Expiration of term |