KR960002667B1 - Duplex frequency transfer - Google Patents
Duplex frequency transfer Download PDFInfo
- Publication number
- KR960002667B1 KR960002667B1 KR1019930022519A KR930022519A KR960002667B1 KR 960002667 B1 KR960002667 B1 KR 960002667B1 KR 1019930022519 A KR1019930022519 A KR 1019930022519A KR 930022519 A KR930022519 A KR 930022519A KR 960002667 B1 KR960002667 B1 KR 960002667B1
- Authority
- KR
- South Korea
- Prior art keywords
- horizontal
- vertical
- signal
- amplifier
- signals
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
Description
제1도는 종래의 회로 구성도.1 is a conventional circuit configuration diagram.
제2도는 본 발명의 전체 회로 구성도.2 is an overall circuit diagram of the present invention.
제3도는 본 발명의 n×n 스위칭회로의 상세 회로도.3 is a detailed circuit diagram of an n × n switching circuit of the present invention.
제4도는 본 발명의 전압검출회로 상세 구성도.4 is a detailed configuration diagram of the voltage detection circuit of the present invention.
제5도는 본 발명의 n×n 스위칭회로 동작 표시도.5 is a diagram showing an operation of an n × n switching circuit of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
23,24 : 증폭부 25,26 : 혼합기23,24: amplifier 25,26: mixer
27 : 발진기 28,29 : 수신기27: oscillator 28,29: receiver
30 : n×n 스위칭회로 31∼36 : 증폭기30: n × n switching circuit 31 to 36 amplifier
40,50 : 전압검출회로 L : 초크코일40,50: Voltage detection circuit L: Choke coil
41 : 제너다이오드 42,43 : 인버터41: Zener Diode 42,43: Inverter
Q1,Q2: 트랜지스터Q 1 , Q 2 : transistor
본 발명은 둘이상 복수의 위성방송 수신기가 각각 독립적으로 수평/수직 신호를 자유로이 선택 수신토록 하는 복수 LNB에서의 1차 주파수 변환된 중간 주파수(IF) 신호 스위칭회로에 관한 것으로, 특히 IF증폭기의 직류 바이어스를 적절하게 제어함으로써 수평/수직 분리도 및 동작의 신뢰도가 향상된 복수 LNB의 수평/수직 스위칭 회로에 관한 것이다.The present invention relates to a primary frequency-converted intermediate frequency (IF) signal switching circuit in a plurality of LNBs in which two or more satellite broadcasting receivers independently select horizontal and vertical signals freely, and in particular, direct current of an IF amplifier. The present invention relates to a horizontal / vertical switching circuit of a plurality of LNBs in which horizontal / vertical isolation and operation reliability are improved by appropriately controlling bias.
종래의 기술은 제1도에 도시된 바와 같이 900-2000㎒ 주파수 대역으로 천이된 수직중간주파수(V1F)신호(1)와 수평중간주파수(HHF) 신호(2)가 제1증폭기(3)(4)에 각각 인가되어 증폭된 다음 각각 두개로 나뉘어져 다이오드 스위칭회로(5)(6)로 출력된다.In the prior art, as illustrated in FIG. 1, the vertical intermediate frequency (V 1F ) signal 1 and the horizontal intermediate frequency (H HF ) signal 2, which are transitioned to the 900-2000 MHz frequency band, include the first amplifier 3. 4 are amplified and amplified and then divided into two and output to the diode switching circuits 5 and 6, respectively.
상기 다아오드 스위칭회로(5)(6)는 다수개의 다이오드 신호라인으로 구성되어 있으며, 외부의 수신기로부터 인가되는 18V/14V 직류전압에 따라 전압검출회로(9)(10)에 의해 통로가 제어되어 온/오프된다.The diode switching circuit (5) (6) is composed of a plurality of diode signal lines, the passage is controlled by the voltage detection circuit (9) 10 in accordance with the 18V / 14V DC voltage applied from an external receiver On / off.
상기 다이오드 스위칭회로(5)(6)의 출력은 제2증폭기(7)(8)에 각각 인가되어 증폭되는데 이때 각각의 다이오드 스위칭회로(5)(6)는 수직신호(V1)(V2)나 수평신호(H1)(H2)중 한개의 신호만이 인가되어 증폭된다.The outputs of the diode switching circuits 5 and 6 are applied to the second amplifiers 7 and 8 and amplified, respectively. In this case, each diode switching circuit 5 and 6 has a vertical signal V 1 (V 2 ). ) And only one of the horizontal signals H 1 and H 2 is amplified.
따라서, 상기 제2증폭기(7)가 수직신호(V1)나 수평신호(H1)중 어느하나를 선택 출력하고, 상기 제2증폭기(8)가 수직신호(V2)나 수평신호(H2)중 어느 하나를 선택 출력한다.Accordingly, the second amplifier 7 selects and outputs either the vertical signal V 1 or the horizontal signal H 1 , and the second amplifier 8 outputs the vertical signal V 2 or the horizontal signal H. 2 ) Select and output one of them.
이와 같이 동작하여 수평/수직신호가 스위칭되어 선택된다.In this way, the horizontal / vertical signals are switched and selected.
이와같은 종래의 기술은 수직의 분리도를 향상시키기 위하여 각 다이오드 라인당 3 내지 4개의 다이오드가 사용되어야 하므로 회로구성이 복잡해지고, 각 다이오드 라인의 수많은 다이오드를 온/로프 시키기 위해서는 최소 20㎃의 전류를 개폐시켜야 하므로 전류소모가 많아지며, 각 다이오드의 온/ 오프를 제어하기 위한 부가적인 저항소자 및 코일등의 회로구성이 추가로 이루어져야 하므로 회로의 복잡도가 심화되어 신호라인이 온상태에서 최소 3-5㏈ 정도의 신호손실이 발생하는등 많은 문제가 야기된다.This conventional technique requires complicated circuit configuration because three to four diodes must be used for each diode line in order to improve vertical separation, and a current of at least 20 mA is required to turn on / roof a large number of diodes in each diode line. Since it needs to be opened and closed, current consumption increases, and additional resistance elements and coils for controlling the on / off of each diode must be additionally configured. Therefore, the complexity of the circuit is intensified. Many problems occur, such as a loss of signal.
따라서, 본 발명은 상기한 종래의 제반 문제점들을 해결하기 위하여 안출한 것으로, 본 발명의 목적은 종래의 수많은 다이오드 라인을 삭제하여 증폭수단으로 동작시켜 회로의 단순화를 꾀하고, 회로동작시 필요한 증폭기만을 동작시키므로 전류소모를 최소화시켰으며, IF증폭기의 직류 바이어스를 적절히 제어함으로써 수평/수직신호의 분리도를 대폭 향상시킨 복수의 LNB의 수평/수직 수위칭회로를 제공함에 있다.Accordingly, the present invention has been made to solve the above-mentioned problems, the object of the present invention is to simplify the circuit by operating amplification means by eliminating a number of conventional diode lines, only the amplifier required for circuit operation By minimizing the current consumption by operating, the DC bias of the IF amplifier is properly controlled to provide a horizontal / vertical vertical switching circuit of a plurality of LNBs which greatly improves the separation of the horizontal / vertical signals.
상기한 본 발명의 목적을 달성하기 위한 기술적인 구성은, 위성방송신호중 수직 및 수평신호를 입력받아 고주파 증폭시키는 수직 및 수평 고주파 증푹부와, 상기 수직 및 수평 고주파 증폭신호와 발진기의 국부발진신호를 혼합시켜 중간주파수로 만들어주는 수직 및 수평 혼합기와, 상기 수직 및 수평 중간주파신호를 n입력으로 받아 증폭수단과 트랜지스터 논리에 의해 스위칭시켜 선택적으로 n출력을 내는 n×n 스위칭회로와 상기 스위칭회로의 n출력을 각각 수신하는 제1 및 제2수신기를 구비하여 수직 및 수평신호의 분리도와 동작의 신뢰도를 향상시킨 것을 특징으로 한다.The technical configuration for achieving the object of the present invention, the vertical and horizontal high frequency amplification unit for receiving a high frequency amplification of the vertical and horizontal signals of the satellite broadcast signal, and the vertical and horizontal high frequency amplified signal and the local oscillation signal of the oscillator Vertical and horizontal mixers for mixing to make the intermediate frequency, n × n switching circuit and the switching circuit of receiving the vertical and horizontal intermediate frequency signal as n input and switching by amplifying means and transistor logic to selectively output n output First and second receivers for receiving the n output, respectively, characterized in that to improve the separation of the vertical and horizontal signals and the reliability of the operation.
여기에서, 상기 n×n 스위치회로는 수직 및 수평 중간주파신호를 증폭시키는 수직 및 수평 IF 증폭기와, 상기 IF 증폭된 수직신호중 제1수직신호(V1)와 제2수직신호(V2)를 증폭시키는 V1증폭기 및 V2증폭기와, 상기 IF 증폭된 수평신호중 제1수평신호(H1)와 제2수평신호(H2)를 증폭시키는 H1증폭기 및 H2증폭기와, 외부와의 입출력라인(a)(b)을 통해 입력되는 수직 및 수평 제어전압에 의해 동작되어 상기 V1, V2및 H1, H2증폭기를 선택적으로 온/오프 제어하는 전압검출회로를 포함하여 이루어진 것이고, 상기 전압검출회로는 입출력라인(a)(b)을 통해 들어오는 복수의 d, c 전압만 통과시키는 초크코일과, 상기 코일을 통과한 복수의 d,c 전압에 따라 온/오프 동작하는 제너다이오드와, 상기 제너다이오드의 통과전압을 반전시키는 제1 및 제2 인버터와, 상기 제1인버터의 출력에 따라 동작하는 상기 V1증폭기를 제어해주는 제2트랜지스터와, 상기 H1제2인버터의 출력에 따라 동작하여 상기 H1증폭기를 제어해주는 제1트랜지스터를 포함하여 이루어진 것을 특징으로 한다.The n × n switch circuit may include a vertical and horizontal IF amplifier for amplifying vertical and horizontal intermediate frequency signals, and a first vertical signal V 1 and a second vertical signal V 2 among the IF amplified vertical signals. A V 1 amplifier and a V 2 amplifier for amplifying, an H 1 amplifier and H 2 amplifier for amplifying a first horizontal signal H 1 and a second horizontal signal H 2 among the IF amplified horizontal signals, and an input / output with an external device And a voltage detection circuit operated by vertical and horizontal control voltages input through lines (a) and (b) to selectively turn on / off the V 1 , V 2, and H 1 , H 2 amplifiers. The voltage detection circuit includes a choke coil for passing only a plurality of d and c voltages passing through the input / output lines (a) and (b), a zener diode operating on / off according to a plurality of d and c voltages passing through the coil; First and second inverters for inverting a pass voltage of the zener diode, and And a second transistor for controlling the V 1 amplifier operating according to the output of the first inverter, and a first transistor for controlling the H 1 amplifier by operating according to the output of the H 1 second inverter. It is done.
이하, 첨부된 도면에 의하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명의 회로구성도로서, 수직신호 및 수평신호 편파는 수직신호 입력단(21)과 수평신호 입력단(22)을 통해 수직신호 RF 증폭부(23)와 수평신호 RF 증폭부(24)에 인가되도록 연결한다.2 is a circuit configuration diagram of the present invention, wherein the vertical signal and the horizontal signal polarization are vertical signal RF amplifier 23 and horizontal signal RF amplifier 24 through the vertical signal input terminal 21 and the horizontal signal input terminal 22. Connect to apply.
상기 수직/수평신호 RF 증폭부(23)(24)에서는 각각의 RF 신호가 저잡음 증폭되어 수직신호 혼합기(25)와 수평신호 혼합기(26)에 각각 접속된다.In the vertical / horizontal signal RF amplifiers 23 and 24, the respective RF signals are low noise amplified and connected to the vertical signal mixer 25 and the horizontal signal mixer 26, respectively.
상기 수직/수평신호 혼합기(25)(26)는 상기 저잡음 증폭된 수직/수평 RF 신호를 발진기(27)의 국부발진신호와 혼합하여 수직/수평 중간주파수(IF)로 만들어진 다음 2입력×2출력 스위칭회로(30)에 입력된다.The vertical / horizontal signal mixers 25 and 26 mix the low-noise amplified vertical / horizontal RF signal with the local oscillation signal of the oscillator 27 to produce a vertical / horizontal intermediate frequency (IF) and then input 2 × 2 outputs. It is input to the switching circuit 30.
상기 2입력×2출력 스위칭회로(30)는 제3도에 상세히 도시되어 있으며 이는 상세히 후술된다.The two input by two output switching circuit 30 is shown in detail in FIG. 3, which will be described later in detail.
상기 스위칭회로(30)에서 스위칭된 수직/수평신호는 제1수신기(28)와 제2수신기(29)로 각각 입력된다.The vertical / horizontal signals switched by the switching circuit 30 are input to the first receiver 28 and the second receiver 29, respectively.
여기에서, 상기 제1수신기(28)와 제2 수신기(29)는 복수(Twin) LNB의 최종출력이 되는 셈이다.Here, the first receiver 28 and the second receiver 29 are the final outputs of the twin LNBs.
이때, 상기 스위칭회로(30)에서 입출력되는 두 입출력신호(a)(b)는 서로 상대되는 출력신호 즉 a 출력에 상대되는 b 출력신호 또는 b 출력신호에 상대되는 a 출력신호에 상관없이 수직이나 수평신호가 자유로이 선택되도록 상기 스위칭회로(30)의 동작이 이루어져야 한다.At this time, the two input and output signals (a) and (b) input and output from the switching circuit 30 are vertical regardless of the output signals corresponding to each other, i.e., the b output signal corresponding to the a output or the a output signal relative to the b output signal. The switching circuit 30 should be operated so that the horizontal signal is freely selected.
이를 위하여는 상기 제1수신기(28)와 제2수신기(29)로부터 각각 수직신호와 수평신호에 대하여 18V와 14V의 직류전원이 제3도의 제1전압검출회로(40)와 제2전압검출회로(50)에 입력되어야 한다.For this purpose, a DC power supply of 18V and 14V for the vertical signal and the horizontal signal from the first receiver 28 and the second receiver 29 is respectively applied to the first voltage detection circuit 40 and the second voltage detection circuit of FIG. Must be entered at 50.
여기에서, 상기 18V에 대하여는 수평신호가 수신되고, 상기 14V에 대하여는 수직신호가 수신된다. 이하 제3도를 설명한다.Here, a horizontal signal is received with respect to the 18V, and a vertical signal is received with respect to the 14V. 3 will be described below.
수직신호 혼합기(25)와 수평신호 혼합기(26)에서 입력되는 중간주파수신호는 수직 IF 증폭기(31)와 수평 IF 증폭기(32)에서 일정한 신호레벨로 증폭된다.The intermediate frequency signal input from the vertical signal mixer 25 and the horizontal signal mixer 26 is amplified to a constant signal level by the vertical IF amplifier 31 and the horizontal IF amplifier 32.
상기 수직 IF 증폭기(31)에서 증폭된 수직신호는 콘덴서(C1)를 거쳐 제1수직신호(V1)와 제2수직신호(VF2)를 나누어진 후 각각의 V1증폭기(33)와 V2증폭기(35)에 입력된다.The vertical signal amplified by the vertical IF amplifier 31 is divided into a first vertical signal V 1 and a second vertical signal VF 2 through a capacitor C 1 , and then each of the V 1 amplifiers 33 and It is input to the V 2 amplifier 35.
상기 수평 IF 증폭기(32)에서 증폭된 수평신호는 콘덴서(C3)를 거쳐 제1수평신호(H1)와 제2수평신호(H2)로 나누어진 후 각각의 H1증폭기(34) 와 H2증폭기(36)에 입력된다.The horizontal signal amplified by the horizontal IF amplifier 32 is divided into a first horizontal signal H 1 and a second horizontal signal H 2 through a condenser C 3 , and then each H 1 amplifier 34 and It is input to the H 2 amplifier 36.
상기 V1증폭기(33)와 H1증폭기(34)에서 증폭된 신호(a)는 콘덴서(C2)를 통하여 상기 제1수신기(28)로 입력되고, 상기 V2증폭기(35)와 H2증폭기(36)에서 증폭된 신호(b)는 콘덴서(C4)를 통하여 상기 제2수신기(29)로 입력된다.The signal a amplified by the V 1 amplifier 33 and the H 1 amplifier 34 is input to the first receiver 28 through a capacitor C 2 , and the V 2 amplifier 35 and H 2. The signal b amplified by the amplifier 36 is input to the second receiver 29 through the capacitor C 4 .
이때, 상기 각각의 신호(a)(b) 라인을 통하여 18V/14V의 직류전원이 들어오게 되는데 이 직류전원은 코일(L1)(L2)과 콘덴서(C5)(C6)를 통하여 제1전압검출회로(40)와 제2전압검출회로(50)에 각각 입력된다.At this time, a DC power of 18V / 14V is input through each of the signal (a) and (b) lines, and this DC power is supplied through a coil (L 1 ) (L 2 ) and a capacitor (C 5 ) (C 6 ). Input to the first voltage detection circuit 40 and the second voltage detection circuit 50, respectively.
상기 제1 및 제2전압검출회로(40)(50)는 제4도에 상세히 도시되어 있다.The first and second voltage detection circuits 40 and 50 are shown in detail in FIG.
상기 제1전압검출회로(40)는 상기 신호라인(a)을 통하여 입력된 18V 또는 14V 의 신호 레벨차를 감지하여 상기 V1증폭기(33)와 H1증폭기(34)에 인가되는 d, c 바이어스를 온/오프제어하고, 상기 제2전압검출회로(50)는 상기 신호라인(b)을 통하여 입력된 18V 또는 14V의 신호 레벨차를 감지하여 상기 V2증폭기(35)와 H4증폭기(36)에 인가되는 d, c 바이어스를 온/오프 제어한다.The first voltage detection circuit 40 detects a signal level difference of 18 V or 14 V input through the signal line a and is applied to the V 1 amplifier 33 and the H 1 amplifier 34. The bias is turned on and off, and the second voltage detection circuit 50 senses a signal level difference of 18 V or 14 V input through the signal line b to detect the V 2 amplifier 35 and the H 4 amplifier ( On and off control the d, c bias applied to 36).
예를 들어, (a)에서 인가된 전압이 18V이면 수평신호를 수신해야 하므로 바이어스는 차단되고, H1증폭기(34)의 바이어스는 인가시켜 상기 수평신호 혼합기(26)로부터 입력되어 증폭된 신호가 상기 H1증폭기(34)에서 증폭후 출력되도록 한다.For example, when the voltage applied in (a) is 18V, the horizontal signal must be received and the bias is cut off, and the bias of the H 1 amplifier 34 is applied to the amplified signal input from the horizontal signal mixer 26. After the amplification in the H 1 amplifier 34 to be output.
한편, 상기 (a)에서 인가된 전압이 14V이면 수직신호를 수신해야 하므로 상기 H1증폭기(34)의 바이어스는 차단되고 상기 V1증폭기(33)의 바이어스는 인가시켜 상기 수직신호 혼합기(25)로부터 입력되어 증폭된 신호가 상기 V1증폭기(33)에서 증폭후 출력되도록 한다.On the other hand, if the voltage applied in (a) is 14V, since the vertical signal must be received, the bias of the H 1 amplifier 34 is cut off and the bias of the V 1 amplifier 33 is applied to the vertical signal mixer 25. The signal amplified from the amplified signal is output after being amplified by the V 1 amplifier 33.
이와같은 동작원리는 (b)에서 인가된 18V/14V 전압에 의해서도 V2증폭기(35)와 H2증폭기(36)에 똑같이 적용된다.This operation principle is equally applied to the V 2 amplifier 35 and the H 2 amplifier 36 by the 18V / 14V voltage applied in (b).
제4도는 제3도는 제1 및 제2전압검출회로(40)(50) 상세도로서, (a)에서 18 V/14V의 d, c 전압이 입력될 경우 이 d,c 전압은 (a) 화살표 방향으로 입력된다.4 is a detailed view of the first and second voltage detection circuits 40 and 50. When d and c voltages of 18 V / 14 V are input in (a), the d and c voltages are (a). It is entered in the direction of the arrow.
상기 d, c 전압 입력신호는 초크코일(L)을 거쳐 제너다이오드(41) 입력쪽에 걸리게 된다.The d and c voltage input signals are applied to the zener diode 41 input side via the choke coil L.
이때, 상기 코일(L)은 상기 V1증폭기(33)나, H1증폭기(34)에서 출력되는 a,c 신호에 대해 충분히 큰 임피던스를 갖도록 설계되므로 a,c 출력신호에는 거의 영향을 주지 않는다.At this time, since the coil L is designed to have a sufficiently large impedance with respect to the a and c signals output from the V 1 amplifier 33 and the H 1 amplifier 34, the coil L has little effect on the a and c output signals. .
상기 제너다이오드(41)에 인가된 18V/14V d, c 전압이 18V일 경우 상기 제너다이오드(41)는 도통되지만 상기 d,c 전압이 14V일 경우 상기 제너다이오드(41)는 차단된다.When the 18V / 14V d and c voltages applied to the zener diode 41 are 18V, the zener diode 41 is turned on, but when the d and c voltages are 14V, the zener diode 41 is cut off.
따라서, 상기 18V일 경우 저항(R)에 걸리는 전압(VR)은 5V로 하이가 되지만 상기 14V일 경우는 0V로로우가 되어 제1 및 제2논리 인버터(42)(43)는 제5도와 같은 논리상태를 나타낸다.Accordingly, the voltage V R applied to the resistor R becomes high at 5V when the voltage is 18V, but becomes 0V when the voltage is 14V, and the first and second logic inverters 42 and 43 are the same as those of FIG. 5. Indicates a logic state.
즉 수평(H) 신호 수신시는 (a) 입력단을 통한 d, c 전압이 18V이므로 상기 제너다이오드(41)가 도통되어 상기 제1인버터(42)에는 하이신호(5V)가 인가된다.That is, when the horizontal (H) signal is received, since the (a) voltages d and c through the input terminal are 18V, the zener diode 41 is turned on, and the high signal 5V is applied to the first inverter 42.
따라서, 상기 제1인버터(42)의 출력은 로우(0V)가 되어 트랜지스터(Q2)를 오프시키고, 이 로우신호는 상기 제2인버터(43)를 통하여 다시 하이신호로 되어 트랜지스터(Q1)를 온시킨다.Accordingly, the output of the first inverter 42 becomes low (0V) to turn off the transistor Q 2 , and this low signal becomes a high signal again through the second inverter 43 to make the transistor Q 1 . Turn on.
상기 트랜지스터(Q2)가 오프되므로 상기 V1증폭기(33)도 오프되고, 상기 트랜지스터(Q1)는 온되므로 상기 H1증폭기(34)도 온된다.Since the transistor Q 2 is off, the V 1 amplifier 33 is also off, and the transistor Q 1 is on, so the H 1 amplifier 34 is also on.
이와같이 상기 H1증폭기(34)가 온되므로 수평신호가 수신되는 것이다. 이와는 반대로, 수직(V) 신호 수신시는 (a) 입력단을 통한 d, c 전압이 14V이므로 상기 제너다이오드(41)가 오프되어 상기 제1인버터(42)에는 로우신호(0V)가 인가된다.In this way it becomes a level signal received, because the H 1 amplifier 34 is turned on. On the contrary, when the vertical (V) signal is received, since the voltages d and c through the input terminal (a) are 14V, the zener diode 41 is turned off, and the low signal (0V) is applied to the first inverter 42.
따라서, 상기 제1인버터(42)의 출력은 하이(5V)가 되어 상기 트랜지스터(Q2)를 온시키고, 이 하이신호는 상기 제2인버터(43)를 통하여 다시 로우신호로 되어 상기 트랜지스터(Q1)를 오프시킨다.Accordingly, the output of the first inverter 42 becomes high (5V) to turn on the transistor Q 2 , and this high signal becomes a low signal again through the second inverter 43 to make the transistor Q Turn off 1 ).
상기 트랜지스터(Q2)가 온되므로 상기 V1증폭기(33)도 온되고, 상기 트랜지스터(Q1)는 오프되므로 상기 V1증폭기(33)도 온된다.Since the transistor Q 2 is on, the V 1 amplifier 33 is on, and the transistor Q 1 is off, so the V 1 amplifier 33 is on.
이와같이 상기 V1증폭기(33)가 온되므로 수직신호가 수신되는 것이다. 이와같은 동작은 상기 제1 및 제2전압검출회로(40)(50)에 모두 똑같이 적용된다.As such, since the V 1 amplifier 33 is turned on, a vertical signal is received. This operation is equally applied to both the first and second voltage detection circuits 40 and 50.
이상에서 상세히 설명한 바와 같이 본 발명은 기존의 다수 다이오드로 이루어진 신호라인을 온/오프시키는 기술에 비해 최소한 12-16개의 다이오드가 삭제되므로 회로의 단순화가 이루어져 동작의 신뢰도가 향상되고, 다수개의 증폭기중 필요한 증폭기만 동작시키므로 전류소모가 10-12㎃정도 절감되며, 다이오드 동작시의 순방향 레지스턴스에 의한 신호손실과 다이오드 오프시의 역방향 캐패시턴스등으로 인해 나타나기 쉬운 수평과 수직신호라인의 분리도 저하를 방지할 수 있는 등의 뛰어난 효과가 있다.As described in detail above, in the present invention, since at least 12-16 diodes are eliminated as compared to a technology of turning on / off a signal line composed of a plurality of diodes, the circuit is simplified, so that the reliability of the operation is improved. Current consumption is reduced by 10-12㎃ because only the required amplifier is operated, and the separation of horizontal and vertical signal lines, which are prone to appear due to signal loss due to forward resistance during diode operation and reverse capacitance when diode off, can be prevented. It can have an excellent effect.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930022519A KR960002667B1 (en) | 1993-10-27 | 1993-10-27 | Duplex frequency transfer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930022519A KR960002667B1 (en) | 1993-10-27 | 1993-10-27 | Duplex frequency transfer |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950013067A KR950013067A (en) | 1995-05-17 |
KR960002667B1 true KR960002667B1 (en) | 1996-02-24 |
Family
ID=19366748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930022519A KR960002667B1 (en) | 1993-10-27 | 1993-10-27 | Duplex frequency transfer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960002667B1 (en) |
-
1993
- 1993-10-27 KR KR1019930022519A patent/KR960002667B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950013067A (en) | 1995-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7136618B2 (en) | Satellite broadcast receiving converter with lower power consumption | |
US7271640B2 (en) | Mixer circuit with bypass and mixing modes having constant even order generation and method of operation | |
KR100306961B1 (en) | Microwave Mixing Circuit and Downconverter | |
US7460850B2 (en) | High frequency receiving circuit provided with controller for turning on and off power supply to local oscillator | |
KR100299866B1 (en) | Uhf and vhf common tuner | |
EP0851574B1 (en) | Two-output low-noise down converter circuit | |
EP1012993B1 (en) | A radio front-end circuit | |
US5841326A (en) | Integrated oscillation circuit used for frequency conversion circuit | |
US6665528B2 (en) | Dual band fet mixer | |
US7555258B2 (en) | Integrated circuit device and low noise block down converter including same | |
US5748049A (en) | Multi-frequency local oscillators | |
KR960002667B1 (en) | Duplex frequency transfer | |
EP0940014A1 (en) | Method and apparatus for mixing signals | |
JP2002261501A (en) | High-frequency signal switching circuit | |
US5754951A (en) | Microwave mixing circuit and a down converter comprising it | |
JP3258791B2 (en) | Communication device | |
JPH0528838Y2 (en) | ||
KR950003966B1 (en) | Double lnb device | |
KR0128570Y1 (en) | Input converter circuit of satellite broadcasting tuner | |
JPH06276028A (en) | Fet mixer circuit | |
JPH0746032A (en) | Antenna | |
JPH06133247A (en) | Automatic gain control circuit | |
JPS5848520A (en) | Electronic tuner for television receiver | |
JPH11234161A (en) | Switching circuit | |
JPH114128A (en) | Microwave amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |