KR0133664Y1 - Hybrid ic read frame - Google Patents

Hybrid ic read frame Download PDF

Info

Publication number
KR0133664Y1
KR0133664Y1 KR2019950053588U KR19950053588U KR0133664Y1 KR 0133664 Y1 KR0133664 Y1 KR 0133664Y1 KR 2019950053588 U KR2019950053588 U KR 2019950053588U KR 19950053588 U KR19950053588 U KR 19950053588U KR 0133664 Y1 KR0133664 Y1 KR 0133664Y1
Authority
KR
South Korea
Prior art keywords
lead frame
hybrid
substrate
present
electrical signal
Prior art date
Application number
KR2019950053588U
Other languages
Korean (ko)
Other versions
KR970046980U (en
Inventor
최미남
Original Assignee
김회수
엘지전자부품주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김회수, 엘지전자부품주식회사 filed Critical 김회수
Priority to KR2019950053588U priority Critical patent/KR0133664Y1/en
Publication of KR970046980U publication Critical patent/KR970046980U/en
Application granted granted Critical
Publication of KR0133664Y1 publication Critical patent/KR0133664Y1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 하이브리드 IC의 리드프레임에 관한 것으로서, 본 고안의 목적은 기판상의 전기적 신호통로인 리드프레임을 다극화하여 하이브리드 IC의 집적도가 향상되는 하이브리드 IC의 리드프레임을 제공함에 있다. 상기와 같은 목적을 달성하기 위한 본 고안에 따른 하이브리드 IC의 리드프레임은 다수의 부품이 실장된 기판상의 도체와 접속되는 하이브리드 IC의 리드프레임에 있어서, 상기 리드프레임의 종방향으로 유전체가 삽입되어 상기 리드프레임의 전기적 신호통로가 양분화 되는 것을 요지로 한다.The present invention relates to a lead frame of a hybrid IC, and an object of the present invention is to provide a lead frame of a hybrid IC in which the integration degree of the hybrid IC is improved by multipolarizing the lead frame, which is an electrical signal path on a substrate. A lead frame of a hybrid IC according to the present invention for achieving the above object is a lead frame of a hybrid IC connected to a conductor on a substrate on which a plurality of components are mounted, wherein a dielectric is inserted in the longitudinal direction of the lead frame. The main point is that the electrical signal path of the lead frame is divided into two parts.

Description

하이브리드 IC의 리드프레임Leadframe of Hybrid IC

제1도는 종래의 하이브리드 IC의 리드프레임을 나타내는 요부상태도.1 is a principal part diagram showing a lead frame of a conventional hybrid IC.

제2도는 종래의 하이브리드 IC의 리드프레임이 기판에 결합된 상태를 나타내는 결합상태도.2 is a coupling state diagram showing a state in which a lead frame of a conventional hybrid IC is coupled to a substrate.

제3도는 본 고안에 따른 하이브리드 IC의 리드프레임을 나타내는 요부상태도.3 is a principal part diagram showing a lead frame of a hybrid IC according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

20 : 리드프레임 21 : 제 1 리드프레임20: lead frame 21: first lead frame

22 : 제 2 리드프레임 23 : 유전체22: second lead frame 23: dielectric

본 고안은 하이브리드(Hybrid) IC의 리드프레임(Lead Frame)에 관한 것으로서, 리드프레임을 다극화하여 하이브리드 IC의 집적도를 크게 향상시키는 하이브리드 IC의 리드프레임에 관한 것이다.The present invention relates to a lead frame of a hybrid IC, and more particularly, to a lead frame of a hybrid IC that increases the integration degree of the hybrid IC by multipolarizing the lead frame.

일반적으로 기판상에 부착된 회로부품의 전기적 신호를 연결하는 리드프레임은 하나의 리드프레임에 하나의 신호만이 전달되는 1전극단자형으로 구성되어 있다.In general, a lead frame connecting an electrical signal of a circuit component attached to a substrate is configured as a one-electrode terminal type in which only one signal is transmitted to one lead frame.

첨부된 도면을 참조하여 종래의 하이브리드 IC의 리드프레임을 설명하면 다음과 같다.Referring to the accompanying drawings, a leadframe of a conventional hybrid IC will be described.

첨부된 도면 제1도는 종래의 하이브리드 IC의 리드프레임의 요부상태도를 나타내고, 제2도는 종래의 하이브리드 IC의 리드프레임이 기판에 결합된 결합상태도를 나타낸다.1 is a diagram illustrating a main state of a lead frame of a conventional hybrid IC, and FIG. 2 is a diagram of a state in which a lead frame of a conventional hybrid IC is coupled to a substrate.

먼저, 도면 제1도에 도시된 바와 같이 종래의 하이브리드 IC의 리드프레임은, 다수개의 부품이 실장된 기판(10)의 도체상에 전기적 신호가 전달되는 리드프레임(20)이 결합되어 구성된다.First, as shown in FIG. 1, a lead frame of a conventional hybrid IC includes a lead frame 20 in which electrical signals are transmitted on a conductor of a substrate 10 on which a plurality of components are mounted.

이 때, 상기 리드프레임(20)은 1전극형으로 상기 기판(10)의 도체상에 전기적으로 연결되어 구성된다.At this time, the lead frame 20 is configured to be electrically connected on the conductor of the substrate 10 in a one-electrode type.

상기와 같은 구성으로 이루어진 종래의 하이브리드 IC의 리드프레임이 기판상에 결합된 상태를 첨부된 도면 제2도를 참조하여 설명하면 다음과 같다.A state in which a lead frame of a conventional hybrid IC having the above configuration is coupled to a substrate will be described with reference to FIG. 2.

도면 제2도에 도시된 바와같이 종래의 하이브리드 IC의 리드프레임(20)은 1전극형으로, 기판(10)의 길이(ℓ)가 25.4(mm)이고 리드프레임(20)간의 피치(PITCH)(ℓ')가 2.54(mm)라면, 상기 기판(10)상에 10개의 리드프레임(20)이 결합되어지고 이때의 상기 리드프레임(20)에서 인출되어지는 전극의 수는, 상기 리드프레임(20)의 갯수와 동일한 10개의 전극수로 한정된다.As shown in FIG. 2, the lead frame 20 of the conventional hybrid IC has a one-electrode type. The length 10 of the substrate 10 is 25.4 mm and the pitch between the lead frames 20 is pitch. If (l ') is 2.54 (mm), ten lead frames 20 are coupled to the substrate 10 and the number of electrodes withdrawn from the lead frame 20 at this time is the lead frame ( The number of electrodes is the same as the number of 20).

즉, 상기와 같은 구성으로 이루어진 종래의 하이브리드 IC의 리드프레임은, 전기적 신호통로인 리드프레임상에 하나의 전극만이 수용되어 고밀도 집적회로 형성에 한계를 가져왔다.That is, the lead frame of the conventional hybrid IC having the above configuration has a limitation in forming a high density integrated circuit because only one electrode is accommodated on the lead frame, which is an electrical signal path.

이에 본 고안은 상기와 같은 제반 문제점을 해결하기 위하여 안출된 것으로서, 본 고안의 목적은 기판상의 전기적 신호통로인 리드프레임을 다극화하여 하이브리드 IC의 집적도가 향상되는 하이브리드 IC의 리드프레임을 제공함에 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to provide a lead frame of a hybrid IC in which the integration degree of the hybrid IC is improved by multipolarizing the lead frame, which is an electrical signal path on a substrate.

상기와 같은 목적을 달성하기 위한 본 고안에 따른 하이브리드 IC의 리드프레임은, 다수의 부품이 실장된 기판상의 도체와 접속되는 하이브리드 IC의 리드프레임에 있어서, 상기 리드프레임의 종방향으로 유전체가 삽입되어 상기 리드프레임의 전기적 신호통로가 양분화 되는 것을 특징으로 한다.In a lead frame of a hybrid IC according to the present invention for achieving the above object, in a lead frame of a hybrid IC connected to a conductor on a substrate on which a plurality of components are mounted, a dielectric is inserted in a longitudinal direction of the lead frame. The electrical signal path of the lead frame is characterized in that it is divided.

본 고안에 따른 하이브리드 IC의 리드프레임의 바람직한 실시예를 첨부된 도면를 참조하여 설명하면 다음과 같다.A preferred embodiment of the leadframe of the hybrid IC according to the present invention will be described with reference to the accompanying drawings.

도면중 종래 구성과 동일 구성에 대해서는 동일 부호 및 동일 명칭을 사용하기로 한다.In the drawings, the same reference numerals and the same names will be used for the same components as the conventional configurations.

제3도는 본 고안에 따른 하이브리드 IC의 리드프레임의 요부상태도를 나타낸다.Figure 3 shows the principal state diagram of the lead frame of the hybrid IC according to the present invention.

도면 제3도에 도시된 바와같이 본 고안에 따른 하이브리드 IC의 리드프레임은, 전기적 신호통로인 리드프레임(20)이 다수개의 부품이 실장된 기판(10)상의 도체와 접속되되 상기 리드프레임(20)의 종방향으로 전기적으로 절연되는 유전체(23)가 삽입되어 상기 리드프레임(20)의 신호통로가 양분화 되는, 즉 제 1 리드프레임(21)과 제 2 리드프레임(22) 그리고 유전체(23)를 포함하여 그 조합체를 이룬다.As shown in FIG. 3, the lead frame of the hybrid IC according to the present invention includes a lead frame 20, which is an electrical signal path, connected to a conductor on a substrate 10 on which a plurality of components are mounted. The dielectric 23 is electrically insulated in the longitudinal direction of the first and second signal paths of the lead frame 20, that is, the first lead frame 21 and the second lead frame 22 and the dielectric 23 Form the combination, including.

이상에서와 같이 본 고안에 따른 하이브리드 IC의 리드프레임에 의하면, 고밀도 회로가 형성된 기판상의 도체에 연결되는 리드프레임이 유전체에 의해 두배의 신호통로가 구비되어 보다 높은 하이브리드 IC의 집적도를 가져오는 유용한 효과를 가져왔다.As described above, according to the lead frame of the hybrid IC according to the present invention, the lead frame connected to the conductor on the substrate on which the high density circuit is formed is provided with twice the signal paths by the dielectric, resulting in a higher degree of integration of the hybrid IC. Brought it.

Claims (1)

다수의 부품이 실장된 기판상의 도체와 접속되는 하이브리드 IC의 리드프레임에 있어서, 상기 리드프레임의 종방향으로 유전체가 삽입되어 상기 리드프레임의 전기적 신호통로가 양분화 되는 것을 특징으로 하는 하이브리드 IC의 리드프레임.A lead frame of a hybrid IC in which a plurality of components are connected to a conductor on a board mounted thereon, wherein a dielectric is inserted in the longitudinal direction of the lead frame to divide the electrical signal path of the lead frame into two parts. .
KR2019950053588U 1995-12-29 1995-12-29 Hybrid ic read frame KR0133664Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950053588U KR0133664Y1 (en) 1995-12-29 1995-12-29 Hybrid ic read frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950053588U KR0133664Y1 (en) 1995-12-29 1995-12-29 Hybrid ic read frame

Publications (2)

Publication Number Publication Date
KR970046980U KR970046980U (en) 1997-07-31
KR0133664Y1 true KR0133664Y1 (en) 1999-01-15

Family

ID=19442478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950053588U KR0133664Y1 (en) 1995-12-29 1995-12-29 Hybrid ic read frame

Country Status (1)

Country Link
KR (1) KR0133664Y1 (en)

Also Published As

Publication number Publication date
KR970046980U (en) 1997-07-31

Similar Documents

Publication Publication Date Title
US4782311A (en) Three terminal filter
KR910004957B1 (en) Thick-film high frequency signal circuit apparatus with fee through capacitor
JPS5738577A (en) Connector
SG94327A1 (en) Modular high speed connector
ATE324660T1 (en) MODULE FOR AN ELECTRICAL COIL, ELECTRICAL COIL WITH THESE MODULES, DRIVE MECHANISM WITH THIS COIL, AND CIRCUIT BREAKER WITH THIS DRIVE MECHANISM
US4860166A (en) Integrated circuit termination device
JPS6427235A (en) Device for interconnection of multiplex integrated circuits
US4405188A (en) Electrical socket with discreet impedance element attached thereto
US5327326A (en) Large scale integrated package structure
KR0133664Y1 (en) Hybrid ic read frame
KR870010686A (en) Hybrid Integrated Circuit High Voltage Insulation Amplifier Package and Manufacturing Method Thereof
GB1245610A (en) Improvements in and relating to semiconductor devices
JPH01232753A (en) Semiconductor device
ATE167006T1 (en) ELECTRICALLY CONFIGURABLE MATRIX FOR CONNECTIONS BETWEEN LINES WITH AT LEAST ONE INPUT/OUTPUT GATE FOR ELECTRICAL SIGNALS
JPS6435905A (en) Method of mounting capacitor to circuit board
JPH01255179A (en) Connector
JPS6086852A (en) Semiconductor device
JPS62128156A (en) Integrated circuit parts
JPS6010275Y2 (en) insulated terminal
JPS6454364A (en) Prober
GB2189934B (en) Circuit block
GB1514401A (en) Panel board for electronic circuitry
JP2819742B2 (en) Hybrid integrated circuit device
JPS6454365A (en) Prober
JPH0745775A (en) Semiconductor package and connection structure thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040930

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee