KR0133144B1 - A contrast mute circuit of multi-sync monitor - Google Patents

A contrast mute circuit of multi-sync monitor

Info

Publication number
KR0133144B1
KR0133144B1 KR1019940040263A KR19940040263A KR0133144B1 KR 0133144 B1 KR0133144 B1 KR 0133144B1 KR 1019940040263 A KR1019940040263 A KR 1019940040263A KR 19940040263 A KR19940040263 A KR 19940040263A KR 0133144 B1 KR0133144 B1 KR 0133144B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
resistance
mute
signal
Prior art date
Application number
KR1019940040263A
Other languages
Korean (ko)
Other versions
KR960028197A (en
Inventor
윤성진
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019940040263A priority Critical patent/KR0133144B1/en
Publication of KR960028197A publication Critical patent/KR960028197A/en
Application granted granted Critical
Publication of KR0133144B1 publication Critical patent/KR0133144B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/81—Camera processing pipelines; Components thereof for suppressing or minimising disturbance in the image signal generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/26—Pc applications
    • G05B2219/2615—Audio, video, tv, consumer electronics device

Abstract

When a pulse width modulation(PWM) signal waveform is output to the DC level setting part(2) through a resistance(R1) at the contrast terminal(P1) micro processor(1), the DC level setting part(2) smooths this input signal as a direct current(DC). The voltage smoothed as a DC turns on a transistor(Q1) by being inputted as a base of the transistor(Q1) of a voltage distribution part(4), and turns on the transistor with being distributed by a resistance(R5,R6) after a diode(D1) is made to be a continuity. The voltage(B+) inputted by the turn-on operation of a transistor(Q2) controls the gain of the video signal when inputted as an input terminal of the video signal amplifier after being distributed by the resistance(R7) and variable resistance(VR1). In case of changing a mode, a mute signal is output to the mute circuit part(5) through the resistance(R9) for a designated time at the mute terminal(P2) of the micro processor(1), and the mute circuit part(5) turns on the transistor(Q3) by authorizing the mute signal being inputted through the resistance(R9) to the base of the transistor(Q3).

Description

멀티동기 모니터의 콘트라스트 뮤트 회로Contrast Mute Circuit in Multi-Sync Monitors

제1도는 일반적인 모니터의 콘트라스트 가변 회로도1 is a contrast variable circuit diagram of a typical monitor

제2도는 본 발명에 의한 멀티 동기 모니터의 콘트라스ㅌ 뮤트 회로도이다.2 is a contrast scan mute circuit diagram of a multi-synchronous monitor according to the present invention.

* 주요부분에 대한 부호의 설명* Explanation of symbols for main parts

1 : 마이크로 프로세서 2 : 직류레벨 설정부1: microprocessor 2: DC level setting unit

3 : 평활부 4 : 전압 분배부3: smoothing part 4: voltage divider part

5 : 뮤트 회로부 Q1-Q3 : 트랜지스터5: mute circuit section Q1-Q3: transistor

R1-R10 : 저항 VR1 : 가변저항R1-R10: resistor VR1: variable resistor

C1-C3 : 콘덴서 D1 : 다이오드C1-C3: Capacitor D1: Diode

본 발명은 멀티 동기 모니터에 관한 것으로, 특히 멀티 동기 모니터의 모드 전화시 화면에 나타나는 노이즈를 제거할 수 있도록 한 멀티 동기 모니터의 콘트라스트 뮤트 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-synchronous monitor, and more particularly, to a contrast mute circuit of a multi-synchronous monitor that can remove noise appearing on a screen when making a mode call.

일반적으로 멀티 동기 모니터의 콘트라스트 가변 회로는 제1도에 도시된 바와 같이, 컴퓨터로부터 입력되는 수직 동기신호 및 수평 동기신호의 유무를 판단하여 설정된 모드에 따른 펄스폭 변조신호를 출력시키는 마이크로 프로세서(11)와 ; 그 마이크로 프로세서(11)에서 출력되는 펄스폭 변조신호의 직류 레벨을 결정하는 직류레젤 설정부(12) ; 그 직류레벨 설정(12)에서 결정된 직류 레벨의 노이즈를 제거하고 RC 시정수에 의해 적분하여 저주파 노이즈를 제거하는 평활부(13) 및 ; 그 평활부(13)에서 저주파 노이즈가 제거된 전압으로 입려되는 전압을 분배하여 출력시키는 전압 분배부(14)로 구성되어 있다.In general, as shown in FIG. 1, the contrast variable circuit of the multi-synchronous monitor determines whether there is a vertical sync signal and a horizontal sync signal input from a computer, and outputs a pulse width modulated signal according to a set mode. )Wow ; A DC level setting unit 12 that determines a DC level of the pulse width modulated signal output from the microprocessor 11; A smoothing unit 13 for removing the noise of the DC level determined in the DC level setting 12 and integrating by the RC time constant to remove low frequency noise; The smoothing unit 13 is constituted by a voltage divider 14 for dividing and outputting a voltage applied to a voltage from which low frequency noise has been removed.

상기와 같이 구성된 종래 멀티 동기 모니터의 콘트라스트 가변 회로는 마이크로 프로세서(11)의 콘트라스트 단자(P1)에서 펄스 폭 변조(Pulse Width Modulation 이하 PWM 이라 칭함) 신호파형이 저항(R11)을 통해 직류레벨 설정부(12)로 출력되면, 직류레벨 설정부(12)는 풀-업(Pull-Up) 저항(R12)및 풀-다운(Pull-Down) 저항(R13)에 의해 출력되는 전압(B+)의 직류레벨이 결정되고, 고주파 노이즈 제거용 콘덴서(C1)를 통해 노이즈가 제거된 후, 평활부(13)의 저항(R14) 및 콘덴서(C12)의 시정수에 의해 적분되어 직류(DC)로 평활된다.In the contrast variable circuit of the conventional multi-synchronous monitor configured as described above, a pulse width modulation (PWM) signal waveform is formed at the contrast terminal P1 of the microprocessor 11 through a resistor R11. When outputting to (12), the DC level setting section 12 is a direct current of the voltage (B +) output by the pull-up resistor (R12) and pull-down resistor (R13) The level is determined, and after the noise is removed through the high frequency noise removing capacitor C1, it is integrated by the resistance R14 of the smoothing unit 13 and the time constants of the condenser C12 and smoothed to DC. .

상기 평활부(13)를 통해 직류로 평활된 전압은, 전압 분배부(14)의 트랜지스터(Q11)의 베이스로 입력되어 트랜지스터(Q11)를 턴-온시키고, 입력된 전압(B+)이 상기 트랜지스터(Q11)의 턴-온 동작에 의해 다이오드(D11)를 도통시킨 후, 저항(R15,R16)에 의해 분배되어 트랜지스터(Q12)의 베이스에 인가됨으로써, 상기 트랜지스터(Q12)를 턴-온시킨다.The voltage smoothed to DC through the smoothing unit 13 is input to the base of the transistor Q11 of the voltage divider 14 to turn on the transistor Q11, and the input voltage B + is the transistor. After the diode D11 is turned on by the turn-on operation of Q11, the transistor Q12 is turned on by being distributed by the resistors R15 and R16 and applied to the base of the transistor Q12.

상기 트랜지스터(Q12)의 턴-온 동작에 의해 입력된 전압(B+)이 저항 (R17) 및 가변저항(VR11)에 의해 분배된 후, 영상 신호 증폭기(Video pre-Amplifier)의 입력단자로 입력되어 영상신호의 이득(Gain)을 제어하게 된다.The voltage B + input by the turn-on operation of the transistor Q12 is divided by the resistor R17 and the variable resistor VR11 and then input to an input terminal of a video pre-amplifier. Gain of the video signal is controlled.

그러나, 상기와 같이 동작되는 종래 멀티 동기 모니터의 콘트라스트 가변 회로는, 마이크로프로세서의 콘트라스트 가변단자로부터 출력되는 펄스폭 변조신호의 모드가 전화될 경우에도 계속해서 분배된 전압이 영상 신호 증폭기로 입력됨으로써, 모니터의 화면상에 노이즈가 발생하게 되는 문제점이 있었다.However, in the contrast variable circuit of the conventional multi-synchronous monitor operated as described above, even when the mode of the pulse width modulated signal output from the contrast variable terminal of the microprocessor is switched, the divided voltage is continuously inputted to the video signal amplifier. There was a problem that noise occurs on the screen of the monitor.

이에 본 발명은 상기한 바와 같은 종래의 제 문제점을 해소시키기 위하여 창안된 것으로, 멀티 동기 모니터의 모드 전환시 출력전압을 뮤트시킴으로써, 화면에 나타나는 노이즈를 제거할 수 있도록 한 멀티 동기 모니터의 콘트라스트 뮤트 회로를 제공하는데 그 목적이 있다.Accordingly, the present invention was devised to solve the above-mentioned problems. The mute circuit of a multi-synchronous monitor can remove noise on the screen by muting the output voltage when switching the mode of the multi-synchronous monitor. The purpose is to provide.

상기한 바와 같은 목적을 달성하기 위한 본 발명은, 컴퓨터로부터 입력되는 수직 동기신호 및 수평 동기신호의 유무를 판단하여 설정된 모드에 따른 펄스폭 변조신호를 출력시키는 마이크로 프로세서와, 상기 마이크로 프로세서에서 출력되는 펄스폭 변조신호의 직류 레벨을 결정하는 직류레벨 서정부, 상기, 직류레벨 설정부에서 결정된 직류레벨의 노이즈를 제거하고 RC 시정수에 의해 적분하여 충방전시키는 평활부, 상기 평활부에서 방전되는 전압에 스위칭되어 입력되는 전압(B+)을 분배하여 출력시키는 전압 분배부 및 상기 마이크로 프로세서로부터 출력되는 펄스폭 변조신호의 모드 전환시 출력전압을 뮤트시키는 뮤트 회로부로 구성함을 특징으로 한다.The present invention for achieving the above object is a microprocessor for determining the presence or absence of a vertical synchronization signal and a horizontal synchronization signal input from a computer to output a pulse width modulation signal according to a set mode, and is output from the microprocessor DC level summing unit for determining the DC level of the pulse width modulation signal, the smoothing unit for removing the noise of the DC level determined by the DC level setting unit and integrating and charging and discharging by RC time constant, the voltage discharged in the smoothing unit And a mute circuit for muting the output voltage when switching the mode of the pulse width modulated signal output from the microprocessor.

이하 본 발명을 첨부한 예시도면을 참조하여 자세히 설명한다.Hereinafter, with reference to the accompanying drawings, the present invention will be described in detail.

본 발명에 의한 멀티 동기 모니터의 콘트라스트 뮤트 회로는 제2도에 도시한 바와 같이, 컴퓨터로부터 입력되는 수직 동깃니호 및 수평 동기신호의 유무를 판단하여 설정된 모드에 따른 펄스폭 변조신호를 출력시키는 마이크로 프로세서(1)와 ; 사기 마이크로 프로세서(1)에서 출력되는 펄스폭 변조신호의 직류 레벨을 결정하는 직류레벨 설정부(2) ; 상기 직류레벨 설정부(2)에서 결정된 직류 레벨의 노이즈를제거하고 RC 시정수에 의해 적분하여 저주파 노이즈를 제거하는 평활부(3) ; 상기 평활부(3)에서 저주파 노이즈가 제거된 전압으로 전압을 분배하여 출력시키는 전압 분배부(4) 및 ; 상기 마이크로 프로세서(1)로부터 출력되는 펄스폭 변조신호의 모든 전환시 출력전압을 뮤트시키는 뮤트 회로부(5)로 구성된다.As shown in FIG. 2, the contrast mute circuit of the multi-synchronous monitor according to the present invention is a microprocessor which determines the presence of a vertical signal and a horizontal synchronization signal input from a computer and outputs a pulse width modulated signal according to a set mode. (1) and; A DC level setting unit 2 for determining a DC level of the pulse width modulated signal output from the pseudo microprocessor 1; A smoothing unit 3 for removing the noise of the DC level determined by the DC level setting unit 2 and integrating by the RC time constant to remove low frequency noise; A voltage divider 4 for dividing and outputting a voltage to a voltage from which low frequency noise is removed from the smoothing unit 3; It consists of a mute circuit section 5 which mutes the output voltage at every switching of the pulse width modulated signal output from the microprocessor 1.

이와 같이 구성된 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.Referring to the operation and effect of the present invention configured as described above in detail.

마이크로 프로세서(1)의 콘트라스트 단자(P1)에서 펄스 폭 변조(Pulse Width Modulation 이하 PWM 이라 칭함) 신호파형이 저항(R1)을 통해 직류레벨 설정부(2)로 출력되면, 직류레벨 설정부(2)는 풀-업(Pull-Up) 저항(R2)및 풀-다운(Pull-Down) 저항(R3)에 의해 출력되는 전압의 직류레벨이 결정되고, 고주파 노이즈 제거용 콘덴서(C1)를 통해 노이즈가 제거된 후, 평활부(3)의 저항(R4) 및 콘덴서(C2)의 시정수에 의해 적분되어 직류(DC)로 평활된다.When the pulse width modulation (PWM) signal waveform is output from the contrast terminal P1 of the microprocessor 1 to the DC level setting unit 2 through the resistor R1, the DC level setting unit 2 ) Is the DC level of the voltage output by the pull-up resistor (R2) and pull-down resistor (R3), and noise is determined through the high-frequency noise removal capacitor (C1). After is removed, it is integrated by the resistance R4 of the smoothing part 3 and the time constant of the capacitor C2, and smoothed by direct current DC.

상기 평활부(3)를 통해 직류로 평활된 전압은, 전압 분배부(4)의 트랜지스터(Q1)의 베이스로 입력되어 트랜지스터(Q1)를 턴-온시키고, 입려된 전압이 상기 트랜지스터(Q1)의 턴-온 동작에 의해 다이오드(D1)를 도통시킨 후, 저항(R5, R6)에 의해 분배되어 트랜지스터(Q2)의 베이스에 인가됨으로써, 상기 트랜지스터(Q2)를 턴-온 시킨다.The voltage smoothed to DC through the smoothing unit 3 is input to the base of the transistor Q1 of the voltage divider 4 to turn on the transistor Q1, and the applied voltage is applied to the transistor Q1. After conducting the diode D1 by the turn-on operation of the transistor, it is distributed by the resistors R5 and R6 and applied to the base of the transistor Q2, thereby turning on the transistor Q2.

상기 트랜지스터(Q2)의 턴-온 동작에 의해 입력된 전압(B+)이 저항(R7) 및 가변저항(VR1)에 의해 분배된 후, 영상 신호 증폭기(Video Pre-Amplifier)의 입력단자로 입력되어 영상신호의 이득(Gain)을 제어하게 된다.The voltage B + input by the turn-on operation of the transistor Q2 is divided by the resistor R7 and the variable resistor VR1 and then input to an input terminal of a video pre-amplifier. Gain of the video signal is controlled.

여기서, 상기 저항(R7) 및 가변저항(VR1)에 의해 분배된 전압이 0[V]일 경우, 영상 신호 증폭기(Video Pre-Amplifier)의 입력단자(A)로 입력되는 전압이 0[V]이므로 상기 영상 신호 증폭기(Video Pre-Amplifier)는 동작하지 않게 됨으로써, 모니터의 화면에 문자가 나타나지 않게 된다.Here, when the voltage divided by the resistor R7 and the variable resistor VR1 is 0 [V], the voltage input to the input terminal A of the video preamplifier is 0 [V]. Therefore, the video signal amplifier (Video Pre-Amplifier) is not operated, so that characters do not appear on the screen of the monitor.

따라서, 모드 전환시에는 상기 마이크로 프로세서(1)의 뮤트 단자(P2)에서 소정시간(예를 들어 약 2-3초)동안 뮤트신호를 저항(R9)을 통해 뮤트 회로부(5)로 출력시키고, 뮤트 회로부(5)는 저항(R9)을 통해 통해 입력되는 뮤트신호를 트랜지스터(Q3)의 베이스에 인가하여 상기 트랜지스터(Q3)를 턴-온시켜, 상기 전압 분배부(4)에서 출력되는 분배전압이 뮤트 회로부(5)의 트랜지스터(Q3)의 턴-온 동작에 의해 접지 저항(R10)을 통해 뮤트됨으로써, 상기 영상 신호 증폭기(Video Pre-Amplifier)의 입력단자(A)로 입력되는 전압이 0[V]가 되어, 상기 영상 신호 증폭기(Video Pre-Amplifier)는 소정시간동안 동작하지 않게 된다.Therefore, when the mode is switched, the mute signal is output from the mute terminal P2 of the microprocessor 1 to the mute circuit unit 5 through the resistor R9 for a predetermined time (for example, about 2-3 seconds). The mute circuit unit 5 applies a mute signal input through the resistor R9 to the base of the transistor Q3 to turn on the transistor Q3 to output a divided voltage output from the voltage divider 4. The mute circuit unit 5 is muted through the ground resistor R10 by the turn-on operation of the transistor Q3, so that the voltage input to the input terminal A of the video preamplifier is zero. [V], the video signal amplifier (Video Pre-Amplifier) is not operated for a predetermined time.

이상에서 상세히 설명한 바와 같이 본 발명은, 멀티 동기 모니터에서 모드 전환시 소정시간동안 영상신호를 뮤트시킴으로써 모니터 화면의 노이즈를 제거할 수 있으며, 이로 인하여 제품의 성능 및 수명을 향상시킬 수 있어 제품에 대한 신뢰성 및 구매력을 증대시킬 수 있는 효과가 있다.As described in detail above, the present invention can remove noise of the monitor screen by muting the video signal for a predetermined time when switching modes in the multi-synchronous monitor, and thus can improve the performance and life of the product. There is an effect that can increase the reliability and purchasing power.

Claims (1)

컴퓨터로부터 입력되는 수직 동기신호 및 수평 동기신호의 유무를 판단하여 설정된 모드에 따른 펄스폭 변조신호를 출력시키는 마이크로 프로세서(1)와 ; 상기 마이크로 프로세서(1)에서 출력되는 펄스폭 변조신호의 직류 레벨 설정부(2) ; 상기 직류레벨 설정부(2)에서 결정된 직류 레벨의 노이즈를 제거하고 RC 시정수에 의해 적분하여 저주파 노이즈를 줄이는 평활부(3) ; 상기 마이크로 프로세서(1)로부터 출력되는 펄스폭 변조신호의 모드 전환시 출력전압을 뮤트시키는 뮤트 회로부(5)로 구성됨을 특징으로 하는 동기 모니터의 콘트라스트 뮤트 회로.A microprocessor (1) for determining the presence or absence of the vertical synchronizing signal and the horizontal synchronizing signal input from the computer and outputting a pulse width modulated signal according to a set mode; A DC level setting unit (2) of the pulse width modulated signal output from the microprocessor (1); A smoothing unit 3 which removes the noise of the DC level determined by the DC level setting unit 2 and integrates the RC time constant to reduce low frequency noise; And a mute circuit unit (5) for muting the output voltage when switching the mode of the pulse width modulated signal output from the microprocessor (1).
KR1019940040263A 1994-12-31 1994-12-31 A contrast mute circuit of multi-sync monitor KR0133144B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940040263A KR0133144B1 (en) 1994-12-31 1994-12-31 A contrast mute circuit of multi-sync monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940040263A KR0133144B1 (en) 1994-12-31 1994-12-31 A contrast mute circuit of multi-sync monitor

Publications (2)

Publication Number Publication Date
KR960028197A KR960028197A (en) 1996-07-22
KR0133144B1 true KR0133144B1 (en) 1998-04-16

Family

ID=19406065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940040263A KR0133144B1 (en) 1994-12-31 1994-12-31 A contrast mute circuit of multi-sync monitor

Country Status (1)

Country Link
KR (1) KR0133144B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160079429A (en) 2014-12-26 2016-07-06 엘에스전선 주식회사 Termination connection part for power cable

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100517179B1 (en) * 1998-10-29 2005-11-25 주식회사 현대오토넷 Apparatus and method for removing video noise of vehicle video CD
CN112234945B (en) * 2020-10-14 2024-02-27 联合微电子中心有限责任公司 Distributed amplifier circuit, gain unit and electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160079429A (en) 2014-12-26 2016-07-06 엘에스전선 주식회사 Termination connection part for power cable

Also Published As

Publication number Publication date
KR960028197A (en) 1996-07-22

Similar Documents

Publication Publication Date Title
GB2251350A (en) Muting circuit
EP1253711B1 (en) Class D amplifier
KR0133144B1 (en) A contrast mute circuit of multi-sync monitor
KR20090122417A (en) Ccfl controller with multi-function terminal
JP2584322B2 (en) Center frequency stabilization circuit of FM modulation circuit
JPH06196940A (en) Pulse width modulating and amplifying circuit
JP3393409B2 (en) Video peripheral device connection detection circuit and video device equipped therewith
KR100208668B1 (en) Apparatus for minimizing an electric power consuming by using a phased-locked loop in a radio frequency stage of a television set
KR0172697B1 (en) Horizontal drive duty controlling circuit of a monitor
JP3309455B2 (en) RF modulator
JPH0317453Y2 (en)
JP2531622B2 (en) Clamp circuit
JPH0645856A (en) Power supply device for power amplifier
JP2720618B2 (en) Phase synchronization signal generator
MY120737A (en) High- frequency electronic device
KR0131601Y1 (en) Pal/secom type distinction circuit for using 2h delay
KR910007195Y1 (en) Automatic tuning circuit
KR940005071Y1 (en) Horizontal deflection delay circuit
KR910007192Y1 (en) On-screen signal output circuit
KR950005664B1 (en) Image distortion prevention circuit of tv
JPS5857948B2 (en) electromagnetic deflection device
KR940006557Y1 (en) Apparatus for eliminating raster at the time of switching mode of tv
KR19980020966A (en) High Voltage Drive Two-Division Circuit
SU1378027A1 (en) Triangular voltage generator
KR900006815Y1 (en) Automatic switching circuit of melody in case of video signal output for vcr

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011128

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee