KR0133014Y1 - 제어장치의 이상상태감시장치 - Google Patents

제어장치의 이상상태감시장치 Download PDF

Info

Publication number
KR0133014Y1
KR0133014Y1 KR2019930009719U KR930009719U KR0133014Y1 KR 0133014 Y1 KR0133014 Y1 KR 0133014Y1 KR 2019930009719 U KR2019930009719 U KR 2019930009719U KR 930009719 U KR930009719 U KR 930009719U KR 0133014 Y1 KR0133014 Y1 KR 0133014Y1
Authority
KR
South Korea
Prior art keywords
output
system controller
signal
gate
abnormal state
Prior art date
Application number
KR2019930009719U
Other languages
English (en)
Other versions
KR950001949U (ko
Inventor
황찬영
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR2019930009719U priority Critical patent/KR0133014Y1/ko
Publication of KR950001949U publication Critical patent/KR950001949U/ko
Application granted granted Critical
Publication of KR0133014Y1 publication Critical patent/KR0133014Y1/ko

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00Testing or monitoring of control systems or parts thereof
    • G05B23/02Electric testing or monitoring
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00Safety arrangements
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/24Pc safety
    • G05B2219/24015Monitoring

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

본 고안은 제어장치의 이상상태 감시장치에 관한 것으로서, 특히 로보트등과 같은 장치를 프로그램에 따라 전반적으로 제어하는 시스템콘트롤러에 이상상태가 발생되었을 경우 이를 감지하여 시스템의 동작을 정지시킴으로써 인명피해가 발생하는 것과 주변장치나 로보트가 파괴되는 것을 미연에 방지할 수 있기 위하여, 기준클록신호를 출력하는 기준신호출력회로와, 상기 기준신호출력회로로부터 기준클록신호를 받아서 정상적인 제어신호를 출력하는 시스템콘트롤러와, 상기 시스템콘트롤러에서 출력되는 제어신호를 입력받아서 상기 시스템콘트롤러가 정상상태일 경우 정상상태를 표시하는 정상상태표시신호를 출력하고 상기 시스템콘트롤러에 이상이 있을 경우 이상상태표시신호를 출력하는 펄스감시회로와, 상기 펄스감시회로로부터 출력된 정상상태표시신호를 입력받아서 시스템을 정상적으로 유지시키고 상기 펄스감시회로로부터 출력된 이상상태표시신호를 입력받아서 시스템의 동작을 정지시키는 제동수단으로 이루어진 것을 특징으로 한다.

Description

제어장치의 이상상태감시장치
제1도는 본 고안에 따른 제어장치의 이상상태감시장치의 블록도.
제2도는 제1도에 도시된 펄스감시회로의 상세회로도.
제3도는 제2도에 도시된 스위칭 제어수단의 작동을 설명하기 위한 파형도.
제4도는 제2도에 도시된 펄스감시회로의 각단자에 공급되는 신호형태의 진리표.
* 도면의 주요부분에 대한 부호의 설명
10 : 기준신호출력회로 20 : 시스템콘트롤러
30 : 클록 40 : 펄스감시회로
60 : 제어수단 FF1∼FF4 : 플립플롭
Q : 출력단자 AN : 앤드게이트
OR1∼OR3 : 오아게이트 EXOR : 익스클루시브 오아게이트
본 고안은 제어장치의 이상상태감시장치에 관한 것으로서, 더욱 상세하게는 시스템을 전반적으로 제어하는 시스템콘트롤러가 오동작을 할 때 이를 감지하여 상기 시스템의 동작을 정지시키는 제어장치의 이상상태감시장치에 관한 것이다.
일반적으로 로보트제어기에서 제동장치는 매우 중요하다. 그것은 제어기가 오동작을 할 경우 아암등에 의해 주변기가 파손되거나, 로보트자신을 자해하며 망가지는 현상이 나타날 수도 있으며, 경우에 따라서 매우 심각한 상황에 이를 수도 있다. 이러한 오동작의 원인은 주로 제어기와 전자회로에서 이상이 생겨서 발생하는 경우가 많다.
상기와 같은 오동작을 사전에 방지하기 위한 수단으로 제어기에서는 자기 감지회로 및 진단회로를 사용하고 있으나, 이러한 수단들도 제어시스템의 시스템콘트롤러가 다운(DOWN)되면 제동장치가 제대로 작동되지 않아 상술한 문제점을 해결할 수 없었다.
따라서, 본 고안은 상기와 같은 제반결점들을 해소하기 위해 안출한 것으로서, 본 고안은 제어시스템의 시스템콘트롤러가 오동작을 할 때 이를 감지하여 시스템의 동작을 정지시킬 수 있어서 주변기기의 파손을 방지할 수 있고 인명의 피해를 줄일 수 있는 제어장치의 이상상태감시장치를 제공하는 데 그 목적을 두고 있다.
상기의 목적을 달성하기 위해 본 고안에 따른 제어장치의 이상상태감시장치는 기준클록신호를 출력하는 기준신호출력회로와, 상기 기준신호출력회로로부터 기준클록신호를 받아서 정상적인 제어신호를 출력하는 시스템콘트롤러와, 상기 시스템콘트롤러에서 출력되는 제어신호를 입력받아서 상기 시스템콘트롤러가 정상상태일 경우 정상상태를 표시하는 정상상태표시신호를 출력하고 상기 시스템콘트롤러에 이상이 있을 경우 이상상태표시신호를 출력하는 펄스감시회로와, 상기 펄스감시회로로부터 출력된 정상상태표시신호를 입력받아서 시스템을 정상적으로 유지시키고 상기 펄스감시회로로부터 출력된 이상상태표시신호를 입력받아서 시스템의 동작을 정지시키는 제동수단으로 이루어진 것을 특징으로 한다.
이하, 예시된 도면을 참조하여 본 고안을 상세히 설명한다.
제1도는 본 고안에 따른 제어장치의 이상상태감시장치의 블록도이고, 제2도는 제1도에 도시된 펄스감시회로의 상세회로도이며, 제3도는 제2도에 도시된 스위칭 제어수단의 작동을 설명하기 위한 파형도이고, 제4도는 제2도에 도시된 펄스감시회로의 각단자에 공급되는 신호형태의 진리표이다.
제1도 및 제2도에서 기준신호출력회로(10)는 후술하는 시스템콘트롤러에 정기적인(약 32ms 주기의) 신호를 보내 시스템콘트롤러가 펄스신호를 발생할 수 있게 된다.
시스템콘트롤러(20)는 프로그램에 따라 제어시스템을 전반적으로 제어, 감지, 통제하는 제어장치이며, 이 시스템콘트롤러(20)는 상기 기준신호출력회로(10)로부터 출력되는 기준신호를 받아 정상적인 제어신호로서 일정주기(약 64ms)의 구형파 펄스신호를 출력하도록 되어 있다.
콜록(30)은 후술하는 펄스감시회로로 일정주기(약 32ms)의 클록신호를 공급한다. 이 클록(30)으로부터 출력되는 클록신호의 주기는 상기 시스템콘트롤러(20)로부터 출력되는 정상적인 제어신호의 주기의 1.5배 또는 2배이다.
펄스감시회로(40)는 상기 시스템콘트롤러(20)에서 출력되는 펄스열신호를 클록(30)에서 출력되는 펄스를 클럭신호로 하여 종속적으로 래치시키는 다수개의 D형플립플롭(FF1∼FF4)과, 상기 D형플립플롭(FF1∼FF4)의 출력단자(Q)의 출력신호르 논리적으로 곱하는 앤드게이트(AN)와, 상기 D형플립플롭(FF1,FF2)의 출력신호와 D형플립플롭(FF3,FF4)의 출력신호를 각각 논리적으로 합하는 오아게이트(OR1)(OR2)와, 상기 오아게이트(OR1)(OR2)의 출력을 논리적으로 합하는 오아게이트(OR3)와, 상기 오아게이트(OR3)의 출력과 상기 앤드게이트(AN)의 출력이 서로 다른 레벨일 경우에 상기 시스템콘트롤러(20)가 정상상태인 것을 표시하는 하이레벨의 신호를 출력하는 익스클루시브오아게이트(EXOR)로 구성되어 있다.
제어수단(60)은 상기 시스템콘트롤러(20)가 정상상태일 경우 상기 펄스감시회로(40)로부터 출력된 하이레벨의 정상상태표시신호를 입력받아서 시스템을 정상적으로 유지시키고, 상기 시스템콘트롤러(20)가 이상상태(비정상상태)일 경우 상기 펄스감시회로(40)로부터 출력된 로우레벨의 이상상태표시신호를 입력받아서 시스템의 동작을 정지시키도록 되어 있다.
상기한 바와 같은 구성을 가진 본 고안의 작동을 제3도에 도시된 파형을 참조하여 상세히 기술하면 다음과 같다.
초기상태로서 각 플립플롭(FF1∼FF4)의 입력단자(D)에는 로우레벨의 신호가 존재하는 것으로 가정한다.
먼저, 시간(T10)에서 부터 플립플롭(FF1)과 플립플롭(FF2) 및 플립플롭(FF3)의 클록단자에 제3도(S)에 도시된 바와 같은 32msec 주기의 구형파 클록신호가 인가된다.
다음에 시간(T11)에서 플립플롭(FF1)의 입력단자(D)에 제3도(a)에 도시된 바와 같은 64msec 주기의 구형파 제어신호가 입력된다.
다음에, 시간(T20)에서 상기 플립플롭(FF1)의 (D)로부터 플립플롭(FF1)의 출력단자(Q)로 신호가 전이되어 상기 플립플롭(FF1)의 출력단자(Q)가 제3도(b)에 도시된 바와 같이 하이레벨을 갖게 된다.
이때 시간(T20)에, 상기 플립플롭(FF2)의 입력단자(D)에 제3도(b)에 도시된 바와 같이 하이레벨의 신호가 입력된다.
다음, 시간(T30)에서 플립플롭(FF1)의 입력단자(D)는 로우레벨의 상태이므로 플립플롭(FF1)의 출력단자(Q)도 로우레벨의 상태도 되고 플립플롭(FF2)의 입력단자(Q)도 로우레벨의 상태로 된다. 반면에 플립플롭(FF2)의 출력단자(Q)는 시간(T30)의 직전에 플립플롭(FF2)의 입력단자(D)의 상태가 하이레벨이었으므로 하이레벨로 된다(제3도(c)).
이때 (T30)에, 플립플롭(FF3)의 입력단자(D)는 하이레벨로 된다.
다음에 시간(T40)에서 플립플롭(FF1)의 출력단자(Q)는 하이레벨상태(제3도(b))로 되며, 플립플롭(FF2)의 출력단자(Q)는 로우레벨 상태로 되며, 플립플롭(FF3)의 입력단자(D)도 로우레벨상태로 되고, 플립플롭(FF3)의 출력단자(Q)는 시간(T30)직전에 플립플롭(FF3)의 입력단자(D)의 레벨이 하이레벨이었으므로 제3도(d)에 도시된 바와 같이 하이레벨로 된다. 동시에 플립플롭(FF4)의 입력단자(D)도 하이레벨상태로 된다.
다음, 시간(T50)에서 플립플롭(FF1)의 출력단자(Q)는 로우레벨상태(제3도(b))로 되며, 플립플롭(FF2)의 입력단자는 로우레벨상태로 되고, 플립플롭(FF2)의 출력단자는 시간(T50) 직전에 플립플롭(FF2)의 입력단자(D)가 하이레벨상태이었으므로 제3도(c)에 도시된 바와 같이 하이레벨상태로 된다. 이와 동시에 플립플롭(FF3)의 출력단자는 로우레벨상태로 된다. 그리고, 플립플롭(FF4)의 입력단자(D)도 로우레벨로되며, 플립플롭(FF4)의 출력단자(Q)는 시간(T50) 직전에 플립플롭(FF4)의 입력단자(D)가 하이레벨상태이었으므로 하이레벨상태로 된다(제3도(e)).
이와 같은 정상동작중에 시간(T55)에서와 같이 플립플롭(FF1)의 출력단자(Q)가 로우레벨의 상태이고, 플립플롭(FF2)의 출력단자(Q)가 하이레벨의 상태이며, 플립플롭(FF3)의 출력단자(Q)가 로우레벨의 상태이고, 플립플롭(FF4)의 출력단자(Q)가 하이레벨의 상태인 경우에는 제2도에 도시된 앤드게이트(AN)의 출력단자는 로우레벨의 상태로 되며, 오아게이트(OR1)의 출력단자는 하이레벨상태로 되고, 오아게이트(OR2)의 출력단자도 하이레벨상태로 된다. 따라서, 오아게이트(OR3)의 출력값도 하이레벨로 되며 익스클루시브오아게이트(EXOR)의 출력값은 하이레벨로 되며, 이때 제동수단(60)은 시스템이 정상동작상태로 판단하여 별도의 조치를 취하지 않아서 시스템은 정상상태를 유지한다.
그리고, 시간(T65)에서와 같이 플립플롭(FF1)의 출력단자(Q)가 하이레벨의 상태이고, 플립플롭(FF2)의 출력단자(Q)가 로우레벨의 상태이며, 플립플롭(FF3)의 출력단자(Q)가 하이레벨의 상태이고, 플립플롭(FF4)의 출력단자(Q)가 로우레벨의 상태인 경우에는 제2도에 도시된 앤드게이트(AN)의 출력단자는 로우레벨의 상태로 되며, 오아게이트(OR1)의 출력단자는 하이레벨의 상태로 되고, 오아게이트(OR2)의 출력단자도 하이레벨 상태로 되어 익스클루시브오아게이트(EXOR)의 출력값은 하이레벨로 되어서, 제동수단(60)은 시스템이 정상동작상태라고 판단하여 정상상태를 유지한다.
상술한 바와 같은 파형의 전달과정중 시스템콘트롤러(20)에 이상상태가 발생하면 시스템콘트롤러(20)로부터 출력되는 제어신호는 제3도(a)의 시간(T91) 이후에 도시된 바와 같이 주기가 길어진 파형이 된다.
이 주기가 길어진 파형은 플립플롭(FF1)의 입력단자(D)에 입력되는 클록펄스(CK)의 1주기마다 다음 플립플롭(FF2,FF3,FF3)으로 전달된다.
이때(T140)에 제2도의 앤드게이트(AN)의 출력단자는 하이레벨을 갖으며, 제2도의 오아게이트(OR1,OR2,OR3)의 출력단자도 하이레벨을 갖고 익스클루시브오아게이트(EXOR)의 출력단자는 로우레벨을 갖게 되며, 이때 상기 제동수단(60)은 시스템을 정지시킨다.
제4도는 제2도에 도시된 펄스감시회로의 각단자에 공급되는 신호레벨의 진리표이다. 제4도에 도시된 바와 같이, 시스템콘트롤러(20)로부터 출력되는 제어신호가 장시간 로우레벨을 유지하거나 혹은 장시간 하이레벨을 유지할 경우에는 제동수단(60)으로 이상상태를 표시하는 신호가 출력된다. 따라서, 제동수단(60)이 시스템의 동작을 정지시킴으로써 시스템의 오동작에 의한 안전사고를 방지할 수 있게 된다.
상술한 바와 같이 작동하는 본 고안에 의하면 로보트등과 같은 장치를 프로그램에 따라 전반적으로 제어하는 시스템콘트롤러에 이상상태가 발생되었을 때 이를 감지하여 시스템의 동작을 정지시킴으로써 인명피해가 발생하거나 주변장치 및 로보트가 파괴되는 것을 미연에 방지할 수 있는 효과가 있다.

Claims (2)

  1. 기준클록신호를 출력하는 기준신호출력회로(10)와, 상기 기준신호출력회로(10)로부터 기준신호를 받아서 정상적인 제어신호를 출력하는 시스템콘트롤러(20)와, 상기 시스템콘트롤러(20)에서 출력되는 제어신호를 입력받아서 상기 시스템콘트롤러(20)가 정상상태일 경우 정상상태를 표시하는 정상상태표시신호를 출력하고 상기 시스템콘트롤러(20)에 이상이 있을 경우 이상상태를 표시하는 이상상태표시신호를 출력하는 펄스감시회로(40)와, 상기 펄스감시회로(40)로부터 출력된 정상상태표시신호를 입력받아서 시스템을 정상적으로 유지시키고 상기 펄스감시회로(40)로부터 출력된 이상상태표시신호를 입력받아서 상기 시스템의 동작을 정지시키는 제동수단(60)으로 이루어진 것을 특징으로 하는 제어장치의 이상상태감지장치.
  2. 상기 스위칭제어수단은 시스템콘트롤러(20)에서 출력되는 펄스열신호를 제2펄스발생수단(30)에서 출력되는 펄스를 클럭신호로 하여 종속적으로 래치시키는 다수개의 D형플립플롭(FF1∼FF4)과, 상기 D형플립플롭(FF1∼FF4)의 출력단자(Q)의 출력신호를 논리적으로 곱하는 앤드게이트(AN)와, 상기 D형플립플롭(FF1,FF2)의 출력신호와 D형플립플롭(FF3,FF4)의 출력신호를 각각 논리적으로 합하는 오아게이트(OR1)(OR2)와, 상기 오아게이트(OR1)(OR2)의 출력을 논리적으로 합하는 오아게이트(OR3)와, 상기 오아게이트(OR3)의 출력과 상기 앤드게이트(AN)이 출력이 모두 로우레벨이거나 모두 하이레벨일 경우 상기 시스템콘트롤러(20)가 이상상태인 것을 표시하는 로우레벨의 신호를 출력하고 상기 오아게이트(OR3)의 출력과 상기 앤드게이트(AN)의 출력이 서로 다른 레벨일 경우 상기 시스템콘트롤러(20)가 정상상태인 것을 표시하는 하이레벨의 신호를 출력하는 익스클루시브오아게이트(EXOR)로 구성된 것을 특징으로 하는 제어장치의 이상상태감시장치.
KR2019930009719U 1993-06-05 1993-06-05 제어장치의 이상상태감시장치 KR0133014Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930009719U KR0133014Y1 (ko) 1993-06-05 1993-06-05 제어장치의 이상상태감시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930009719U KR0133014Y1 (ko) 1993-06-05 1993-06-05 제어장치의 이상상태감시장치

Publications (2)

Publication Number Publication Date
KR950001949U KR950001949U (ko) 1995-01-04
KR0133014Y1 true KR0133014Y1 (ko) 1999-03-20

Family

ID=19356521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930009719U KR0133014Y1 (ko) 1993-06-05 1993-06-05 제어장치의 이상상태감시장치

Country Status (1)

Country Link
KR (1) KR0133014Y1 (ko)

Also Published As

Publication number Publication date
KR950001949U (ko) 1995-01-04

Similar Documents

Publication Publication Date Title
US3934131A (en) Output controller for initiating delayed or conditional commands via a general purpose computer
KR970071268A (ko) 전자제어장치용 감시시스템
US4468768A (en) Self-testing computer monitor
US4342112A (en) Error checking circuit
KR0133014Y1 (ko) 제어장치의 이상상태감시장치
KR890013537A (ko) 정보 취급 및 제어 시스템
CN206133294U (zh) 一种控制器故障保护系统
EP0590637B1 (en) Detection of improper CPU operation from lap time pulses and count of executed significant steps
US4926427A (en) Software error detection apparatus
US3046523A (en) Counter checking circuit
GB2039401A (en) Electronic rate-code generator
JPH0311409A (ja) 情報処理装置
SU960826A1 (ru) Устройство дл контрол цифровых блоков
JPH04172515A (ja) データ読み取り装置
JPS61169036A (ja) システム監視装置
JPS622683Y2 (ko)
KR940006652Y1 (ko) 접점신호 입력장치
JPS6057755B2 (ja) 遠方監視制御装置
JPS6029127B2 (ja) コンピユータ制御装置の事故防止方法
SU862120A1 (ru) Устройство дл контрол и диагностики объекта
JPH02266839A (ja) 瞬時電圧低下補償装置
KR960000936Y1 (ko) Cpu 고장 검출장치
JPS5838813B2 (ja) 論理装置
JPS6266341A (ja) Cpuの暴走検出回路
JPS6277655A (ja) プログラマブルコントロ−ラの基板故障診断回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050929

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee