KR0131156B1 - Controller tester and control method - Google Patents

Controller tester and control method

Info

Publication number
KR0131156B1
KR0131156B1 KR1019940032097A KR19940032097A KR0131156B1 KR 0131156 B1 KR0131156 B1 KR 0131156B1 KR 1019940032097 A KR1019940032097 A KR 1019940032097A KR 19940032097 A KR19940032097 A KR 19940032097A KR 0131156 B1 KR0131156 B1 KR 0131156B1
Authority
KR
South Korea
Prior art keywords
tester
control device
control
processor
function
Prior art date
Application number
KR1019940032097A
Other languages
Korean (ko)
Other versions
KR960018887A (en
Inventor
백인기
장숙현
유기석
양기곤
Original Assignee
양승택
재단법인한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인한국전자통신연구원 filed Critical 양승택
Priority to KR1019940032097A priority Critical patent/KR0131156B1/en
Publication of KR960018887A publication Critical patent/KR960018887A/en
Application granted granted Critical
Publication of KR0131156B1 publication Critical patent/KR0131156B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2257—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using expert systems

Abstract

본 발명은 프로세서를 이용하여 다양한 형태를 갖는 주변장치의 제어를 주기능으로 하는 제어장치를 시험하기 위한 시험기에 관한 것이다.The present invention relates to a tester for testing a control device having a main function of controlling a peripheral device having various forms using a processor.

본 발명은 제어장치 프로세서 소켓에 탑재되는 시험기(I)와 제어장치의 입출력 기능을 시험하기 위한 시험기(II)롤 구성되며, 한 개의 공용 프로세서를 이용하여 제어장치의 시험기를 구성함에 따라 종래 각각의 전용 프로세서를 사용하는 방법보다 상당히 간단하게 하드웨어 및 소프트웨어를 구성할 수 있는 효과가 있다.The present invention is composed of a tester (I) mounted on the control unit processor socket and a tester (II) for testing the input / output function of the control unit. The effect is that hardware and software can be configured considerably simpler than using a dedicated processor.

Description

제어장치 시험기 및 그 제어방법Control device tester and control method

제 1 도는 종래의 제어장치 시험기의 구성도.1 is a block diagram of a conventional control device tester.

제 2 도는 제어장치 시험기의 구성도.2 is a block diagram of a control device tester.

제 3 도는 시험기(I)의 구성도.3 is a schematic diagram of a testing machine (I).

제 4 도는 시험기(II)의 구성도.4 is a schematic diagram of a testing machine (II).

제 5 도는 제어장치 시험기의 제어 흐름도.5 is a control flowchart of a control device tester.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 : 프로세서 정합수단, 2 : 공용 프로세서 수단,1: processor matching means, 2: common processor means,

3 : 시동 제어수단,4 : 메모리 수단,3: start control means, 4: memory means,

5 : 시험 경로 제어수단,6 : 케이블(I) 정합수단,5: test path control means, 6: cable (I) matching means,

7 : 케이블(II) 정합수단,8 : 유사 주변장치 정합수단,7 cable (II) matching means, 8: peripheral peripheral matching means,

9 : 유사 주변장치 제어수단, 10 : 모니터 제어 및 정합수단,9, similar peripheral control means, 10: monitor control and matching means,

21 : 시험기(I),22 : 시험기(II)21: tester (I), 22: tester (II)

본 발명은 프로세서를 이용한 다양한 형태를 갖는 주변장치의 제어를 주기능으로 하는 제어장치를 시험하기 위한 시험기에 관한 것이다.The present invention relates to a tester for testing a control device having a main function of controlling a peripheral device having various forms using a processor.

종래에는 제어장치의 기능을 시험하기 위해서 제1도와 같이 시험기에 시험기 전용의 또 다른 프로세서를 이용하는 형태로 시험기가 구성되어 시험 기능을 수행하였다.Conventionally, in order to test the function of the control device, the tester is configured to use another processor dedicated to the tester as shown in FIG. 1 to perform a test function.

이러한 경우 제어장치를 시험하기 위해서 제어장치의 프로세서와 시험기의 프로세서가 시험 기능을 수행하기 위한 상호 정보 교환이 필요하게 되며, 이로 인하여 시험기구성에 복잡한 하드웨어 및 소프트웨어 수단이 요구되었다.In this case, in order to test the control apparatus, mutual information exchange between the processor of the controller and the processor of the tester to perform a test function is required, which requires complicated hardware and software means for the test mechanism.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 종래 각각의 전용 프로세서를 사용하여 복잡하게 제어장치 시험기를 구성하는 방식을 배제하고, 제어장치에 사용되는 프로세서를 시험기에 사용되는 프로세서로도 공용하여, 제어장치의 프로세서와 시험기의 프로세서가 제어장치를 시험하기 위한 상호정보 교환 기능을 제거함으로써 시험기의 구성 및 복잡도를 대폭 감소시키는데 그 목적이 있다.In order to solve the above problems, the present invention excludes a method of constructing a control device tester complicated by using a conventional dedicated processor, and the processor used in the control device is also used as a processor used in the tester. The purpose is to drastically reduce the configuration and complexity of the tester by eliminating the mutual information exchange function for testing the control device by the processor of the control device and the processor of the tester.

상기의 목적을 달성하기 위하여 본 발명인 제어장치 시험기는 제2도와 같이 제어장치 프로세서 소켓에 탑재되는 시험기(I)와 제어장치의 입출력 기능을 시험하기 위한 시험기(II)로 구성된다.In order to achieve the above object, the control device tester according to the present invention includes a tester (I) mounted on the control device processor socket as shown in FIG. 2 and a tester (II) for testing the input / output function of the control device.

시험기(I)는 제3도와 같이 제어장치의 소켓으로부터 시험기가 사용하는 신호선을 가로채기 위한 프로세서 정합수단(1), 제어장치와 시험기가 공용으로 사용하는 공용 프로세서 수단(2), 리셋시에 강제적으로 제어장치용 소프트웨어가 동작하지 못하도록 하고 대신 시험기용 소프트웨어가 동작하도록 하는 시동 제어 수단(3), 시험용 소프트웨어가 저장되는 메모리 수단(4), 공용 프로세서의 제어 대상이 제어장치인지 혹은 시험기인지를 구분하기 위한 시험경로 제어수단(5), 시험기(II)와 플랫 케이블(flat cable)로 연결시키기 위한 케이블(I) 정합수단(6)으로 구성되어지고, 시험기(II)는 제4도와 같이 시험기(I)와 플랫 케이블로 연결시키기 위한 케이블(II) 정합수단(7), 다양한 정합 형태를 갖는 제어장치의 제어 대상인 주변장치와 똑같은 정합 형태를 갖도록 설계된 유사 주변장치 정합수단(8), 주변장치와 유사한 기능을 수행하여 제어장치의 입출력 기능 시험을 가능케 하는 유사 주변장치 제어수단(9), 시험 결과를 시각적으로 확인하기 위한 모니터 제어 및 정합수단(10)으로 구성되는 것을 그 특징으로 한다.The tester I is a processor matching means 1 for intercepting signal lines used by the tester from the socket of the control device as shown in FIG. 3, a common processor means 2 commonly used by the control device and the tester, and forced upon reset. Start control means (3) for preventing the control device software from operating and instead operating the tester software, memory means (4) in which the test software is stored, and whether the control target of the common processor is a control device or a tester It consists of a test path control means (5), a tester (II) and a cable (I) matching means (6) for connecting with a flat cable, the tester (II) is a tester (Fig. Cable (II) matching means (7) for connecting with I) and a flat cable, so as to have the same matching shape as the peripheral device to be controlled by the control device having various matching types. The similar peripheral device matching means (8), the similar peripheral device control means (9) to perform a function similar to the peripheral device to enable the input and output function test of the control device, monitor control and matching means for visually confirming the test results ( It is characterized by consisting of 10).

이하, 첨부된 제3도, 제4도, 제5도를 참조하여 본 발명을 상술한다.Hereinafter, the present invention will be described in detail with reference to FIGS. 3, 4, and 5.

제3도의 프로세서 정합수단(1)은 종래 각각의 전용 프로세서로 제어 장치 및 시험기를 구성하는 방식을 탈피하여 한개의 프로세서로 제어장치 및 시험기의 프로세서로 공용하기 위하여 제어장치의 프로세서 신호선과 시험기(I)에 위치하는 공용 프로세서의 신호선을 연결하는 기능과 또한 제어장치의 프로세서 신호선중 공용 프로세서가 시험기의 기능을 수행하기 위해 사용하여야 하는 신호선을 공용 프로세서가 가로챌 수 있도록 하는 수단으로, 시동 제어 수단(3)과 연동하여 리셋시 제어장치의 ROM에서 공용 프로세서가 명령어를 페치(fetch)하지 않고, 시험기(I)에 ROM에서 공용 프로세서가 명령어를 페치하도록 도와준다.The processor matching means 1 of FIG. 3 is a processor signal line and a tester (I) of a control device for sharing a control device and a tester with each dedicated processor. A function of connecting a signal line of a common processor located in the control unit and a means of allowing the common processor to intercept a signal line of the processor signal line of the control apparatus, which the common processor should use to perform the function of the tester. In conjunction with 3), the common processor does not fetch instructions from the ROM of the controller when reset, and helps the common processor fetch instructions from the ROM to the tester (I).

공용 프로세서 수단(2)은 제어장치와 시험기가 공용하는 프로세서이다.The common processor means 2 is a processor shared by the controller and the tester.

시동 제어 수단(3)은 제어장치 및 시험기의 시동시 강제로 제어장치의 ROM에 저장되어 있는 소프트웨어가 수행되지 않고 시험기의 ROM에 저장되어 있는 소프트웨어가 수행되도록 하고, 제어장치 ROM 및 SRAM은 시험기에 의해서 시험이 가능하도록 하는 수단이다.The start-up control means 3 causes the software stored in the ROM of the tester to be executed without the software stored in the ROM of the control device being forcibly executed at the start of the control device and the tester. Means to enable testing.

메모리 수단(4)은 시험기용 소프트웨어를 저장하기 위한 ROM과 SRAM으로 구성되는 수단이다.The memory means 4 is a means composed of ROM and SRAM for storing software for the tester.

제어장치와 시험기는 공용 프로세서를 공용하므로 공용 프로세서로부터 출력되는 어드레스, 제어 및 데이타베이스는 제어장치 및 시험기로 연결되어야 한다.Since the controller and tester share a common processor, the address, control and database output from the common processor must be connected to the controller and tester.

따라서 시험경로 제어수단(5)은 공용 프로세서의 각 버스를 제어장치로 연결한 것인지, 시험기로 연결한 것인지를 제어하는 수단이다.Therefore, the test path control means 5 is a means for controlling whether each bus of the common processor is connected to the control device or connected to the tester.

케이블(I) 정합수단(6)은 시험기(I)와 시험기(II)로 구성되는 2개의 시험기를 연결하는 수단이다.The cable I matching means 6 is a means for connecting two testers composed of the tester I and the tester II.

제4도의 케이블(II) 정합수단(7)의 기능은 케이블(I) 정합수단(6)의 기능과 동일하면 유사 주변장치 정합수단(8)은 제어장치가 주변장치를 제어하기 위하여 제공하는 다양한 형태의 신호종류를 시험기가 제공하기 위한 수단이다.If the function of the cable (II) matching means 7 of FIG. 4 is the same as that of the cable (I) matching means (6), the similar peripheral matching means (8) may be provided by the controller to control the peripherals. It is a means for providing a tester with the type of signal.

유사 주변장치 제어수단(9)은 제어장치의 제어대상인 주변장치와 유사한 기능을 시험기가 수행하도록 하여 제어장치의 입출력 기능을 시험가능하도록 하는 수단이다.The similar peripheral device control means 9 is a means for allowing the tester to perform a function similar to the peripheral device to be controlled by the control device so that the input / output function of the control device can be tested.

모니터 제어 및 정합수단(10)은 시험기가 제어장치의 각 기능을 시험한 결과를 시각적으로 확인하기 위한 기능을 제공하는 수단이다.The monitor control and matching means 10 is a means for providing a function for visually confirming the result of the tester testing each function of the control device.

제5도는 상술한 여러 수단을 이용하여 시험기가 제어장치를 시험하는 제어흐름도를 표시한다.5 shows the control flow chart in which the tester tests the control device using the various means described above.

먼저 제어장치 및 시험기에 전원이 인가되면 제어장치에서 라셋 신호가 발생되고, 이 신호는 프로세서 정합수단(1)을 통해 시험기(I)에 위치하는 공용 프로세서로 전달된다.First, when power is applied to the control device and the tester, a control signal is generated from the control device, and the signal is transmitted to the common processor located in the tester I through the processor matching means 1.

이때 시험기(I)의 시동 제어 수단(3)에 의해 강제적으로 제어장치에 위치하는 메모리가 선택되지 않고 시험기(I)에 위치하는 메모리 수단(4)이 선택되어 시험기용 소프트웨어가 수행된다.At this time, the memory means 4 located in the tester I is selected by the start control means 3 of the tester I, and the software for the tester is performed.

이때 시험기는 제어장치내의 기능 혹은 제어장치의 입출력 기능 시험 여부를 판단하고(S11), 제어장치내의 기능을 시험하는 경우에는 시험기(I)에 위치하는 공용 프로세서 수단의 각 버스를 시험경로 제어수단(5)에 의하여 제어장치로 연결하여(S12) 시험을 수행하고(S13), 그 결과를 모니터에 표시하기 위해서 시험기(I)에 위치하는 공용 프로세서 수단(2)의 각 버스를 시험경로 제어수단(5)에 의해서 시험기로 연결한다(S14).At this time, the tester determines whether the function in the control device or the input / output function of the control device is tested (S11), and in the case of testing the function in the control device, each bus of the common processor means located in the tester I is connected to the test path control means ( 5) by connecting to the control device (S12) to perform the test (S13), and to display the results on the monitor, each bus of the common processor means (2) located in the tester (I) to the test path control means ( 5) is connected to the tester (S14).

시험기(II)에 위치하는 모니터 제어 및 정합수단(10)을 통해 시험 결과를 모니터에 표시한다(S15).The test result is displayed on the monitor through the monitor control and matching means 10 located in the tester II (S15).

제어장치의 입출력 기능 시험시, 우선 입력 기능 혹은 출력 기능 시험여부를 판단(S16)한 후, 출력기능 시험시에는 시험 경로를 시험경로 제어수단(5)에 의해 제어장치로 연결하고(S17), 제어장치 출력포트를 미리 정하여진 임의의 형태로 제어한다(S18).In the input / output function test of the control device, first it is determined whether the input function or the output function test (S16), and during the output function test, the test path is connected to the control device by the test path control means (5), The control device output port is controlled in a predetermined form (S18).

제어장치의 출력 포트를 통해 제어된 출력의 결과가 정확히 출력되고 있는지의 여부를 검사하기 위해 다시 시험 경로를 시험경로 제어수단(5)를 통해 시험기로 변경하고(S19), 유사 주변장치 제어수단(9)내에 위치하는 제어장치의 출력 포트에 해당하는 입력 포드를 입력한다(S20).In order to check whether the result of the output controlled through the output port of the controller is outputted correctly, the test path is changed again to the tester through the test path control means 5 (S19), and similar peripheral control means ( 9) Input the input pod corresponding to the output port of the control device located in (S20).

제어장치를 통해 출력된 결과(S18)와 시험기를 통해 입력된 결과(S20)를 비교하여(S21), 그 결과를 모니터에 표시한다(S15).The result (S18) output through the control device and the result (S20) input through the tester are compared (S21), and the result is displayed on the monitor (S15).

제어장치의 입력 기능을 시험하는 경우에는 우선 시험 경로를 시험경로 제어수단(5)을 통해 시험기로 연결하고(S22), 시험기의 유사 주변장치 제어수단(9)내에 위치하는 출력 포트를 미리 정하여진 임의의 형태로 제어한다(S23).In the case of testing the input function of the control device, first, the test path is connected to the tester through the test path control means 5 (S22), and the output port located in the similar peripheral control means 9 of the tester is determined in advance. Control in any form (S23).

시험기의 출력 포트를 통해 제어된 출력의 결과가 제어장치의 입력포트로 정확히 입력되는지의 여부를 시험하기 위해 다시 시험 경로를 제어장치로 변경하고(S24), 시험기의 출력 포트에 해당되는 제어장치의 입력포트를 통해 입력된다(S25).In order to test whether the result of the output controlled through the output port of the tester is correctly input to the input port of the control device, the test path is changed again to the control device (S24), and the control device corresponding to the output port of the tester It is input through the input port (S25).

시험기의 유사 주변장치 제어수단(9)에서 제공하는 출력 포트를 통해 출력된 결과와 제어장치의 입력 포트를 통해 입력된 결과를 비교하고(S26), 그 결과를 모니터에 표시하기 위해 시험 경로를 다시 시험기로 변경하고(S27) 그 결과를 모니터 제어 및 정합수단(10)을 통해 모니터로 표시한다(S15).The result output through the output port provided by the similar peripheral control means 9 of the tester and the result input through the input port of the control device are compared (S26), and the test path is again displayed to display the result on the monitor. Change to the tester (S27) and display the result through the monitor control and matching means 10 to the monitor (S15).

제어장치 시험기에 수행하는 모든 시험 항목은 이와 같은 흐름에 의해서 수행된다.All test items performed on the controller tester are carried out by this flow.

따라서 상기와 같이 구성되어지는 본 발명은 한 개의 공용 프로세서를 이용하여 제어장치의 시험기를 구성함에 따라 종래 각각의 전용 프로세서를 사용하는 방법보다 상당히 간단하게 하드웨어 및 소프트웨어를 구성할 수 있게 된다.Therefore, the present invention, which is configured as described above, can configure hardware and software considerably simpler than a conventional method using each dedicated processor by configuring the tester of the control apparatus using one common processor.

또한 종래의 방법과는 다르게 제어장치에 위치하는 ROM에 저장된 제어장치 소프트웨어의 오류 상태를 Check Sum 방식 등을 통해 시험해 볼 수도 있으며 제어장치의 프로세서와 시험기의 프로세서가 동일 기종의 한 개의 공용 프로세서로 사용하므로써 제어장치에서 발생할 수 있는 부품 노화에 의한 타이밍 문제도 시험할 수 있는 장점이 있다.In addition, unlike the conventional method, the error state of the control software stored in the ROM located in the control device can be tested by using the Check Sum method, and the processor of the control device and the processor of the tester are used as one common processor of the same model. As a result, timing problems due to component aging that may occur in the control device can be tested.

Claims (5)

프로세서로 구성되며 주변장치의 제어를 주기능으로 하는 제어장치를 시험하기 위한 제어장치 시험기에 있어서, 상기 제어장치의 소켓으로부터 시험기가 사용하는 신호선을 가로채기 위한 프로세서 정합수단(1), 상기 제어장치와 상기 제어장치 시험기가 공용으로 사용하는 공용 프로세서 수단(2), 리셋(reset)시에 강제적으로 제어장치용 소프트웨어가 동작하지 못하도록 하고 대신 시험기용 소프트웨어가 동작하도록 하는 시동 제어 수단(3), 상기 시험기용 소프트웨어를 저장하기 위해 ROM과 SRAM으로 이루어지는 메모리 수단(4), 상기 공용 프로세서의 제어 대상이 제어장치인지 혹은 시험기인지를 구분하기 위한 시험경로 제어수단(5), 시험기(II)와 플랫 케이블(flat cable)로 연결시키기 위한 케이블(I) 정합수단(6)을 포함하고 제어장치 프로세서 소켓에 탑재되는 시험기(I)(21) ; 및 상기 시험기(I)와 플랫 케이블로 연결시키기 위한 케이블(II) 정합수단(7) 다양한 정합 형태를 갖는 상기 제어장치의 제어 대상인 주변장치와 똑같은 정합 형태를 갖도록 설계되고 제어장치가 주변장치를 제어하기 위하여 제공하는 다양한 형태의 신호 종류를 제공하기 위한 유사 주변장치 정합수단(8), 주변장치의 유사한 기능을 수행하여 제어장치의 입출력 기능 시험을 가능케 하는 유사 주변장치 제어수단(9), 시험 결과를 시각적으로 확인하기 위한 모니터 제어 및 정합수단(10)을 포함하고 제어장치의 입출력 기능을 시험하기 위한 시험기(II)(22)로 구성되어지는 것을 특징으로 하는 제어장치 시험기.A control device tester for testing a control device comprising a processor and having a control function of a peripheral device, comprising: a processor matching means (1) for intercepting a signal line used by a tester from a socket of the control device, and the control device And a common processor means (2) commonly used by the control apparatus tester, a start control means (3) which forcibly prevents the software for the control device from operating upon reset and instead of the software for the tester to operate. Memory means (4) consisting of ROM and SRAM for storing the software for the tester, test path control means (5) for distinguishing whether the control target of the common processor is a control device or a tester, the tester (II) and a flat cable cable (I) mating means (6) for connection by means of a flat cable and Tester (I) is 21; And a cable (II) matching means (7) for connecting the tester (I) with a flat cable. The matching device is designed to have the same matching shape as the peripheral device to be controlled by the control device having various matching forms, and the control device controls the peripheral device. Similar peripheral matching means (8) for providing various types of signal to provide, similar peripheral control means (9) to perform the similar function of the peripheral device to enable the input and output function test of the control device, the test results A control apparatus tester, comprising: a tester (II) (22), which comprises a monitor control and matching means (10) for visually confirming the test and the input and output functions of the control apparatus. 제 1 항에 있어서, 상기 프로세서 정합수단(1)은 한개의 프로세서로 상기 제어장치 및 상기 제어장치 시험기의 프로세서로 공용하기 위하여 제어장치의 프로세서 신호선과 시험기(I)에 위치하는 공용 프로세서의 신호선을 연결하고 또한 제어장치의 프로세서 신호선중 공용 프로세서가 시험기의 기능을 수행하기 위해 사용하여야 하는 신호선을 공용 프로세서가 가로챌 수 있도록 하는 수단으로 상기 시동 제어 수단(3)과 연동하여 리셋시 제어장치의 ROM에서 공용 프로세서가 명령어를 페치(fetch)하지 않고, 시험기(I)에 ROM에서 공용 프로세서가 명령어를 페치(fetch)하도록 도와주는 제어장치 시험기.2. The processor matching means (1) according to claim 1, wherein the processor matching means (1) comprises a processor signal line of a control device and a signal line of a common processor located in the tester (I) in order to share the control device and the processor of the control device tester with one processor. ROM of the control device at the time of reset in connection with the start control means 3 as a means for intercepting the signal line that the common processor should use for performing the function of the tester among the processor signal lines of the control device. A control tester that helps a common processor to fetch instructions from ROM in the tester (I), without the common processor fetching instructions. 시험기(I)(21) 및 시험기(II)(22)로 구성되는 제어장치 시험기에 적용되어, 전원이 인가되면 제어장치에서 리셋 신호가 발생되고, 이 신호는 프로세서 정합수단(1)을 통해 시험기(I)에 위치하는 공용 프로세서 수단(2)로 전달되며, 시험기(I)의 시동 제어 수단(3)에 의해 시험기(I)에 위치하는 메모리 수단(4)이 선택되어 시험기용 소프트웨어가 수행되고, 제어장치내의 기능 혹은 제어장치의 입출력 기능 시험 여부를 판단하는 제 1 단계(S11) ; 상기 제 1 단계의 판단(S11)의 결과 제어장치내의 기능을 시험하는 경우에 이를 처리하는 제 2 단계(S12~S15) ; 상기 제 1 단계의 판단(S11)의 결과 제어장치의 입출력 기능을 시험하는 경우 입력 기능 혹은 출력 기능 시험 여부를 판단하는제 3 단계(S16) ; 상기 제 3 단계의 판단(S16)의 결과 출력기능을 시험하는 경우에 이를 처리하는 제 4 단(S17~S21, S15) ; 및 상기 제 3 단계의 판단(S16)의 결과 입력 기능을 시험하는 경우에 이를 처리하는 제 5 단계(S22~S27, S15)에 의해 수행되는 것을 특징으로 하는 제어장치 시험기의 제어방법.Applied to a control device tester consisting of a tester (I) 21 and a tester (II) 22, when a power is applied, a reset signal is generated from the control device, and this signal is transmitted through the processor matching means (1). Is transferred to the common processor means 2 located at (I), and the memory means 4 located at the tester I are selected by the start-up control means 3 of the tester I to perform the software for the tester. A first step (S11) of determining whether the function in the control device or the input / output function of the control device is tested; A second step (S12 to S15) of processing this when the function in the control device is tested as a result of the determination in the first step (S11); A third step (S16) of judging whether the input function or the output function is tested when the input / output function of the control device is tested as a result of the determination of the first step (S11); A fourth stage (S17 to S21, S15) for processing this when the result output function of the determination of the third step (S16) is tested; And a fifth step (S22 to S27, S15) of processing the result input function of the determination in the third step (S16). 제 3 항에 있어서, 상기 제 2 단계는 시험기(I)(21)에 위치하는 공용 프로세서 수단의 각 버스를 시험경로 제어수단(5)에 의하여 제어장치로 연결하는 과정(S12) ; 시험을 수행하는 과정(S13) ; 상기 과정(S13)의 결과를 모니터에 표시하기 위해서 시험기(I)(21)에 위치하는 공용 프로세서 수단(2) 의 각 버스를 시험경로 제어수단(5)에 의해서 시험기로 연결하는 과정(S14) ; 및 시험기(II)(22)에 위치하는 모니터 제어 및 정합수단(10)을 통해 시험결과를 모니터에 표시하는 과정(S15)에 의해 수행되는 것을 특징으로 하는 제어장치 시험기의 제어방법.4. The method of claim 3, wherein the second step comprises: connecting each bus of the common processor means located in the tester (I) 21 to the control device by the test path control means (S12); Performing a test (S13); Connecting each bus of the common processor means 2 located in the tester (I) 21 to the tester by the test path control means 5 in order to display the result of the step S13 on the monitor (S14). ; And (S15) displaying the test results on the monitor through the monitor control and matching means (10) located in the tester (II) (22). 제 3 항에 있어서, 상기 제 4 단계는 시험 경로를 시험경로 제어수단(5)에 의해 제어장치로 연결하는 과정(S17) ; 제어장치 출력포트를 소정의 형태로 제어하는 과정(S18) ; 제어장치의 출력 포트를 통해 제어된 출력의 결과가 정확히 출력되고 있는지의 여부를 검사하기 위해 다시 시험 경로를 시험경로 제어수단(5)를 통해 시험기로 변경하는 과정(S19) ; 유사 주변장치 제어수단(9)내에 위치하는 제어장치의 출력 포트에 해당하는 입력 포트를 입력하는 과정(S20) ; 제어장치를 통해 출력된 상기 과정(S18)의 결과가 상기 과정(S20)에서 입력된 결과를 비교하는 과정(S21) ; 및 상기 과정(S21)의 결과를 모니터에 표시하는 과정(S15)으로 수행되는 것을 특징으로 하는 제어장치 시험기의 제어방법.4. The method of claim 3, wherein the fourth step comprises: connecting the test path to the control device by the test path control means (S17); Controlling the control device output port in a predetermined form (S18); Changing the test path to the tester through the test path control means 5 again to check whether the result of the output controlled through the output port of the control device is correctly output (S19); Inputting an input port corresponding to an output port of a control device located in the pseudo peripheral device control means 9 (S20); Comparing the results of the step S18 output through the control device with the results input in the step S20 (S21); And displaying a result of the process (S21) on a monitor (S15).
KR1019940032097A 1994-11-30 1994-11-30 Controller tester and control method KR0131156B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940032097A KR0131156B1 (en) 1994-11-30 1994-11-30 Controller tester and control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940032097A KR0131156B1 (en) 1994-11-30 1994-11-30 Controller tester and control method

Publications (2)

Publication Number Publication Date
KR960018887A KR960018887A (en) 1996-06-17
KR0131156B1 true KR0131156B1 (en) 1998-04-24

Family

ID=19399741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032097A KR0131156B1 (en) 1994-11-30 1994-11-30 Controller tester and control method

Country Status (1)

Country Link
KR (1) KR0131156B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491462B1 (en) * 1999-09-03 2005-05-25 가부시키가이샤 어드밴티스트 Method and structure for testing embedded analog/mixed-signal cores in system-on-a-chip

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000050427A (en) * 1999-01-08 2000-08-05 김영환 Device for driving central processing unit using static random access memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491462B1 (en) * 1999-09-03 2005-05-25 가부시키가이샤 어드밴티스트 Method and structure for testing embedded analog/mixed-signal cores in system-on-a-chip

Also Published As

Publication number Publication date
KR960018887A (en) 1996-06-17

Similar Documents

Publication Publication Date Title
KR100600211B1 (en) Integrated circuit comprising a self-test device for executing a self-test of the integrated circuit
NO162438B (en) AUTOMATIC TESTING SYSTEM.
US5850512A (en) Bus analyzer and method for testing internal data paths thereof
US6279123B1 (en) System for viewing and monitoring embedded processor operation
KR0131156B1 (en) Controller tester and control method
US4627056A (en) Check system for a control board
KR960009918B1 (en) Inter processor communication of the tdx
KR100250597B1 (en) Method for testing function of computer and apparatus thereof
KR100397921B1 (en) testing apparatus and method for configuration board of switching system
JPH09178443A (en) Image processing system for checking product
KR20000026480A (en) Test circuit for integrated circuit
JPS61138184A (en) Hardware confirmation method of tester by test program
JPH04155278A (en) Lsi tester
KR20000038033A (en) Method for testing board using intelligent knowledge base
CN115543849A (en) Numerical control system testing method and device, computer equipment and storage medium
JP2935710B2 (en) Test equipment for processor integrated circuit devices
JPH04369044A (en) Testing device for computer
KR100477138B1 (en) Personal computer systems
JPS63295979A (en) Self-diagnostic apparatus for electronic circuit package
JPS6367064A (en) Testing method by computer control testing machine
JPH03282830A (en) Circuit test system
JPH0561712A (en) Pseudo fault testing system
JPH02162403A (en) Digital control system
JPS63231540A (en) Pseudo fault generating circuit
JPH0635531A (en) Diagnostic method and device for controller

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081104

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee