KR0130110Y1 - 라인 캐소드형 평판 음극선관의 구동방법 - Google Patents
라인 캐소드형 평판 음극선관의 구동방법 Download PDFInfo
- Publication number
- KR0130110Y1 KR0130110Y1 KR2019920024419U KR920024419U KR0130110Y1 KR 0130110 Y1 KR0130110 Y1 KR 0130110Y1 KR 2019920024419 U KR2019920024419 U KR 2019920024419U KR 920024419 U KR920024419 U KR 920024419U KR 0130110 Y1 KR0130110 Y1 KR 0130110Y1
- Authority
- KR
- South Korea
- Prior art keywords
- grid electrode
- line
- cathode
- electrode line
- driving
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
라인 캐소드로부터 발생된 전자를 순차적 주사하기 위한 다수의 전극라인으로 구성된 그리드 전극을 구비한 라인 캐소드형 평판 CRT의 구동장치에 있어서, 상기 각 그리드 전극라인에 인가되는 구동신호는 수평동기신호의 상승에지에 동기하여 상승하고, 다음번 그리드 전극라인에 대한 전자공급을 위해 상기 라인 캐소드에 인가되는 캐소드 펄스 파워신호의 상승에지에 동기하여 하강되는 구형파 펄스로 구성되며, 전단의 그리드 전극라인에 인가되는 구동신호와 다음단의 그리드 전극라인에 인가되는 구동신호 사이에 소정의 시간간격이 주어지는 것을 특징으로 하는 라인 캐소드형 평판 CRT의 구동장치가 제공되며, 이에 의해 인접한 라인간의 크로스토크 현상을 방지할 수 있다.
또한 캐소드 펄스 파워신호의 하강시점과 다음번 그리드 전극라인에 대한 구동신호의 상승 시점간에 소정의 시간 간격을 줌으로 인해 전자구름대의 균일성을 확보할 수 있다.
Description
제1도는 본 고안이 적용되는 일반적인 라인 캐소드형 평판 CRT의 단면구조도.
제2a도는 제1도에서 제1 및 제2그리드 전극의 개략 평면도.
제2b도는 제2a도에서 하나의 제1그리드 전극라인에 대한 등가회로도.
제3도는 종래의 평판 CRT의 구동장치를 설명하기 위한 타이밍도.
제4도는 제3도에서 일구동 전압에 대한 응답특성도.
제5도는 본 고안에 따른 평판 CRT의 구동장치를 설명하기 위한 타이밍도이다.
본 고안은 평판 디스플레이, 예를들어 LCD, PDP, EL 소자 등에 모두 적용가능한 것으로, 특히 라인 캐소드(line cathode)를 사용하는 평판 CRT(Flat CRT)의 구동장치에 관한 것이다.
현재 브라운관 형 CRT는 휘도, 해상도, 시야각(view angle)등 화상의 질면에서 다른 디스플레이 소자에 비하여 최상의 질을 갖고 있다. 그러나 40인치 이상의 화면 크기를 갖는 CRT는 큰 화면 사이즈로 인한 깊이와 무게의 증가로 인하여 많은 제약을 안고 있다.
따라서 상기한 문제를 해결하기 위한 하나의 방안으로서 제1도에 도시된 바와같은 라인 캐소드를 사용한 평판 CRT가 제안되었다.
제1도에서 1은 배면 플레이트, 2는 가열형 필라멘트로 구성되어 전자 발생원을 형성하는 라인형 캐소우드, 3은 캐소드에서 방출된 전자를 가속시키는 메쉬(mesh)형 가속전극, 4는 로우(row) 방향으로 배열된 다수의 전극으로 이루어진 제1그리드 전극, 5는 그리드 글래스, 6은 빔통과 홀, 7은 컬럼(column) 방향으로 배열된 다수의 전극으로 이루어진 제2그리드 전극, 8은 양의 고전압이 인가되는 애노드 전극, 9는 형광체, 10은 글래스로 이루어진 전면 플레이트, 11은 배면전극을 각각 나타낸다.
제2a도는 상기한 제1도에서 제1 및 제2그리드 전극을 개략적으로 도시한 것이고, 제2b도는 하나의 제1그리드 전극 라인에 대한 등가회로도를 나타낸 것이다.
제2a도에서 제1 및 제2그리드 전극은 각각 다수의 전극 라인으로 구성되나 도면상에는 설명의 편의상 4개의 전극 라인만을 도시하였다.
또한 다수의 제1그리드 전극라인(G11 내지 G14)과 제2그리드 전극라인(G21 내지 G24) 사이에는 그리드 글래스(5)가 개재되어 있으나 도시를 생략한 것이며, 다수의 제1그리드 전극라인(G11 내지 G14)과 다수의 제2그리드 전극라인(G21 내지 G24)의 교차부에는 그리드 글래스(5)를 통하는 빔통과 홀(6)이 픽셀수 만큼 매트릭스 방식으로 형성되어 있다.
상기한 바와같은 구조를 갖는 평판 CRT는 캐소드(2)에 펄스 전압의 인가에 따라 라인형 캐소드(2)로 부터 방출된 전자들이 제로전위를 갖는 배면전극(11)과 제1그리드 전극(4) 사이에서 가속전극(3)에 의해 제1도에 도시된 바와같은 단진동을 행하게 되어 전자 구름을 형성한다.
그후 로우방향의 제1그리드 전극라인(G11 내지 G14) 중 어느하나와 컬럼방향의 제2그리드 전극라인(G21 내지 G24) 중 어느하나에 (+)전압이 인가될 때 두 전극라인의 교차부의 빔통과 홀(6)을 전자가 통과한 후 (+)전압이 인가된 애노드 전극(8)에 의해, 애노드 전극(8)의 후단에 있는 형광체를 때리게 된다.
이러한 평판 CRT는 그리드 전극을 스캐닝 방식으로 제어하여 전면 플레이트에 화상을 표시한다. 이러한 스캐닝 방식에 의한 종래의 그리드 전극 제어를 위한 신호 파형도가 제3도(a) 내지 (f)에 도시되어 있으며 종래의 제1그리드 전극라인(G11 내지 G14)에 대한 제어신호는 제3도(c) 내지 (f)에 도시되어 있다. 우선 제1그리드 전극라인(G11)에 대한 제어신호(S11)는 캐소드 펄스 파워신호(CPP)의 상승에지 및 제3도(a)의 수평동기 신호(HSYNC)하강에지에 동기되어 하이레벨(H)로 상승하며, 다음번 CPP의 상승에지 및 HSYNC의 하강에지에 동기되어 로우레벨(L)로 하강한다.
또한 두 번째 제1그리드 전극라인(G12)에 대한 제어신호(S12)는 두 번째 CPP의 상승에지에 동기되어 하이레벨(H)로 상승하고 세 번째 CPP의 상승에지에 동기되어 로우레벨(L)로 하강한다.
즉, 첫 번째 제1그리드 전극라인(G11)과 두 번째 제1그리드 전극라인(G12)에 대한 제어신호(S11,S12)가 어떤 시간 간격도 없이 첫 번째 제1그리드 전극라인(G11)이 로우레벨(L)로 됨과 동시에 두 번째 제1그리드 전극라인(G12)이 하이레벨(H)로 제어신호가 인가된다. 이와 동일한 방식으로 세 번째 및 네 번째 제1그리드 전극라인(G13,G14)에 대한 제어신호(S13,S14)가 순차로 인가된다.
한편 제1그리드 전극라인 하나에 대한 등가회로는 제2b도와 같이 표현될 수 있으며, 제2b도에서 R은 제1그리드 전극으로 사용한 금속 전극의 저항값이며, 캐패시턴스 C는 다음과 같이 구해진다.
여기서 εO: 진공의 유전율
εr: 그리드 글래스의 유전율
A : 제1그리드 전극과 제2그리드 전극간의 겹치는 면적,
d : 제1그리드 전극과 제2그리드 전극간의 간격이다.
따라서 첫 번째 및 두 번째 제1그리드 전극라인(G11,G12)에 대한 제어신호(S11,S12)를 각각 순차적으로 인가하면, 제4도에 도시된 바와같이 제2도(b) 등가회로의 RC시정수에 의해 제1그리드 전극라인(G11)의 제1홀(61)와 제4홀(64) 사이에는 tp시간만큼의 지연이 발생된다.
그 결과 제1그리드 전극라인(G11과 G12) 간에는 tp (즉,, 여기서 n은 제2그리드 전극라인 수) 기간 만큼의 크로스토크(crosstalk) 현상이 발생하여, 즉, 제1그리드 전극라인(G11)의 잔상이 제1그리드 전극라인(G12)에 겹쳐지게됨에 따라 선명도가 떨어지는 문제점이 있었다.
더욱이 종래에 있어서는 제3도(b)에 도시된 바와같이 제1그리드 전극라인(G11 내지 G14)에 대한 제어신호(S11 내지 S14)가 인가될 때, 즉 화상 표시기간 동안에 캐소드(2)에 펄스 파워신호(CPP)가 동시에 인가되고 있어 캐소드(2)로부터 발생된 전자는 첫 번째 제1그리드 전극라인(G11)에 형성된 빔통과 홀(61)을 통하여 일시적으로 가장 많은 전자가 통과하게되고 점차적으로 빔통과 홀(64)에 있어서는 적은 수의 전자가 통과하게 된다. 즉, 캐소드 라인의 앞 부분쪽으로 전자들이 몰려 균일성이 깨지는 문제점이 발생하였다.
또한 R.G.B 칼라표시를 위하여 일화면분의 데이타를 갖고 있는 수평동기신호(VSYNC)의 1주기기간에 대하여 캐소드(2)에 인가되는 펄스 파워신호(CPP)를 3등분하여 인가하는 방식을 채택하고 있었으나 이로인해 인가펄스간의 시간이 길어져서 전자구름의 균일성에 문제가 발생하였다.
이러한 종래기술의 문제점을 고려하여, 본 고안의 목적은 인접한 그리드 전극라인간의 크로스토크 현상을 방지하고, 전자구름대의 균일성을 확보하여 워시보딩(washboarding) 현상을 줄일 수 있는 라인 캐소드형 평판 CRT의 구동장치를 제공하는 것이다.
상기한 목적을 달성하기 위한 본 고안은 라인 캐소드로부터 발생된 전자를 순차적 주사하기 위한 다수의 전극라인으로 구성된 그리드 전극을 구비한 라인 캐소드형 평판 CRT의 구동장치에 있어서, 상기 각 그리드 전극라인에 인가되는 구동신호는 수평 동기신호의 상승에지에 동기하여 상승하고, 다음번 그리드 전극라인에 대한 전자공급을 위해 상기 라인 캐소드에 인가되는 캐소드 펄스 파워신호의 상승에지에 동기하여 하강되는 구형파 펄스로 구성되며, 전단의 그리드 전극라인에 인가되는 구동신호와 다음단의 그리드 전극라인에 인가되는 구동신호 사이에 소정의 시간간격이 주어지는 것을 특징으로 한다.
본 고안에 따르면 캐소드 펄스 파워신호의 하강시점과 다음번 그리드 전극라인에 대한 구동신호의 상승시점간에 상기 소정시간 간격보다 작은 시간간격이 주어지므로,즉, 모든 그리드 전극이 오프 상태일 때 라인 캐소드에 전압이 인가되므로 캐소드로부터 발생된 전자들이 일시적으로 빨려들어가는 형상을 방지하여 화면의 밝기 차이를 줄일 수 있다.
또한 상기와 같이 인접한 그리드 전극라인에 대한 구동신호간에 소정의 시간간격을 주는 것에 의해 그리드 라인간의 크로스토크 현상을 방지할 수 있다.
이하에 도면을 참고하여 본 고안에 따른 라인 캐소드형 평판 CRT의 구동장치를 상세하게 설명한다. 본 고안은 제1 및 제3도에 도시된 라인 캐소드형 평판 CRT를 기초로하여 이루어졌으며, 본 고안의 일실시예에 따른 평판 CRT의 구동장치를 설명하기 위한 제어신호의 타이밍도가 제5도(a) 내지 (b)에 도시되어 있다.
본 고안에 있어서는 제5도(a) 내지 (f)에 도시된 바와같이 그리드 라인간의 크로스토크 현상을 방지하기 위하여 예를들어 제4도에 도시된 제1 또는 제2그리드 라인(G11 내지 G14)의 각각에 순차적으로 인가되는 구동신호(S11 내지 S14)사이에 소정의 시간 간격(td)을 준 것을 특징으로 한다.
이를 위해 각 그리드 전극, 예를들어 첫 번째 그리드 전극라인(G11)에 인가되는 구동신호(S11)는 수평동기신호(HSYNC)의 상승에지에 동기하여 상승하고, 다음번, 즉 두 번째 그리드 전극라인(G12)에 대한 전자공급을 위해 라인이 캐소드(2)에 인가되는 캐소드 펄스 파워신호(CPP)의 상승에지에 동기하여 하강하는 구형파 펄스로 이루어진다.
다음에 두 번째 그리드 전극라인(G12)에 대한 구동신호(S12)는 상기 캐소드 펄스 파워신호(CPP)가 로우레벨(L)로 하강한 후 매우 짧은 기간(ts) 후에 상기 첫 번째 그리드 전극라인(G12)에 대한 구동신호(S11)와 마찬가지 방식으로 인가된다.
이하 그리드 전극라인(G13,G14)에 대한 구동신호(S13,S14)도 상기한 방식과 동일하게 제5도(e)와 (f)에 도시된 것처럼 순차적으로 인가된다.
종래에는 수평동기신호(SHYNC)와 캐소드 펄스 파워신호(CPP)는 서로 정반대의 구동파형을 갖는 신호로 구성되었으나, 본 고안에서는 상기와 같은 평판 CRT의 구동을 위해 캐소드 펄스 파워신호(CPP)의 하이레벨(H) 신호 구간이 바로전에 구동된 그리드 라인의 수평 주사기간(th)과 중복되지 않는 범위로 수평동기신호(HSYNC)의 하이레벨(H) 신호구간과 겹치도록 제어신호를 구성하였다.
상기와 같이 인접한 그리드 전극라인에 대한 구동신호를 일정 간격을 두고 순차적으로 구동함에 의해 그리드 전극라인간의 크로스토크 현상을 방지할 수 있게 되었다.
또한 라인 캐소드를 가열하기 위해 인가되는 캐소드 펄스 파워신호는 전단의 그리드 전극라인에 대한 구동신호의 하강에지에 동기하여 상승하여 다음단의 그리드 전극라인에 대한 구동신호가 인가 되기전에 하강하는 펄스 파향으로 구성하였다.
따라서 모든 그리드 전극이 오프상태 일 때, 즉 디스플레이가 이루어지지 않는 기간에 라인 캐소드에 구동전압이 인가되므로 라인 캐소드로부터 발생된 전자들이 일시적으로 빨려들어가는 현상을 방지하여 화면의 밝기 차이를 줄일 수 있다.
Claims (2)
- 라인 캐소드로부터 발생된 전자를 순차적 주사하기 위한 다수의 전극라인으로 구성된 그리드 전극을 구비한 라인 캐소드형 평판 CRT의 구동장치에 있어서, 상기 각 그리드 전극라인에 인가되는 구동신호는 수평동기신호의 상승에지에 동기하여 상승하고, 다음번 그리드 전극라인에 대한 전자공급을 위해 상기 라인 캐소드에 인가되는 캐소드 펄스 파워신호의 상승에지에 동기하여 하강되는 구형파 펄스로 구성되며, 전단의 그리드 전극라인에 인가되는 구동신호와 다음단의 그리드 전극라인에 인가되는 구동신호 사이에 소정의 시간간격이 주어지는 것을 특징으로 하는 라인 캐소드형 평판 CRT의 구동장치.
- 제1항에 있어서, 상기 캐소드 펄스 파워신호의 하강시점과 다음번 그리드 전극라인에 대한 구동신호의 상승 시점간에 상기 소정의 시간간격보다 작은 시간간격이 주어지는 것을 특징으로 하는 라인 캐소드형 평판 CRT의 구동장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019920024419U KR0130110Y1 (ko) | 1992-12-04 | 1992-12-04 | 라인 캐소드형 평판 음극선관의 구동방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019920024419U KR0130110Y1 (ko) | 1992-12-04 | 1992-12-04 | 라인 캐소드형 평판 음극선관의 구동방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940017151U KR940017151U (ko) | 1994-07-25 |
KR0130110Y1 true KR0130110Y1 (ko) | 1999-03-20 |
Family
ID=19345703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019920024419U KR0130110Y1 (ko) | 1992-12-04 | 1992-12-04 | 라인 캐소드형 평판 음극선관의 구동방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0130110Y1 (ko) |
-
1992
- 1992-12-04 KR KR2019920024419U patent/KR0130110Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940017151U (ko) | 1994-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0054054B1 (en) | Flat panel display system | |
US20040080280A1 (en) | High resolution and high luminance plasma display panel and drive method for the same | |
US5202674A (en) | Apparatus for and method of driving electrodes of flat display | |
JPS5832897B2 (ja) | 画像表示装置 | |
US6166490A (en) | Field emission display of uniform brightness independent of column trace-induced signal deterioration | |
US5796375A (en) | Video display using field emission technology | |
KR0130110Y1 (ko) | 라인 캐소드형 평판 음극선관의 구동방법 | |
WO2000072297A9 (en) | An electronic system associated with display systems | |
US7142199B2 (en) | Matrix type-flat-panel display device having multi data lines and method for driving the same | |
JPH0727337B2 (ja) | 蛍光表示装置 | |
KR100342831B1 (ko) | 전계 방출 표시소자와 그의 구동장치 및 방법 | |
KR100251148B1 (ko) | 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 | |
KR100293513B1 (ko) | 전계방출표시장치의구동방법 | |
KR100262336B1 (ko) | 전계방출표시기의게이트구동방법 | |
KR20000019654A (ko) | 전계방출 표시장치의 구동방법 | |
JP4646989B2 (ja) | プラズマディスプレイパネルの駆動方法および表示装置 | |
KR950001493B1 (ko) | 라인 캐소드형 평판 crt | |
KR100599643B1 (ko) | 플라즈마 표시패널 및 그의 구동방법 | |
JP2538092B2 (ja) | 画像表示素子の駆動方法 | |
JPH02100247A (ja) | 画像表示装置 | |
JP2543064B2 (ja) | 画像表示装置 | |
JP3067249B2 (ja) | プラズマディスプレイの駆動方法 | |
JPH0419947A (ja) | 平板型表示装置 | |
JPS643280B2 (ko) | ||
JPS60220680A (ja) | 画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20020730 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |