KR0125595B1 - 전력승산회로 - Google Patents

Abstract

전압출력단자들간에 피측정계의 전력에 대응하는 제 1출력전압을 발생하는 홀소자를 포함하는 전력승산회로이고 이 회로는 피측정계의 전원전압의 극성을 검출하는 전압극성검출회로와 제 1출력전압과 극성을 공급받기 위하여 접속되어 제 1출력전압을 증폭하고 극성에 따라서 증폭된 제 1출력전압과 이 증폭된 제 1출력 전압의 반전된 전압을 절환하여 제 2출력전압을 발생하는 동작회로를 포함하고 또 이 회로가 제 2출력전압을 적분하여 적분된 신호를 발생하는 적분증폭기회로와, 홀소자의 전압출력 단자들중의 하나와 접지간에 접속되어 적분된 신호를 수신하도록 접속된 가변저항소자를 포함하고 그 저항치가 적분된 신호에 의해서 변화되어 홀소자의 옵세트전압이 영으로 감소되는 전력승산회로.

Description

전력 승산회로

제 1도는 본 발명의 일실시에 의한 전력승산회로의 회로도.

제 2도는 제 1도에 나타낸 전력승산회로의 각종 서브유니트의 파형도

제 3도는 본 발명에 의한 다른 실시예에 의한 전력승산회로의 회로도

제 4도는 종래의 전력승산회로의 회로도

제 5도는 가계 생성부의 레이아웃도

제 6도는 홀소자(Hall element)의 등기회로도

제 7도는 홀기전력과 옵세트전압과의 관계를 설명하는 도면

본 발명은 홀소자(Hall element)를 사용한 전력승산회로에 관한 것이며 더 구체적으로는 홀소자의 옵세트보상수단을 개량한 전력계 또는 와트아워미터등에 사용되는 전력승산 회로에 관한 것이다.

일반적으로 이 종류의 전력승산회로들은 복잡하지 않을 구조와 소형이란 점에서 전력계 및/또는 와트아워미터의 전력승산회로로써 널리 사용하고 있다. 그와 같은 종래의 전력승산회로를 제 4도를 참조하여 설명하겠다.

피측정계의 전원전압이 입력단자들(P1, P2)에 입력되고 저항들(RA, RB)로 되는 전압분압회로로 구성된 전압변환회로(1)를 통하여 전압 - 전류 변환회로(2)로 입력된다.

전압 - 전류 변환회로(2)는 홀소자의 입력전압에 비례하는 전류를 홀소자(3)의 제어전류단자 (T1)로 출력한다. 한편 피측정계로부터의 전류는 제 5도에 나타낸 자성체코어(104)에 감긴 전류코일(105)의 입력단자(I_S, I_L)로 입력되어 입력전류에 비례하는 자계가 갭(106)에 발생된다.

그 결과 그 기전력은 갭(106)의 자계에 대해서 또 단자(T1)로부터 단자(T2)로 홀소자(3)의 제어전류가 흐르는 방향에 대해서 직교되게 위치하는 홀소자(3)의 전압출력단자들(T3, T4)에 발생된다.

Ey = Rh·Bz·Jx ………(1)

여기서 Rh는 홀계수, Bz는 자계강도, Jx는 전류밀도이다.

제 4도에서 자계의 방향은 화살표(X)로 나타냈다. 가변저항기(VR1)가 전압출력단자들(T3, T4)간에 접속되고 홀소자(3)의 특성의 비대칭에 의해서 발생되는 옵세트전압을 보상하는 작용을 한다.

그 가동접점은 제어전류단자(T2)와 함께 접지에 접속되고 전력승산회로의 단자들(OUT1, OUT2)은 각각 전압출력단자들(T3, T4)에 접속되어 있다.

다음에 옵세트전압 발생의 메카니즘을 제 6도에 나타낸 홀소자(3)의 내부등가회로를 참조하여 설명하겠다. 이 등가회로는 도면에 나타낸 것과 같이 저항브리지회로로 표시되어있다.

전압(E0)이 단자(T1)와 브리지저항들에 인가될 때에 각 노드들의 전압을 E1, E2, E3 및 E4라고 하고 브리지저항들을 각각 R1, R2, R3 및 R4라고 하면 출력전압은 식(2)으로 주어진다.

.........(2)

자계가 0이면

R1/R2=R3/R4...............(3)

고로 E3-E4=0

상기 식들((2), (3))에서 전압(E0)과 저항들 (R5, R6, R7, R8)은 확실하게 표시되지 않지만 그들은 전압들(E1, E2, E3, E4)에 포함되고 홀소자(3)가 극히 높은 입력 임피던스를 갖는 다음 회로에 접속되면 홀소자(3)의 단자들 (T3, T4)간의 출력전압은 식(2)에 나타낸 전압(E3-E4)과 거의 같다.

그러나 예를들어 저항(R1)이 r1만큼 감소되는 방향으로 변동되면

......(4)

그러므로 자계가 0일지라도 잔류전압에 의해서 옵세트전압이 단자들(T3, T4)간에 발생된다.

다음에 자계가 존재할 경우의 옵세트전압의 영향을 설명하겠다. 도면에 나타낸 것과 같은 자계가 제 6도의 홀소자(3)에 가해지고 저항기들(R1, R4)의 저항치가 감소하고 한편 저항들(R2, R3)의 저항치가 증가된다고 할 때의 자계의 정/부 방향의 4종의 조합에 제어전류의 0°/180°의 4종의 조합에 대한 단자들(T1, T2)간에 반파교류전류가 흐를때의 출력전압 단자들(T3, T4)간의 전위차를 제 7도에 도표로 표시하겠다.

제 7도의 윗줄은 자계강도의 파형을 나타내고 중간줄은 측정할 시스템의 전원전압의 파형을 나타내고 아랫줄은 옵세트가 없는 경우의 파션으로 나타낸 출력전압의 파형을 나타낸다.

저항(R1)의 옵세트가 저항치가 감소되는 방향으로 발생된다고 하면 제 7도의 아랫줄에 실선으로 나타낸 것과 같이 출력전압은 그 옵세트전압의 양만큼 증감량된다.

따라서 옵세트전압에 의해서 생성된 출력전압의 편차를 해소하기 위하여 제 4도에 나타낸 것과같이 가변저항(VR1)을 설비하여 자계가 가해지지 않은 상태에 출력전압이 영(0)으로 되게 조절되어 있다.

상기 종래의 전력승산회로에 있어서는 온도 변화 또는 경년변화에 의해서 생성되는 옵세트저항치의 변동에 대해서 옵세트를 보상하기 위한 가변저항치의 조절이 불가결하였다. 그러나 일반수용가에 사용되고 있는 전력계에 대해서 이와같은 계속적인 조절조작은 현실적으로 불가능하고 에러의 발생은 불가피하다. 또 가변저항기와 같은 기계적 접촉부분을 갖는 부품의 필요로 인하여 신뢰성 문제도 있었고 전력승산회로를 LSI화하는 것이 곤란하였다.

따라서 본 발명의 목적은 온도변화 또는 경년변화등으로 인한 옵세트전압을 자동적으로 보정할 수 있는 전력승산회로를 제공하는데 있다.

본 발명의 이들 목적은 그 전압출력단자들간에 피측정계의 전력에 대응하는 제 1출력 전압을 발생하는 홀소자를 포함하는 전력승산 회로를 제공함으로써 달성될 수 있다.

또 이회로는 피측정계의 전원전압의 극성을 검출하는 전압극성 검출회로와 제 1출력전압 및 극성을 공급받기 위하여 접속되어 제 1출력전압을 증폭하고 극성에 따라서 증폭된 제 1출력전압과 이 증폭된 제 1출력전압의 반전된 전압을 절환하여 제 2출력전압을 발생하는 연산회로를 구비하고 있다.

또 이 회로는 제 2출력전압을 적분하여 적분된 신호를 발생하는 적분증폭회로와 홀소자의 전압출력단자들 중의 하나와 접지간에 접속되어 적분된 신호를 공급받는 가변저항소자를 구비한다. 그 저항치는 적분된 신호에 의해서 변경되어 홀소자의 옵세트가 영(0)으로 감소된다.

본 발명의 다른 태양에 의하면 피측정계의 전력을 검출하는 전력계가 제공되어 있다.

이 전력계는 피측정계의 전원전압을 공급받아 이 전원전압에 비례하는 제어전류로 변환하는 전압 - 전류 변환회로와 홀소자를 구비하고 있다. 이 홀소자에는 제어전류 입력단자들과 전압출력단자들이 설비되고 이 제어전류 입력단자들과 전압출력단자들이 형성하는 면이 자계에 대해서 실질적으로 직교되게 홀소자가 위치된다.

자계의 강도는 피측정계의 전류에 비례한다. 홀소자는 전압 - 전류 변환회로에 접속되어 제어 전류입력단자들을 통하여 제어전류가 흘러 상기 피측정계의 전력에 대응하는 제 1출력 전압을 전압단자들간에 발생한다.

전력계는 피측정계의 전원전압의 극성을 검출하는 전압극성 검출회로와, 제 1출력전압을 공급받기 위하여 접속되어 제 1출력전업을 증폭하여 증폭된 제 1출력전압과 증폭된 제 1출력전압의 반전된 전압을 발생하는 연산증폭기 회로를 구비한다. 전력계의 출력은 이 연산증폭기회로에 접속되어 피측정계의 전력으로써 증폭된 제 1출력전압을 출력한다.

이 전력계는 증폭된 제 1출력전압, 반전된 전압 및 극성을 공급받기 위하여 접속되어 극성에 따라서 제 1출력전압과 반전된 전압을 절환하여 제 2출력전압을 발생하는 스위치회로와 제 2출력전압을 적분하여 적분된 신호를 발생하는 적분증폭기도 구비하고 있다.

또 이 전력계는 홀소자의 전압출력단자들중의 하나와 접지간에 연결되어 적분된 신호를 수신하기 위하여 접속된 가변저항소자를 구비하고 있다.

그 저항치는 적분된 신호에 의해서 변화되어 홀소자의 옵세트전압이 영으로 감소된다.

본 발명에서는 상기 수단을 채용함으로써 옵세트전압의 적분치가 피측정계의 전원전압의 극성에 응하여 적분회로로의 입력이 변화되게 구성함으로써 방향성을 갖고 증감된다.

따라서 가변저항의 저항치는 거분회로에 의해서 출력되는 적분치의 크기에 따라서 증감된다. 이것이 옵세트 저항의 변동이 보상될 수 있게 하므로 옵세트가 없이 전력을 계산할 수 있다.

도면을 참조하여 본 발명의 실시예를 이하에 설명한다. 도면들 중 동일부호는 동일 또는 대응부분을 가리킨다.

제 1도는 본 발명의 일실시예에 의한 전력 승산회로의 회로도이다. 제 1도에서 P1 및 P2는 피측정계의 AC100V등의 전원전압을 입력하는 전원전압 입력단자들이다.

1은 입력단자들(P1, P2)로 입력하는 전원전압을 상승 또는 하강하여 전력승산회로의 전압을 일치시키는데 적합한 전압으로 변환하는 전압 변환회로이고 이 전압변환회로(1)는 제 1도에 나타낸 것과 같은 저항들(RA, RB)에 의한 전압분압회로를 사용하여 구성할 수 있다.

2는 그 출력단자(1a)에서 전압변환회로(1)의 출력전압에 비례하는 전류를 출력하는 전압 - 전류변환회로이다. 3은 홀소자이고 그것에는 전압 - 전류변환회로(2)로부터 출력되는 전류를 입력하는 제어전류입력단자들과 홀효과에 의해서 얻어진 전압을 출력하는 전압출력단자들(T3, T4)이 설비되어 있다.

그 구성은 제 5도에 나타낸 것과같이 전류코일(105)이 그 둘레에 감겨있는 자성체코어(104)의 갭(106)내에 홀소자(3)가 보지되고 제어전류입력단자들(T1, T2) 및 전압출력단자들 (T3, T4)에 의해서 형성되는 면이 갭(106)내에 발생된 자계에 대해서 직교되도록 되어 있다.

자계의 방향은 제 1도의 화살표(X)로 나타냈다. 4는 홀소자(3)의 전압출력단자들(T3, T4)에서 출력되는 AC전압을 받아들여 전력승산회로의 출력단자(OUT1)로 AC전압의 편차를 출력하는 감산증폭기이고 그 출력단자(OUT2)는 접지에 접속되어 있다.

5는 감산증폭기(4)로부터 가해지는 복수의 전압의 극성을 반전시키는 부호반전증폭기, 6은 피측정계의 전원전압의 극성을 판정하는 전압변환회로(1)의 입력단자(P2)와 출력단자 (1a)간에 접속된 전압극성 검출회로이다.

전압극성검출회로(6)의 출력은 판정된 극성이 정이면 인버터(8)를 거쳐서 스위치(SW1)를 폐로하고 스위치(SW2)를 개로하고 판정된 극성이 부이면 인버터(8)를 거쳐서 스위치 (SW1)를 개로하고 스위치(SW2)를 폐로한다.

스위치회로(7)의 스위치들(SW1, SW2)은 각각 레벨 1의 입력신호에 의해서 폐로상태로 놓이고 레벨 0의 입력신호에 의해서 개로상태로 놓이는 스위치들이다. 스위치(SW1)의 1차측은 신호반전증폭기(5)의 출력에 접속되어 있고, 한편 스위치(SW2)의 1차측은 감산증폭기(4)의 출력에 접속되어 있다.

9는 스위치들(SW1, SW2)의 2차측으로부터 출력되는 전압을 적분하는 적분증폭기이다.

10은 접지와 전압출력단자(T3)간에 접속되어 그 저항치가 적분증폭기(9)의 출력에 의해서 제어되는 가변저항소자이다. 그것은 FET 또는 Cds포토컵플러등을 사용하여 실시할 수 있다. Rc는 전압출력단자(T4)와 접지간에 접속되어 옵세트저항치(r1)가 부인 경우를 고려하여 설비된 저항기이다.

감산증폭기(4)는 예를 들면 연산증폭기(OP1)와 저항기들(Rd, Re, Rf, Rg)로 구성되고 적분증폭기(9)는 예를 들면 연산증폭기(OP2), 저항(Rh) 및 콘덴서(Ca)로 구성되어 있다.

다음에 상기 구성의 회로동작을 설명한다. 전원전압 입력단자들(P1, P2)로 입력되는 피측정계의 전원전압을 전압변환회로(1)에 대해서 적절한 전압으로 변환되어 전압 - 전류변환회로(2)로 입력된다. 전압 - 전류변환회로(2)내에서 전압에 비례하는 전류로 변환하여 얻은 전류는 홀소자(3)의 제어전류입력단자(T1)로부터 홀소자(3)의 단자(T2)로 흐른다. 한편 피측정계의 전류는 자성체코어(104)의 전류코일(105)로 흘러 피측정계의 전류에 비례하는 강도로 갭내에 자계를 생성한다.

따라서 이것은 식(1)으로 표시되는 홀기 전력을 홀소자(3)의 전압출력단자들(T3, T4)에 발생되게 한다. 따라서 전압출력단자들(T3, T4)간의 출력전압차는 피측정계의 전압과 전류의 적에 비례한다. 다시말하면 그것은 피측정계의 전력에 비례한다. 감산증폭기(4)는 전압출력단자들(T3, T4)로부터 입력되는 두가지 입력을 차동적으로 증폭하여 이들 전압출력단자들(T3, T4)간의 출력전압차가 피측정계의 전력치로써 출력단자들(OUT1, OUT2)로부터 밖으로 출력된다. 전압변환회로(1)내에서 전압변환을 행했던 피측정계의 전원전압의 극성은 전압극성 검출회로(6)에 의해서 판정되고 이 판정된 극성이 스위치회로(7)에 의해서 적분증폭기(9)로 입력되는 증폭기(4)의 출력 전압의 위상을 바꾸는데 사용된다.

이 동작은 다음과 같다. 예를들어 피측정계의 전원전압의 극성이 정이면 스위치(SW1)가 폐로되고 스위치(SW2)가 개로되어 부호반전 증폭기(5)에서 감산증폭기(4)의 출력전압의 극성이 반전된 출력전압이 적분증폭기(9)로 입력된다. 이와 반대의 상황으로 피측정계의 전원전압의 극성이 부이면 스위치(SW1)는 개로되고 스위치(SW2)는 폐로되어 감산증폭기(4)의 출력전압이 극성반전없이 직접 적분증폭기(9)로 입력된다. 적분증폭기(9)는 스위치회로(7)의 출력전압을 적분하여 그 결과를 가변저항소자(10)로 출력한다.

가변저항소자(10)는 옵세트전압에 대해서 보상하는 방향으로 그 저항치를 변화시킨다.

이 변화는 입력전압의 부호와 크기에 따라서 변화된다.

다음에 정현파의 입력시의 각 위치에서의 대표적인 파형을 제 2도를 참조하여 설명하겠다.

(a)는 자성체코어(104)의 갭(106)의 자계강도를 나타낸다. (b)는 홀소자(3)으로 입력되는 전압 - 전류변화회로(2)로부터의 출력의 전류파형을 나타낸다. (c)는 감산증폭기(4)의 출력의 파형을 나타낸다.

제 2도의 (c), (d) 및 (e)에 있어서 옵세트가 없을 때의 파형을 파선으로 나타내고 한편 옵세트가 존재하는 파형은 실선으로 나타냈다. 이들 파형 모두는 제 7도에 나타낸 자계의 방향과 전류의 극성의 조합 규칙에 따라서 발생된다.

(d)는 부호 반전증폭기(5)의 출력파형이고 파형(c)을 반전한 파형이다. (e)는 피측정계의 전원전압에 응답하여 전압극성검출회로 (6)에 의해서 스위치회로(7)를 동작시켜 얻은 스위치회로(7)의 출력의 파형이다.

또 그것은 적분증폭기(9)로 입력되는 파형이기도 한다. 도면에 (Ⅰ)로 표시된 기간중에 (d)로 나타낸 부호반전증폭기(5)의 출력전압이 스위치(SW1)의 폐로에 의해서 적분증폭기(9)로 입력된다. 또 도면에(Ⅱ)로 표시된 기간중에 (c)로 나타낸 감산증폭기 (4)의 출력전압이 스위치(SW2)의 폐로에 의해서 적분증폭기(9)로 입력된다. 옵세트가 없는 경우에는 기간 (Ⅰ)중의 (e)의 파선으로 나타낸 파형은 기간(Ⅱ) 중의 (e)의 파선으로 나타낸 파형과 극성이 반대하고 크기가 같으므로 적분증폭기(9)의 출력은 기간(Ⅰ)와 기간(Ⅱ)의 1주기를 적분하면 영(0)이 된다.

홀소자(3)내에 옵세트저항(r1)(r10)이 존재하는 경우에 실선(e)으로 나타낸 파형이 부의 방향으로 옵세트되므로 적분증폭기(9)에 의해서 적분된 출력이 (f)로 나타낸 것과 같이 영이 아니다.

가변저항소자(10)는 적분증폭기(9)의 출력에 의해서 다음과 같이 제어된다.

가변저항소자(10)의 저항은 적분증폭기(9)의 출력전압이 높아지는데 따라서 홀소자(3)의 옵세트저항(r1)을 보상하는 저항치에 도달할 때까지 감소되고 그때의 적분증폭기(9)의 입력 전압파형이 파선(e)으로 나타낸 파형을 갖는다. 적분증폭기(9)의 출력은 그 이상 변화되지 않아 가변저항소자(10)의 저항이 그 상태로 유지되어 기간(Ⅲ)의 상태로 되다.

저항(Rc)은 옵세트저항(r1)이 부인 경우에 보상을 하기 위하여 필요하다.

상기 실시예로 홀소자(3)의 특성 변화에 의해서 발생되는 옵세트전압이 자동적으로 보정될 수 있으므로 전력을 정확하게 계산할 수 있다.

제 3도는 본 발명의 다른 실시예의 의한 전력승산회로를 나타낸 회로도이다. 제 1실시예에서와 같은 이점들을 위상이 180°상이하고 개인이 같은 2개의 증폭기들(12, 13)을 증폭기(4) 대신에 사용하고 연산증폭기(11)를 홀소자(3)의 전압출력단자(T4)에 접속하고 전압출력단자(T4)를 접지레벨로 보지함으로써 얻을 수 있다.

제 1도 및 제 3도에 나타낸 실시예들에서는 인버터(8)이 스위치(SW2)를 제어하는데 사용된다. 그러나 본 발명은 이들 실시예에 한정되는 것이 아니고 스위치(SW2)가 레벨 1의 입력신호에 의해서 개로상태에 놓이고 레벨 0의 입력신호에 의해서 폐로상태로 놓이는 스위치를 사용한 경우에 인버터(8)는 생략할 수 있고 스위치(SW2)는 전압극성검출회로(6)의 출력에 의해서 직접 제어된다.

또 제 1도 및 제 3도의 동작을 용이하게 이해하기 위하여 스위치(7)가 기계적 접촉을 갖는 회로로 나타내었으나 반도체스위치등 무접점 스위치를 사용할 수 있는 것은 물론이다.

상술한 바와 같이 본 발명에 의해서 고정밀도이고 온도변화 및 경년변화에 의해서 생성되는 옵세트전압의 변동이 자동적으로 보정되는 전력승산회로를 제공할 수 있다.

또 기계적 부품들을 없앴으므로 LSI화하기 용이하고 높은 신뢰성을 얻을 수 있다. 또 초기조정이 필요없이 작업이 간단화된다.

본 발명의 각종 개변이 상시 교시에 의해서 실시가능함은 명백하다. 따라서 여기에 특정지워 설명한 것이외의 방법으로 청부 청구범위내에서 본 발명을 실시할 수 있음을 알아야 하겠다.

Claims (10)

1. 피측정계의 전력에 대응하는 제 1출력 전압을 전압출력단자들간에 발생하는 홀소자, 상기 피측정계의 전원전압의 극성을 검출하는 전압극성검출수단, 상기 제 1출력전압과 상기 극성을 공급받기 위하여 상기 제 1출력전압을 증폭하고 상기 극성에 따라서 상기 제 1출력전압과 상기 증폭된 제 1출력전압의 반전된 전압을 절환하여 제 2출력전압을 발생하는 연산수단, 상기 제 2출력전압을 적분하여 적분된 신호를 발생하는 적분증폭수단 및 상기 홀소자의 상기 전압출력단자들중의 하나와 접지간에 접속되어 상기 적분된 신호를 수신하기 위하여 접속되고 그 저항치가 상기 적분된 신호에 의해서 변화되는 가변저항을 구비하여 상기 홀소자의 옵세트전압을 영으로 감소시키는 전력승산회로.
2. 제 1항에 있어서, 상기 동작수단이 상기 홀소자에 접속되어 상기 홀소자의 상기 전압출력단자들의 전압들간의 차를 검출하고 상기 차를 증폭하여 상기 증폭된 제 1출력전압으로써 발생하는 감산증폭수단, 상기 감산증폭수단에 접속되어 상기 증폭된 제 1출력전압을 반전하여 상기 증폭된 제 1출력전압의 상기 반전된 전압을 발생하는 반전증폭수단, 상기 증폭된 제 1출력전압, 상기 반전된 전압 및 상기 극성을 공급받기 위하여 접속되어 상기 극성에 따라서 상기 증폭된 제 1 출력전압과 상기 반전된 전압을 전환하여 상기 제 2출력전압을 발생하는 스위치수단을 구비한 전력승산회로.
3. 제 2항에 있어서, 상기 스위치수단이 상기 반전증폭수단의 출력단자에 접속된 제 1단자와 상기 적분증폭기수단의 입력 단자에 접속된 제 2단자를 갖는 제 1스위치, 상기 감산증폭기수단의 출력단자에 접속된 제 3단자와 상기 적분증폭기수단의 입력단자에 접속된 제 4단자를 갖는 제 2 스위치 및 상기 전원전압의 상기 극성을 반전하는 인버터 수단을 구비하고, 상기 극성이 정일때에 상기 인버터 수단을 거쳐서 상기 제 1 스위치가 폐로되고 상기 제 2스위치가 개로되어 상기 스위치 수단이 상기 반전된 전압을 상기 제 2출력전압으로써 출력하고 상기 극성이 부일때에 상기 인버터수단을 거쳐서 상기 제 1스위치가 개로되고 상기 제 2스위치가 폐로되어 상기 스위치수단이 상기 증폭된 제 1출력전압을 상기 제 2출력전압으로써 출력하는 전력승산회로.
4. 제 3항에 있어서, 상기 제 1 및 제 2 스위치들의 각각이 기계적 스위치를 포함하는 전력승산회로.
5. 제 3항에 있어서, 상기 제 1 및 제 2스위치들의 각각이 반도체 스위치를 포함하는 전력승산회로.
6. 제 1항에 있어서, 상기 연산수단이 상기 홀소자의 제 1전압출력단자에 접속되어 상기 제 1출력전압을 증폭하여 상기 증폭된 제 1출력전압을 발생하는 제 1증폭기 수단,

   상기 홀소자의 제 1전압출력단자에 접속되어 상기 제 1출력전압을 증폭하여 상기 증폭된 제 1출력전압의 반전된 전압을 발생하는 제 2증폭기수단, 및 상기 증폭된 제 1출력전압, 상기 반전된 전압 및 상기 극성을 공급받기 위하여 접속되어 상기 극성에 따라서 상기 증폭된 제 1출력전압과 상기 반전된 전압을 절환하여 상기 제 2출력전압을 발생하는 스위치 수단을 구비한 전력승산회로.
7. 제 6항에 있어서, 상기 스위치수단이 상기 제 2증폭기수단의 출력단자에 접속된 제 1단자와 상기 적분증폭기수단의 입력단자에 접속된 제 2단자를 갖는 제 1 스위치, 상기 제 1증폭기수단의 출력단자에 접속된 제 3단자와 상긴 적분증폭기수단의 상기 입력단자에 접속된 제 4단자를 갖는 제 2스위치, 및 상기 전원전압의 극성을 반전하는 인버터 수단을 구비하고, 상기 극성이 정일때에 상기 인버터 수단을 거쳐서 상기 제 1스위치가 폐로되고 상기 제 2스위치가 개로되어 상기 스위치수단이 상기 반전된 전압을 상기 제 2출력전압으로써 출력하고 상기 극성이 부일 때에 상기 인버터를 거쳐서 상기 제 1스위치가 개로되고 상기 제 2 스위치가 폐로되어 상기 스위치 수단이 상기 증폭된 제 1출력전압을 상기 제 2출력전압으로써 출력하는 전력승산회로.
8. 제 7항에 있어서, 상기 제 1 및 제 2스위치들의 각각이 기계적 스위치를 포함하는 전력승산회로.
9. 제 7항에 있어서, 상기 제 1 및 제 2스위치들의 각각이 반도체 스위치를 포함하는 전력승산회로
10. 피측정계의 전원전압을 공급받기 위하여 접속되어 상기 전원전압에 비례한 제어 전류로 상기 전원전압을 변환하는 전압 - 전류변환회로, 제어전류입력단자들과 전압출력단자들을 갖고 상기 제어전류입력단자들과 상기 전압출력단자들로 형성되는 면이 자계에 실질적으로 직교되고 자계강도가 상기 피측정계의 전류에 비례하는 자계중에 위치하고 상기 전압 - 전류변환회로에 접속되어 상기 제어 전류입력단자들을 거쳐서 상기 제어전류가 흘러서 상기 전압출력단자들간에 상기 피측정계의 상기 전력에 대응하는 제 1출력전압을 발생하는 홀소자, 상기 피측정계의 상기 전원전압의 극성을 검출하는 전압극성 검출회로, 상기 제 1출력전압을 공급받기 위하여 접속되어 상기 제 1출력전압을 증폭하여 증폭된 제 1출력전압과 상기 증폭된 제 1출력전압의 반전된 전압을 발생하는 연산증폭기회로, 상기 증폭기회로에 접속되어 상기 피측정계의 전력으로써 상기 증폭된 제 1출력전압을 출력하는 출력단자, 상기 증폭된 제 1출력전압, 상기 반전된 전압 및 상기 극성을 공급받기 위하여 접속되어 상기 극성에 따라서 상기 증폭된 제 1출력전압과 상기 반전된 전압을 절환하여 제 2출력전압을 발생하는 스위치회로, 상기 제 2출력전압을 적분하여 적분된 신호를 발생하는 적분증폭기 및, 상기 홀소자의 상기 전압출력단자들중의 하나와 접지간에 접속되어 상기 접속된 신호를 수신하고 그 저항치가 상기 적분된 신호에 의해서 변화되는 가변저항소자를 구비하여 상기 홀소자의 옵세트전압이 영으로 감소되는 전력승산회로.