KR0137088B1 - 전력연산장치 - Google Patents

Abstract

제어신호를 발생하는 제어신호 발생부를 구비한 전력 연산장치. 제어신호는 전력연산주기와 불평형보상주기를 결정한다. 또한 본 장치는 피측정계의 전압에 대응한 제1의 전압과 정전압을 제어신호의 제어에 의해 전환하여 제2의 전압을 발생하는 그리고 이 제2의 전압은 전력연산주기동안에는 제1의 전압이 되고, 불평형 보상주기 동안에는 정전압이 되는 입력전압 변환부를 구비한다. 또한 본 장치는 제2의 전압과 홀소자체에 인가되는 자계에 의해 발생한 자속밀도와의 곱에 대응한 제3의 전압을 발생하는 홀소자체를 구비한다. 또한 본 장치는 제3의 전압에 의해 오프셋 보상신호를 발생하는 불평형 검출부와 홀소자체에 접속된 가변저항을 구비한다. 그 저항치는 오프셋 보상신호에 의해 변화함으로써 홀소자체의 불평형 전압을 보상해준다.

Description

전력연산장치

제1도는 본 발명의 1실시예에 의한 전력연산장치의 회로도.

제2도는 제1도에 나타낸 전력연산장치의 각부의 동작파형을 나타낸 타임차트.

제3도는 본 발명의 다른 실시예에 의한 전력연산장치의 회로도.

제4도는 제3도에 나타낸 전력연산장치의 각부의 동작파형을 나타낸 타임차트.

제5도는 본 발명의 또다른 실시예에 의한 전력연산장치의 회로도.

제6도는 제5도에 나타낸 전력연산장치의 각부의 동작 파형을 나타낸 타임차트.

제7도는 종래의 전력연산장치의 회로도.

제8도는 제7도에 나타낸 종래의 전력연산장치의 홀소자(Hall element)의 불평형성분에 의해 발생되는 오프셋의 설명도.

제9도는 자성체 코어의 갭에 위치하는 홀소자의 구성 설명도.

본 발명은 홀소자를 사용한 전력연산장치에 관한 것이며, 특히 홀소자의 불평형 전압을 자동적으로 보상하는 전력연산장치에 관한 것이다.

이러한 종류의 전력연산장치는 구조가 간단하고 장치를 소형화할 수 있기 때문에 전력계나 전력량계에 널리 사용되고 있다.

이러한 종래 기술의 전력연산장치를 제7도를 참조하여 설명한다. 단자 P₁, P₂간에 인가된 피측정계의 전압은 저항 R₁, R₂를 포함한 분압회로로 된 전압변변기(1)를 거쳐서 전압-전류 변환기(2)에 입력되어 입력전압치에 정비례하는 크기의 전류 A로 변환된다. 이 전류는 홀소자(3)의 제어전류로서 홀소자(3)의 전류단자 T₁, T₂에 인가된다. 홀소자(3)는 전류단자 T₁, T₂와 직교하도록 배치된 출력단자 T₃, T₄를 갖춘다. 자계 B는 제9도에 나타낸 자성체 코어(20)에 의해 제7도에 나타낸 바와 같이 전류단자 T₁, T₂및 출력단자 T₃, T₄방향과 직교하는 방향으로 인가된다. 자계에 의해 발생하는 자속밀도와 전류단자 T₁, T₂간을 흐르는 제어전류의 곱에 정비례하는 식(1)으로 주어지는 크기의 홀전압 V_H는 홀소자(3)의 출력단자 T₃, T₄간에 생긴다.

V_H=R·B·J………………(1)

단, R은 홀계수, B는 자속밀도, J는 제어전류의 전류밀도이다. 감산기(4)는 연산증폭기 OP1와 저항 R₃, R₄, R₅, R₆로 구성된다. 감산기(4)는 출력단자 T₃,T₄간에 생긴 홀전압 V_H의 동상 성분을 제거하여 제어 전류와 자속밀도의 곱에 비례하는 전압을 출력한다.

이 전압은 반전증폭기(5)에 의해 극성이 반전된 전압 C가 되어 전력연산장치의 출력으로서 외부에 출력된다. 제8도는 이 전력연장치의 각부의 동작파형을 나타낸 타임차트이다.

그러나 홀소자의 출력특성은 완전한 대칭성이 보장되는 것이 아니므로 제8도에 나타낸 불평형 성분 D로 인하여 오프셋 전압이 발생한다. 따라서 상술한 종래의 전력연산장치의 출력전압 C의 검출정밀도는 제8도에 나타낸 바와 같이 저하하는 문제가 있었다.

따라서 본 발명의 목적은 온도변화, 경년변화 등으로 인한 불평형성분을 자동적으로 보상하는 전력연산장치를 제공하는데 있다. 본 발명의 다른 목적은 전력치를 높은 정밀도로 연산할 수 있는 전력연산장치를 제공하는데 있다.

본 발명의 이러한 목적은 제어신호를 발생하는 제어신호 발생부를 구비한 전력연산장치를 제공함으로써 달성할 수 있다. 제어신호는 전력연산주기와 불평형 보상주기를 결정한다. 또한 전력연산장치는 피측정계의 전압에 대응하는 제1의 전압과 제어신호를 받도록 접속되어 제어신호의 제어에 의해 제1전압과 정전압을 전환하여 제2의 전압을 발생하는 입력전압전환부를 구비한다. 이 제2의 전압은 전력연산주기 동안에는 제1의 전압이 되고 불평형 보상주기 동안에는 정전압이 된다.

또한 전력연산장치는 제2의 전압에 대응하는 전류를 받도록 접속되어 홀소자체의 전류 단자간에 이 전류를 흐르게 하여 제2의 전압과 홀소자체에 인가되는 자계에 의해 발생한 자속밀도와의 곱에 대응하는 제3의 전압을 발생하는 홀소자체를 구비한다. 또한 전력연산장치는 제어신호와 제3의 전압을 받도록 접속되어 제어신호가 불평형보상주기를 나타내면 제3의 전압에 의거하여 홀소자체의 오프셋을 검출하고, 이 오프셋에 대응하는 오프셋 보상신호를 발생하는 불평형 검출부를 구비한다. 또한 전력연산장치는 홀소자체에 접속되고, 또 오프셋보상신호를 받도록 접속된 가변저항을 구비한다.

저항치는 오프셋 보상신호에 의해 변화한다. 또한 전력연산장치는 제3의 전압과 제어신호를 받도록 접속되어 제어신호가 전력연산주기를 나타내면 피측정계의 전력에 대응하는 전력연산장치의 출력으로서 제3의 전압을 출력하는 전력치 출력부를 구비하여 홀소자체의 불평형전압이 보상된다.

본 발명에서 홀소자의 오프셋 전압은 피측정계의 전압에 동기하여 입력되는 정전압이 인가되어 있을때 홀소자의 출력전압에 의해 연산된 신호로부터 불평형 검출부에 의해 검출할 수가 있으므로 불평형 전압은 이 전압을 가변저항소자에 인가함으로써 보상할 수가 있다.

[실시예]

본 발명의 실시예를 동일 부분에는 동일 부호를 붙여 표시하는 도면을 참조하여 하기에 설명한다. 제1도는 본 발명의 1실시예에 의한 전력연산장치의 회로도이다. 이 도면에서 P₁, P₂는 피측정계의 전원전압을 입력하는 전원전압 입력단자이다. 1은 입력단자 P₁, P₂의 입력인 피측정계의 전원전압을 승압 또는 강압하기 위한 전압변환기이다. 전압변환기(1)는 이 도면에 나타낸 바와 같은 R₁, R₂또는 변압기등으로 구성된 분압회로를 사용하여 구성한다. 2는 후술하는 입력전압 전환부(7)의 출력전압을 받아서 이 입력전압에 비례하는 전류 A를 출력하는 전압-전류변환기이다. 3은 전압-전류 변환기(2)로부터 출력한 전류 A를 입력하는 전류단자 T₁, T₂와 홀효과에 의해 얻어진 전압을 출력하는 출력단자 T₃, T₄를 갖춘 홀소자이다. 또 홀소자(3)는 제9도에 나타낸 바와 같이 전류코일(21)이 감겨진 자성체 코어(20)의 갭내에 위치하며, 전류단자 T₁, T₂와 출력단자 T₃, T₄가 만드는 평면이 갭에 생기는 자계와 직교하도록 유지된 구조이다. 제9도에서 1L은 피측정전류를 입력하기 위한 전류코일(21)의 전류입력단자이다. 이 전류는 전류에 비례하는 자계 B로 변환되어 홀소자(3)에 인가된다. 4는 홀소자(3)의 출력단자 T₃, T₄간에 출력되는 교류전압의 차를 출력하는 감산기이다. 5는 감산기(4)의 출력전압의 극성을 반전하여 전압 C를 발생하는 반전증폭기이다. 전압 C는 스위치 SW5에 접속되어 이 전력연산장치의 출력으로서 전압 E를 발생한다.

6은 피측정계의 전압에 동기하여 제어신호를 발생하는 제어신호발생부이다. 이것은 전압변환기(1)의 출력전압을 기준전위와 비교하는 비교기(61)와 비교기(61)의 출력에 의해 구동되는 D플립플롭(62)으로 구성되어 있다.

7은 스위치 SW1, SW2와 정전압원(71)로 구성된 입력전압 전환부이다. 입력전압전환부(7)은 제어신호 발생수단(6)으로부터의 제어신호의 제어에 의해 피측정계의 전압과 정전압원(71)에 의해 일정치로 유지된 정전압을 상보적으로 전환되는 출력을 발생한다. 8은 불평형 검출부로서 적산기(81)와 스위치 SW3으로 구성되며, 입력전압전환부(7)에 의해 전압-전류변환기(2)에 정전압이 인가되고 있을때 홀소자(3)에 의해 출력된 신호를 반전 증폭기(5)를 거쳐 감산기(4)로부터 입력하여 홀소자(3)의 오프셋을 검출한다.

적산기(81)는 저항 R₈, 커패시터 C₁및 연산증폭기 OP2로 구성된다. 10은 불평형검출부(8)의 출력신호 f를 제어입력으로 받는 FET나 CdS 포토커플러등으로 구성된 가변저항소자로서 홀소자(3)의 불평형성분을 보상하여 오프셋을 제거하기 위해 사용된다.

R7은 출력단자 T₄와 접지간에 접속된 저항기로서 가변저항(10)에 의해 실행되는 불평형성분의 보상범위가 정(正)이 되도록 보장하는 목적으로 설치한 것이다.

또한 스위치 SW5가 설치되어 있어서 이 스위치 SW5를 개폐함으로써 전력연산장치의 출력으로서 전압 C를 입력하거나 전압 E를 외부로 출력한다.

다음에 상술한 바와 같이 구성된 장치의 동작에 대하여 제1도의 회로도 및 각부의 파형의 타임차트를 나타낸 제2도를 참조하여 설명한다. 제2도에서 (X),(Y)는 각각 불평형성분의 보상 전휴의 파형을 표시한다. 전원전압 입력단자 P₁, P₂에 입력된 피측정계의 전원전압은 전압변환기(1)에 의해 적절한 전압으로 변환된다.

이 적절한 전압은 제어신호발생부(6) 및 입력전압전환부(7)에 입력된다. 제어신호발생부(6)의 비교기(61)는 전압변환기(1)의 출력전압을 기준전압과 비교한다. 전압변환기(1)의 출력전압이 이 기준전압보다 높을 경우에는 비교기(61)는 하이레벨 전압을 출력하고, 낮을 경우에는 로레벨 전압을 출력한다.

D플립플롭(62)은 비교기(61)의 출력을 입력으로 받아서 하이레벨입력에 대응하여 그 출력상태를 반전한다.

이후부터는 D플립플롭(62)의 Q출력 a 및 Q 출력 b를 각각 제어신호 a 및 제어신호 b로 부르기로 한다. 제어신호 a는 스위치 SW1, SW5에 인가하고, 제어신호 b는 스위치 SW2, SW3에 인가한다. 제어신호 a가 하이레벨인 기간을 전력연산주기라 부르고 제어신호 b가 하이레벨인 기간을 불평형 보상주기라 부른다. 제어신호 a에 의해 스위치 SW1이 닫힐때의 전력연산주기 동안에는 전압변환기(1)의 출력전압을 전압-전류변화기(2)에 공급한다.

제어신호 b에 의해 스위치 SW2가 닫힐때의 불평형 보상주기동안에는 정전압원(71)의 정전압을 전압-전류변환기(2)에 공급한다. 따라서 전력연산주기에서는 감산기(4) 및 반전증폭기(5)를 거쳐서 출력되는 홀소자(3)에 의한 연산결과는 피측정계의 전압에 비례한 제어전류와 피측정계의 전류에 비례한 자계의 곱에 비례한 전압이다.

불평형 보상주기에서는 마찬가지로 출력이 되는 이 연산결과는 정전압원(71)의 정전압과 피측정계의 전류의 곱에 비례한 전압이다. 홀소자(3)에 불평형성분이 존재하면 반전증폭기(5)의 출력전압 C의 파형은 불평형성분에 의해 생긴 제2도(X)에 나타낸 바와 같은 가상출력파형 D에 의해 제2도(X)에 나타낸 바와 같이 비대칭이 된다.

불평형 보상주기일때 불평형 검출부(8)가 제어신호 발생부(6)로부터 제어신호 b를 받으면 스위치 SW3를 닫아서 불평형보상주기의 반전증폭기(5)의 출력파형 C를 적분기(81)에 의해 적분토록 한다. 불평형성분에 의한 오프셋전압을 적분기(81)에 의해 적분하면 제2도(X)에 나타낸 바와 같은 전압 f의 상승을 가져온다. 이 전압 f를 가변저항소자(10)에 인가하면 그 저항치를 변화시켜서 홀소자(3)의 불평형성분을 보상할 수 있도록 하여준다.

가변저항소자(10)의 저항치를 적절이 설정함으로써 불평형성분이 보상될때는 제2도(Y)에 나타낸 바와 같은 각부의 파형이 얻어진다. 스위치 SW5는 전력연산주기동안에는 스위치 SW5를 닫고 불평형보상주기동안에는 SW5를 열므로써 피측정계의 전압에 의한 전력만을 출력으로 하기 위해 설치된 것이다. 제2도(Y) 특히 전압 C, E의 파형으로부터 명백한 바와 같이 본 실시예에서의 불평형 성분 D는 훌륭히 보상되어 있다.

스위치 SW5 대신에 반전증폭기(5)의 출력을 전력연산주기에 샘플링하여 불평형 보상주기 동안에 샘플링 전압을 유지하는 샘플링 유지부를 채용할 수도 있다.

본 실시예에서는 전력연산주기와 불평형보상주기를 동일 시간폭으로 설정하였다. 그러나 예를들어 전력연산 주기 10회에 대하여 불평형 보상주기 1회로 하는 등의 임의의 비율로 설정할 수도 있다.

따라서 상술한 실시예의 구성은 홀소자(3)의 오프셋을 검출하여 오프셋치에 따라 가변저항소자(10)의 저항치를 변화시킴으로써 홀소자(3)의 불평형성분을 보상할 수가 있으므로 정밀도가 높은 전력연산장치를 얻을 수가 있다.

제3도는 본 발명의 다른 실시예에 의한 전력연산장치를 나타낸다. 제4도는 제3도에서의 각부의 파형의 타임차트를 나타낸다. 제4도에서 (X),(Y)는 각각 불평형성분의 보상전후의 파형을 나타낸다. 본 실시예에서는 불평형 성분의 보상전압은 반전증폭기(5)의 출력의 불평형성분에 의해 발생된 오프셋치를 펄스폭 변환부(9)에 의해 펄스폭으로 변환함으로써 얻어진다. 펄스폭 변환부(9)의 비교기(91)는 반전증폭기(5)의 출력전압 C를 기준전위와 비교하여 반전증폭기(5)의 출력전압 C이 기준전위보다 높을때는 하이레벨전압인 전압 C를 기준전위 보다 낮을때는 로레벨전압인 전압 C를 출력한다. 비교기(91)의 출력신호 파형 C를 제4도에 나타낸다. 비교기(91)의 출력신호 C는 AND게이트(93)의 한 입력단자에 그리고 인버터(92)를 거쳐서 AND 게이트(94)의 한 입력 단자에 입력된다. 또 제어신호 b는 AND게이트(93,94)의 다른 단자에 각각 입력된다. AND게이트의 출력신호 d,e는 스위치 SW6, SW7에 각각 인가된다. 이에따라 불평형 보상주기 동안만 신호 d,e가 하이레벨일때 스위치 SW6, SW7이 각각 닫혀서 정의정전압원(95)과 부의정전압원(96)의 정전압을 전압 g로서 불평형검출부(8)에 각각 공급할 수 있게 한다. 정의정전압원(95)와 부의 정전압원(96)은 서로 값이 같으나 부호가 반대인 정전압 및 부전압을 각각 출력한다. 따라서 반전증폭기(5)의 출력전압 C가 기준전위 보다 높은 기간(제4도(X)에서의 신호파형 d가 하이레벨인 기간)에는 불평형검출부(8)의 적분기(81)에 정의 전압이 입력된다. 그리고 기준전위보다 낮은 기간(제4도(X)에서의 신호파형 e가 로레벨인 기간)에는 절대치가 같은 부의 전압이 입력된다. 그러므로 한 불평형 보상주기에서는 부의 전압이 정의 전압보다 펄스폭 D1, D2 시간만큼 입력이 길어진다. 이는 불평형성분에 의한 오프셋은 펄스폭 D1, D2로 변환되는 것을 의미한다. 따라서 적분기(81)는 제4도(X)에 나타낸 바와 같이 홀소자(3)의 불평형성분에 의한 오프셋에 비례한 전압 f를 출력한다. 이렇게 하여 전압 f를 가변저항소자(10)에 인가함으로써 저항치를 변화시켜서 홀소자(3)의 불평형성분이 보상되므로 제1도의 실시예와 동일한 효과를 얻을 수가 있다.

제3도에 나타낸 본 실시예는 피측정전류가 비대칭인 경우에도 적절히 적용할 수가 있다. 제4A도는 이 경우에 제3도의 각부의 파형의 타임차트를 나타낸 것이며, 피측정전류에 비례한 자속 B의 파형이 비대칭이다. 제4A도에서 (X),(Y)는 각각 불평형성분의 보상전후의 파형을 나타낸다.

이 경우에 비교기(91)는 제4A도에 나타낸 반전증폭기(5)의 출력전압 C를 기준전위와 비교하여 출력전압 C가 기준전위보다 높을때는 하이레벨전압인 전압 C를 그러나 기준전위보다 낮을때는 로레벨인 전압 C를 출력한다.

전압 C의 파형을 제4A도에 나타낸다. 이 경우에 있어서의 전력연산장치의 다음 동작은 피측정전류가 대칭인 경우와 마찬가지이다.

따라서 피측정전류가 제4A도의 신호 B로 나타낸 바와 같이 비대칭이면 홀소자(3)의 불평형성분에 대한 보상전압 f는 반전증폭기(5)의 출력의 불평형 성분에 의해 발생된 오프셋을 펄스폭변환부(9)에 의해 펄스폭 D1, D2로 변환함으로써 얻어진다.

제5도는 본 발명의 또다른 실시예에 의한 전력연산장치를 나타낸다. 제3도의 펄스폭변환부(9)를 본 실시예의 펄스폭 변환부(9A)로 대체한다. 펄스폭 변환부(9A)는 비교기(91)과 3상태버퍼(92), 예를들어 MOTOROLA사제 14503B로 구성된다. 비교기(91)의 출력전압 C와 제어신호 발생부(6)으로부터의 제어신호 b는 3-상태버퍼(92)에 인가된다. 이에따라 3-상태버퍼(92)는 제3도의 전압 g 대신에 불평형검출부(8)에 인가되는 전압 g를 출력한다.

제6도는 제5도에서의 각부의 파형의 타임차트를 나타낸다. 제6도에서 (X),(Y)는 각각 불평형성분의 보상 전후의 파형을 나타낸다.

본 실시예의 제6도, 특히 전압 g, C, E로부터 명백한 바와 같이 간단한 구조에 의해 제3도의 실시예의 경우와 마찬가지의 효과를 얻을 수가 있다.

상술한 실시예에서는 가변저항소자(10)는 홀소자(3)의 출력단자 T3과 접지사이에 접속되어 있으나, 본 발명은 이들 실시예에 한정되는 것은 아니다. 가변저항소자(10)는 상기 대신에 홀소자(3)의 출력단자 T3와 전류단자 T1, T2 중의 어느 하나 사이에 접속할 수도 있다.

상술한 바와 같이 본 발명에 의하면 피측정계의 전류 파형이 비대칭일때에도 온도변화, 경년변화 등을 포함하여 홀소자의 불평형성분을 자동적으로 보상하는 고정밀도의 전력연산장치를 용이하게 얻을 수 있다. 따라서 다방면에 걸친 용도의 확대를 가능하게 한다.

상기의 요지에 따라 본 발명의 여러가지 변형이나 변화가 가능함은 자명하다. 따라서 본 발명의 특허청구범위내에서는 본 명세서에 특히 설명한 실시예 이외의 실시도 가능함은 물론이다.

Claims (13)

1. 전력연산주기와 불평형보상주기를 결정하는 제어신호를 발생하는 제어신호 발생수단과;

   피측정계의 전압에 대응한 제1의 전압제어신호를 받도록 접속되어 상기 제어신호의 제어에 의해 상기 제1의 전압과 정전압을 전환하여 제2의 전압을 발생하는 입력전압전환수단과;

   상기 전력연산주기 동안에는 상기 제1의 전압이 되고, 상기 불평형주기 동안에는 정전압이 되는 상기 제2전압과;

   상기 제2의 전압에 대응한 전류를 받오록 접속되어 홀소자체의 전류단자간에 상기 전류를 흐르게 하여 상기 제2의 전압가 상기 홀소자체에 인가되는 자계에 의해 발생한 자속밀도와의 곱에 대응한 제3의 전압을 발생하는 상기 홀소자체와;

   상기 제어신호와 상기 제3의 전압을 받도록 접속되어 상기 제어신호가 상기 불평형 보상주기를 나타내면 상기 제3의 전압에 의거하여 상기 홀소자체의 오프셋을 검출하고, 상기 오프셋에 대응한 오프셋 보상신호를 발생하는 불평형검출수단과;

   상기 홀소자체에 접속되고, 또 상기 오프셋 보상신호를 받도록 접속되며, 저항치가 상기 오프셋 보상신호에 의해 변화하는 가변저항 수단과;

   상기 제3의 전압과 상기 제어신호를 받도록 접속되어 상기 제어신호가 상기 전력연산주기를 나타내면 상기 피측정계의 전력에 대응한 전력연산장치의 출력으로서 상기 제3의 전압을 출력하는 전력치 출력수단으로 되며,

   상기 홀소자체의 불평형전압이 보상되는 전력연산장치.
2. 제1항에 있어서, 상기 가변저항수단은 전계효과 트랜지스터 또는 Cds 포토커플

   러중의 하나로 된 전력연산장치.
3. 제1항에 있어서, 상기 제어신호 발생수단은 상기 제1의 전압을 받도록 접속되어 상기 제1의 전압에 동기하여 상기 제어신호를 발생하는 전력연산장치.
4. 제1항에 있어서, 상기 입력전압 전환수단에서는 상기 제1의 전압과 상기 정전압의 상기 전환은 상보적으로 실시되는 전력연산장치.
5. 제1항에 있어서, 상기 제어신호 발생수단은 상기 제1의 전압을 받도록 접속되어 상기 제1의 전압과 기준전위를 비교하여 비교결과에 의해 비교출력신호를 발생하는 비교기와;

   상기 비교출력신호를 받도록 접속되어 상기 비교출력신호에 의해 상기 제어신호를 발생하는 D 플립플롭으로 되며,

   상기 제어신호는 상기 전력연산주기를 결정하는 제1의 제어신호와 상기 불평형보상주기를 결정하는 제2의 제어신호로 되는 전력연산장치.
6. 제1항에 있어서, 상기 입력전압전환수단은 상기 정전압을 발생하는 정전압원과;

   상기 제1의 제어신호와 상기 제1의 전압을 받도록 접속되어 상기 제1의 제어신호에 의해 결정된 상기 전력연산주기동안에 상기 제2의 전압으로서 상기 제1의 전압을 발생하는 제1의 스위치와;

   상기 제2의 제어신호와 상기 정전압을 받도록 접속되어 상기 제2의 제어신호에 의해 결정된 불평형 보상주기동안에 상기 제2의 전압으로서 상기 정전압을 발생하는 제2의 스위치로된 전력연산장치.
7. 제1항에 있어서, 상기 전력치 출력수단은 상기 제1의 제어신호와 상기 제3의 전압을 받도록 접속되어 상기 제1의 제어신호에 의해 결정된 상기 전력연산장치의 상기 출력으로서 상기 제3의 전압을 출력하는 제5의 스위치를 구비한 전력연산장치.
8. 제1항에 있어서, 상기 불평형 검출수단은 상기 제2의 제어신호와 상기 제3의 전압을 받도록 접속되어 상기 제2의 제어신호에 의해 결정된 상기 불평형 보상 주기동안에 상기 제3의 전압을 출력하는 제3의 스위치와;

   상기 불평형보상주기동안에 상기 제3의 스위치의 출력신호를 적산하여 상기 오프셋 보상신호를 발생하는 적상기를 구비한 전력연산장치.
9. 제1항에 있어서, 상기 불평형검출수단은 상기 제2의 제어신호와 상기 제3의 전압을 받도록 접속되어 상기 제2의 제어신호에 의해 결정된 상기 불평형 보상주기 동안에 상기 제3의 전압에 의해 상기 홀소자의 상기 오프셋을 검출하여 펄스폭을 가진 펄스신호를 발생하는 펄스폭변환부와;

   상기 홀소자의 상기 오프셋에 대응한 상기 펄스신호의 상기 펄스폭과;

   상기 불평형 주기 동안에 상기 펄스폭 변환부로부터 출력된 펄스신호를 적산하여 상기 오프셋 보상신호를 발생하는 적산기를 구비한 전력연산장치.
10. 제9항에 있어서, 상기 펄스폭 변환부는

    상기 제3의 전압을 받도록 접속되어 상기 제3의 전압을 기준전위와 비교하여 상기 비교결과에 의한 비교출력신호를 발생하는 비교기와;

    상기 비교출력신호와 상기 제2의 제어신호를 받도록 접속되어 제1의 AND 출력신호로 발생하는 제1의 AND 게이트와;

    상기 비교출력신호를 반전하여 반전된 비교출력신호를 발생하는 인버터와;

    상기 반전된 비교출력신호와 상기 제2의 제어신호를 받도록 접속되어 제2의 AND 출력신호를 발생하는 제2의 AND 게이트와;

    정의 정전압을 발생하는 정의 정전압원과;

    부의 정전압을 발생하는 부의 정전압원과;

    상기 제1의 AND 출력신호와 상기 정의 정전압을 받도록 접속되어 상기 제1의 AND 출력신호가 소정치를 나타낼 동안에 상기 펄스신호로서 상기 정의 정전압을 출력하는 제6의 스위치와;

    상기 제2의 AND 출력신호와 상기 부의 정전압을 받도록 접속되어 상기 제2의 AND 출력신호가 상기 소정치를 나타낼 동안에 상기 펄스신호로서 상기 부의 정전압을 출력하는 제7의 스위치를 구비하는 전력연산장치.
11. 제1항에 있어서, 상기 펄스폭 변환부는

    상기 제3의 전압을 받도록 접속되어 상기 제3의 전압을 기준전위와 비교하여 상기 비교결과에 의해 비교출력신호를 발생하는 비교기와;

    상기 비교출력신호와 상기 제2의 제어신호를 받도록 접속되어 상기 홀소자체의 상기 오프셋에 대응한 상기 펄스폭을 갖는 상기 펄스신호를 발생하는 3-상태버퍼를 구비한 전력연산장치.
12. 제1항에 있어서, 상기 홀소자체는 비대칭인 피측정전류에 의해 생긴 상기 자계를 받는 전력연산장치.
13. 제1항에 있어서, 상기 가변저항수단은 상기 홀소자체의 출력단자와 접지 및 상기 전류단자중의 하나간에 접속되는 전력연산장치.