KR0125142Y1 - 디지탈 전송시스템의 데이터 지연 보상장치 - Google Patents

Abstract

본 고안은 디지털 전송시스템에 있어서 선로 최대 지연시간을 고려하여 오프세트값을 정해주므로써 온도변화 또는 장치구성의 변경등으로 인한 데이터 지연을 보상하고자한 디지털 전송시스템의 데이터 지연 보상장치에 관한 것으로서 이러한 보고안의 목적은 인터페이스 모듈에서 전송된 프레임펄스를 카운팅하는 카운팅 수단과, 시스템에서 출력된 프레임펄스를 카운팅하는 판독 카운팅 수단과, 선로 최대 지연시간을 고려한 오프세트값을 생성하는 오프세트값 생성수단과, 상기 오프세트값 생성수단에서 얻어진 값과 상기 판독카운팅수단에서 얻어진 값을 가감하는 가감산수단과, 상기 카운팅수단에서 출력된 어드레스에 의해 인에이블되어 상기 가감산 수단에서 출력된 어드레스에 따라 상기 인터페이스 모듈에서 전송된 데이터를 판독하는 버퍼수단을 구비함으로써 달성된다.

Description

디지털 전송시스템의 데이터 지연 보상장치

제1도는 종래 디지털 전송시스템의 데이터 지연 보상장치 블록구성도.

제2도는 제1도의 각부 입출력 파형도.

제3도는 본 고안 디지털 전송시스템의 데이터 지연 보상장치 회로도.

제4도는 제3도의 각부 입출력 파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 카운터부 3 : 오프세트값 생성부

4 : 가감산기 5 : 버퍼부

본 고안은 디지털 전송시스템에 있어서 선로 최대 지연시간을 고려하여 오프세트(OFF SET) 값을 정해 주므로써 온도변화 또는 장치구성의 변경 등으로 인한 데이터 지연을 보상하고자한 디지털 전송시스템의 데이터 지연 보상장치에 관한 것이다.

종래의 디지털 전송시스템의 데이터 지연 보상장치는 제1도에 도시한 바와 같이 제1-제3 인터페이스모듈(100-102)과, 상기 제1-제3 인터페이스 모듈(100-102)과 인터페이스하면서 디지털 신호를 처리하는 시스템 신호처리부(103)로 구성된다.

여기서 시스템 신호처리부(103)는 상기 제1-제3 인터페이스 모듈(100-102)에서 전송된 신호를 소정시간 지연시키는 제1-제3지연부(103a~103c)와, 상기 제1-제3지연부(103a~103c)에서 출력된 데이터를 처리하는 데이터 처리부(103d)로 구성된다.

이와같이 구성된 종래 디지털 전송시스템의 데이터지연 보상장치의 동작을 첨부한 도면 제2도를 참조하여 상세히 설명하면 다음과 같다.

먼저 시스템 신호처리부(103)에서 프레임펄스(FPA)를 각각의 인터페이스모듈(100-102)에 전송한다.

또한 제1-제3 인터페이스 모듈(100-102)에서 전송된 프레임펄스 및 데이터는 시스템 신호처리부(103)에 인가된다.

여기서 제1-제3 인터페이스모듈(100-102)에서 전송된 프레임펄스 및 데이터가 시스템 신호처리부(103)내의 데이터처리부(103d)까지 전송되는 상태를 제2도를 참조하여 상세히 설명하면 다음과 같다.

제1인터페이스모듈(100)에서 전송선로(ℓ1)를 통해 출력된 (c)와 같은 프레임펄스(FPB)는 선로지연(△D_B)를 갖고 제1지연부(103a) 내의 소자들에 의해 (d)와 같이 지연(△D_T)을 갖은 후 데이터처리부(104d)에 입력된다.

아울러 제1인터페이스모듈(100)에서 출력된 데이터(DATA B)도 (e)와 같이 선로지연 갖은 후 제1지연부(103a)를 통해 (f)와 같이 데이터(DATA B')가 지연되어 데이터처리부(104d)에 입력된다.

여기서(g-j)는 제1인터페이스모듈(100)에서 출력된 데이터 및 프레임펄스가 오류된 상태로 데이터처리부(104d)에 인가되는 것을 보인 것이다.

또한 정상상태에서 선로지연 및 제2지연부, 제3지연부에 의해 지연된 제2, 제3 인터페이스모듈(101)(102)에서 출력된 데이터 및 프레임펄스는 제2도의 (k~r)와 같이 지연되어 데이터처리부(104d)에 입력된다.

그러나 이와같이 종래 디지털 전송시스템의 데이터지연 보상장치는 제1~제3지연부내의 소자 및 동축케이블(ℓ1-ℓn)의 선로를 이용한다.

이로인해 동축케이블을 연장한다든가 (축소도 포함) 장치구성이 변경되거나 제1~제3 지연부내의 소자가 온도등에 의해 변화되면 제2도의 g-j처럼 지연을 갖게 되어 데이터를 손실하는 문제점이 있었다.

따라서 본 고안의 목적은 선로 최대지연시간을 고려하여 오프세트(OFFSET) 값을 정해주므로써 온도변화 또는 장치구성의 변경등으로 인한 지연을 보상하도록 디지털 전송시스템의 데이터지연 보상장치를 제공함에 있다.

이러한 본고안의 목적은 인터페이스 모듈에서 출력된 프레임펄스를 카운팅하는 카운터와, 상기 카운터에서 출력된 신호를 버퍼링하는 버퍼부와, 오프세트값을 생성하는 오프세트값 생성부와, 시스템에서 출력된 프레임펄스를 카운팅하는 판독카운터와, 상기 판독카운터에서 출력된 값과 상기 오프세트값 생성부에서 출력된 값을 가감하는 가감산기를 구비함으로써 달성되는 것으로 이하 본 고안을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

제3도는 본고안 디지털 전송시스템의 데이터지연 보상장치 회로도로서, 각각의 인터페이스 모듈로부터 출력된 프레임펄스를 카운팅하는 카운터부(1)와, 시스템에서 출력된 프레임펄스를 카운팅하는 판독카운터(2)와, 최대지연을 고려한 오프세트값을 생성하는 오프세트값 생성부(3)와, 상기 오프세트값 생성부(3)에서 출력된 값과 상기 판독카운터(2)에서 출력된 값을 가감하는 가감산기(4)와, 상기 가감산기(4)에서 출력된 어드레스에 따라 상기 카운터부(1)의 어드레스에 인에이블되어 인터페이스 모듈에서 출력된 데이터를 버퍼링하여 출력하는 버퍼부(5)로 구성한다.

이와같이 구성한 본 고안 디지털 전송시스템은 데이터지연 보상장치의 작용 및 효과를 첨부한 도면 제4도를 참조하여 상세히 설명하면, 제3도에 도시한 바와같이 제1인터페이스 모듈로부터 출력된 프레임펄스는 시스템신호 처리부내의 카운터부(1)에 입력된다.

상기 카운터부(1)내의 제1카운터(1a)에 입력된 제4도의 (c)와 같은 프레임펄스(FPB)는 카운팅된다.

여기서 제1카운터(1a)는 입력펄스에서 프레임펄스가 있을때부터 카운터를 하여 (라)와 같은 어드레스(ADDRB)를 발생하여 제1버퍼(5a)에 입력시킨다.

아울러 제2인터페이스 모듈에서 전송된 (f)와 같은 프레임펄스(FPC)도 상기와 같은 방법으로 제2카운터(1b)로 카운팅되어 (g)와 같은 어드레스(ADDRC)가 생성된다.

또한 제3 인터페이스 모듈에서 전송된 (i)와 같은 프레임펄스(FPD)도 전술한 방법으로 제3카운터(1c)로 카운팅되어 (j)와 같은 어드레스(ADDRD)가 생성된다.

한편 시스템에서 발생된 (b)와 같은 프레임펄스(FPA)는 판독카운터(2)로 카운팅되어 (l)와 같은 어드레스(ADDRA)가 생성된다.

또한 오프세트값 생성부(3)에서는 최대 지연시간을 고려하여 제4도의 (q)와 같은 오프세트값을 생성하게 된다.

상기와 같이 생성된 오프세트값은 가감산기(4)에 입력되고 판독카운터(2)에서 출력된 (l)와 같은 어드레스(ADDRA) 값과 가감되어 (m)와 같은 읽는 어드레스(RDADDR)가 되어 버퍼부(5)내의 제1-제3버퍼(5a-5c)에 각각 입력된다.

이에따라 제1버퍼(5a)는 상기 제1카운터(1a)에서 출력된 (d)와 같은 어드레스(ADDRB)에 의해 인에이블되어 상기 가감산기(4)에서 출력된 어드레스(RDADDR)에 따라 제1인터페이스 모듈에서 전송된 (e)와 같은 입력데이터(DATA B)를 버퍼링하여 (n)와 같은 데이터(DATA B')를 출력시키게 되는 것이다.

아울러 제2버퍼(5b)도 상기와 같은 방법으로 제2카운터(1b)에서 출력된 (g)와 같은 어드레스(ADDRC)에 의해 인에이블되어 상기 가감산기(4)에서 출력된 읽는 어드레스(RDADDR)에 따라 제2인터페이스모듈에서 전송된 데이터(DATA C)를 판독하여 (o)와 같은 데이터(DATA C')를 출력시키게 되는 것이다.

한편 제3버퍼(5c)도 상기 제1, 제2버퍼(5a)(5b)와 동일하게 동작하여 제4도의 (p)와 같은 데이터(DATA D')를 출력시키게 되는 것이다.

이상에서 상세히 설명한 바와같이 본 고안은 최대지연을 고려하여 오프세트 값을 정해주므로써 온도의 변화와 장치구성의 변경등으로 인한 지연을 충분히 보상하는 효과가 있다.

Claims (1)

1. 디지털 데이터를 인터페이스하는 인터페이스 모듈에서 전송된 프레임펄스(FPB-FPD)를 카운팅하여 어드레스를 생성하는 카운팅 수단과, 데이터 전송 선로의 최대 지연시간을 고려한 오프세트값을 생성하는 오프세트값 생성수단과, 상기 오프세트값 생성수단에서 얻어진 값과 시스템에서 출력된 프레임펄스(FPA)를 카운팅하는 판독카운팅 수단에서 얻어진 값과를 가감하여 판독 어드레스를 생성하는 가감산수단과, 상기 카운팅수단에서 생성된 어드레스에 의해 인에이블 또는 디스에이블되고 상기 가감산수단에서 생성된 판독 어드레스로 상기 인터페이스 모듈에서 전송된 디지털 데이터의 지연을 보상하여 출력하는 버퍼수단을 포함하여 된 것을 특징으로 하는 디지털 전송시스템의 데이터 지연 보상장치.