KR0120258Y1 - Private branch exchange - Google Patents
Private branch exchangeInfo
- Publication number
- KR0120258Y1 KR0120258Y1 KR92027701U KR920027701U KR0120258Y1 KR 0120258 Y1 KR0120258 Y1 KR 0120258Y1 KR 92027701 U KR92027701 U KR 92027701U KR 920027701 U KR920027701 U KR 920027701U KR 0120258 Y1 KR0120258 Y1 KR 0120258Y1
- Authority
- KR
- South Korea
- Prior art keywords
- hybrid
- test
- circuit
- tone generating
- voltage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/26—Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
- H04M3/28—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M19/00—Current supply arrangements for telephone systems
- H04M19/02—Current supply arrangements for telephone systems providing ringing current or supervisory tones, e.g. dialling tone or busy tone
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/20—Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
- H04M2201/06—Integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2203/00—Aspects of automatic or semi-automatic exchanges
- H04M2203/05—Aspects of automatic or semi-automatic exchanges related to OAM&P
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 고안은 구내교환기 톤 발생 회로용 하이브리드 아이씨 시험장비에 관한 것으로 좀더 상세하게는 구내교환기 (이하는 PBX 라 칭함)의 톤 발생회로에서 주기능을 수행하는 부분들을 집적회로로 형성한 하이브리드 아이씨 자체만을 시험하는 데 적당하도록 한 것이다.The present invention relates to a hybrid IC test equipment for an on-premises exchange tone generating circuit. More specifically, only the hybrid IC itself formed of integrated circuits that perform the main functions of the tone generating circuit of the on-site exchange (hereinafter referred to as PBX). It was made suitable for testing.
종래의 기술은 톤 발생보드에 직접 실장하여 이 보드를 다시 PBX 시스템에 실장하여야만 가능하였으므로 하이브리드 아이씨를 단독으로 시험하기에는 비효율적 이어서 신뢰성 시험 및 양산성이 저하되는 문제점이 있었다.Since the conventional technology was only possible to mount the board directly on the tone generating board and mount the board again on the PBX system, it was inefficient to test the hybrid IC alone, and thus there was a problem in that reliability test and mass production were deteriorated.
따라서 본 고안은 PBX 교환기 톤 발생회로의 주기능을 집적 회로화시킨 형태의 하이브리드 아이씨를 단독으로 손쉽게 테스트할 수 있는 하이브리드 아이씨 단독 시험장비를 구성한 것이다.Therefore, the present invention is composed of a hybrid IC single test equipment that can easily test a hybrid IC in a form in which the main function of the PBX exchange tone generating circuit is integrated into a circuit.
Description
제 1 도는 본 고안에 의한 하이브리드 아이씨 시험장비의 블럭회로도1 is a block circuit diagram of a hybrid IC test equipment according to the present invention
제 2 도는 제 1 도의 톤 발생회로부 상세회로도2 is a detailed circuit diagram of the tone generating circuit portion of FIG.
제 3 도는 제 1 도의 클럭분주부 출력타이밍도3 is a clock divider output timing diagram of FIG.
제 4 도는 제 2 도의 톤 타임 클럭부 출력타이밍도4 is an output timing diagram of a tone time clock part of FIG.
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
10 : 전압변환부 20 : 정전압유지부10: voltage conversion unit 20: constant voltage holding unit
30 : 발진부 40 : 클럭분주부30: oscillator 40: clock divider
50 : 하이브리드 아이씨 실장부 60 : 데이터 비교부50: hybrid IC mounting unit 60: data comparison unit
70 : 시험상태 표시부 80 : 시험용 하이브리드 아이씨70: test state display unit 80: test hybrid IC
100 : 톤 발생회로부 110 : 데이터 저장회로부100: tone generating circuit section 110: data storage circuit section
120 : 톤 타임 클럭회로부 130 : 마스타 클리어 회로부120: tone time clock circuit 130: master clear circuit
140 : 톤 멀티플렉스 회로부 150 : 톤 채널 클럭회로부140: tone multiplex circuit portion 150: tone channel clock circuit portion
160, 161 : 카운터 회로부 170, 171 : 데이터 피딩회로부160, 161: counter circuit section 170, 171: data feeding circuit section
180 : 롬데이터 래치회로부 190 : 롬어드레스 선택회로부180: ROM data latch circuit section 190: ROM address selection circuit section
본 고안은 구내교환기 톤 발생 회로용 하이브리드 아이씨 시험장비에 관한 것으로 좀더 상세하게는 구내교환기(Private Branch exchange : 이하는 PBX 라 칭함)의 톤 발생회로에서 주기능을 수행하는 부분들을 집적회로로 형성한 하이브리드 아이씨 자체만을 시험하는 데 적당하도록 한 것이다 .The present invention relates to a hybrid IC test equipment for an on-premises exchange tone generating circuit, and more specifically, an integrated circuit in which parts of the tone generating circuit of a private branch exchange (hereinafter referred to as PBX) perform a main function. It is only suitable for testing hybrid IC itself.
종래의 PBX 교환기 톤 발생 회로는 주기능을 수행하는 데이터 저장회로와 톤 타임 클럭회로와 카운터업 회로와 데이터 피딩회로와 롬(ROM) 어드레스 선택 회로와 롬데이터 래치회로와 마스터클리어 회로와 톤 멀티플렉스 회로와 톤 채널 클럭회로 부분을 집적회로화 시켜 하이브리드 아이씨로 구성하였는데, 이러한 하이브리드 아이씨를 시험하기 위해서는 하이브리드 아이씨를 직접 톤 발생 보드에 실장한 후 다시 PBX 시스템에 실장하여 PBX 주변보드들과 함계 동작되어야만 톤이 발생하는지 알수 있으며, 하이브리드 아이씨가 정상적으로 동작되는지 측정하려면 전화기로 측정하는 방법과 톤 측정 레벨미터기로 주파수 및 단속비를 측정화여 하이브리드 아이씨의 정상적인 기능을 테스트 하였다.Conventional PBX switch tone generation circuits include data storage circuits, tone time clock circuits, counter-up circuits, data feeding circuits, ROM address selection circuits, ROM data latch circuits, master clear circuits, and tone multiplexing that perform main functions. Circuit and tone channel clock circuit part are integrated circuit and composed of hybrid IC. To test this hybrid IC, hybrid IC must be directly mounted on tone generating board and then mounted on PBX system and operated together with PBX peripheral boards. To determine if the tone is working, and to check whether the hybrid IC is operating normally, we tested the normal function of the hybrid IC by measuring the frequency and interruption ratio with a phone measurement method and a tone measurement level meter.
그러나 상기의 하이브리드 아이씨 테스트는 톤 발생보드에 직접 실장하여 이 보드를 다시 PBX 시스템에 실장하여야만 가능하였으므로 하이브리드 아이씨를 단독으로 시험하기에는 비효율적이어서 신뢰성 시험 및 양산성이 저하되는 문제점이 있었다.However, since the hybrid IC test was directly mounted on the tone generating board and the board was mounted on the PBX system again, the hybrid IC test was inefficient to test the hybrid IC alone, and thus, the reliability test and the mass production were deteriorated.
따라서 본 고안은 PBX 교환기 톤 발생회로의 주기능을 직접 회로화시킨 형태의 하이브리드 아이씨를 단독으로 손쉽게 테스트할 수 있는 하아브리드 아이씨 단독 시험장비를 제공하는 것을 목적으로 하는 것이다.Therefore, an object of the present invention is to provide a hybrid IC alone test equipment that can easily test a hybrid IC of a type in which the main function of the PBX exchange tone generating circuit is directly circuitd.
상기와 같은 목적을 이루기 위하여 본 고안은 110 볼트 교류전압을 5 볼트 직류전압으로 변환하는 전압 변환부와, 5볼트 직류전압을 일정하게 유지시켜 회로의 각부분에 공급하는 정전압 유지부와, 시험장치에 필요한 기본클럭을 공급하는 발진부와, 기본클럭을 시험장치의 각 회로가 필요로 하는 다수 클럭으로 분주하여 각 시간별로 회로를 구동시키도록 공급하는 클럭분주부와, 시험용 하이브리드 아이씨를 실장하여 실제 테스트하기 위해 상기 클럭분주부의 다수 클럭분주 출력이 입력되게 한 하아브리드 아이씨 실장부와, 하이브리드 아이씨의 내부 회로와 동일한 구성을 가지면서 그 내부 로직의 타임계통도도 상기 클럭분주부의 다수 클럭분주 출력에 의해 동일하게 형성시킨 톤 발생회로부와, 상기 하이브리브 아이씨 실장부와 톤 발생회로부의 출력데이터를 비교하기 위한 데이터 비교부와, 이 데이터 비교부의 출력에 의해 하이브리드 아이씨 시험상태를 출력해내는 시험상태 표시부로 구성되는 것으로서, 이를 첨부도면에 의해 상세히 설명하면 다음과 같다.In order to achieve the above object, the present invention provides a voltage converting unit for converting a 110 volt AC voltage into a 5 volt DC voltage, a constant voltage maintaining unit for maintaining a constant 5 volt DC voltage and supplying it to each part of the circuit, and a test apparatus. An oscillator for supplying the basic clock required for the test, a clock divider for distributing the basic clock into multiple clocks required by each circuit of the test apparatus, and supplying the circuit to be driven at each time, and a hybrid hybrid IC for test The hybrid IC mounting unit which allows the multiple clock division output of the clock division unit to be input, and has the same configuration as the internal circuit of the hybrid IC, and the time system diagram of the internal logic is also applied to the multiple clock division output of the clock division unit. The tone generating circuit portion, the hybrid IC mounting portion and the tone generating circuit portion formed in the same manner It is composed of a data comparator for comparing the output data, and a test state display unit for outputting the hybrid IC test state by the output of the data comparator, which will be described in detail with reference to the accompanying drawings.
제 1 도는 본 고안에 의한 하이브리드 아이씨 시험장비의 블럭회로도로서, 도면에 도시된 바와 같이, 110볼트 교류전압을 5 볼트 직류전압으로 변환하는 전압변환부(10)와, 5 볼트 직류전압을 일정하게 유지시켜 회로의 각 부분에 공급(도면에는 공급라인을 도시하지 않고 생략함)하는 정전압 유지부(20)와, 시험장치에 필요한 기본클럭(8 ㎒)을 공급하는 발진부(30)와, 기본클럭을 시험장치의 각 회로가 필요로하는 다수의 클럭(CK2MD, QA - QD, QO - Q7 : 도면 제 2 도의 파형도와 같음)으로 분주하여 각 시간별로 회로를 구동시키도록 공급하는 클럭분주부(40)와, 시험용 하이브리드 아이씨를 실장하여 실제 테스트 하기 위해 상기 클럭분주부(40)의 다수 분주출력이 입력되게 한 시험용 하이브리드 아이씨 실장부(50)와, 상기 하이브리드 아이씨의 내부회로와 동일한 구성을 갖으면서 그 내부로직의 타임계통도도 상기 클럭분주부(40)의 다수 분주출력에 의해 동일하게 형성 시킨 톤 발생 회로부(100)와, 상기 하이브리드 아이씨 실장부(50)의 출력데이터(ATAO - ATA15, ASTHW)와 톤 발생회로부(100)의 출력데이터(BTAO - BTA15, BSTHW)를 비교하여 시험상태 결과데이터(STA - STC)를 출력하는 데이터 비교부(60)와, 이 데이터 비교부의 시험상태 결과 데이터(STA-STC)에 의해 시험용 하이브리드 아이씨의 시험상태를 출력해내는 시험상태 표시부(70)로 구성한다.1 is a block circuit diagram of a hybrid IC test apparatus according to the present invention, as shown in the drawing, a voltage conversion unit 10 for converting a 110 volt AC voltage into a 5 volt DC voltage and a 5 volt DC voltage constantly A constant voltage holding part 20 for holding and supplying to each part of the circuit (not shown in the drawing), an oscillating part 30 for supplying a basic clock (8 MHz) necessary for the test apparatus, and a basic clock. Is divided into a plurality of clocks (CK2MD, QA-QD, QO-Q7, which are the same as the waveform diagram of FIG. 2) required by each circuit of the test apparatus, and is supplied to drive the circuit for each time. ), And a test hybrid IC mounting unit 50 having a plurality of divided outputs of the clock divider 40 inputted for mounting the test hybrid IC for actual testing, and the same as the internal circuit of the hybrid IC. The tone generation circuit 100 and the output logic data of the hybrid IC mounting unit 50 are formed in the same way by the multiple division outputs of the clock divider 40 while the internal logic has the same time system diagram. ATA15, ASTHW) and the data comparator 60 for comparing the output data (BTAO-BTA15, BSTHW) of the tone generating circuit unit 100 and outputting the test state result data (STA-STC), and the test state of the data comparator. It consists of a test state display part 70 which outputs the test state of the test hybrid IC by the result data (STA-STC).
제 2 도는 본 고안에 의한 톤 발생회로부의 상세회로도로서, 도면에 도시된 바와 같이, 상기 클럭분주부(40)의 도면 제 3 도와 같은 분주클럭(QA, QB, QO - Q3)으로 동작되는 데이터 저장회로부(110)와, 분주클럭(CK2MD, QA - QC)으로 동작되어 도면 제 4 도와 같이 0.25㎲ 지연된 출력(TO - T7)을 다수개 만들어 내는 톤 타임 클럭회로부(120)와, 분주클럭(QO - Q7)로 동작되는 마스터 클리어 회로부(130)와, 톤 멀티플렉스 회로부(140)와, 톤 채널 클럭회로부(150)와, 롬데이터 래치회로부(180)와, 상기 데이터 저장회로부의 출력(TDO - TD9)으로 동작되는 제1 카운트 회로부(160), 제 2 카운트 회로부(161)와, 제 1 데이터 피딩회로부(170), 제 2 데이터 피딩회로부(171)와 상기 제 1 의 카운트 회로부, 데이터 피딩회로부의 출력(CA5- CA12)과 제 2 의 카운트 회로부, 데이터 피딩회로부의 출력(FAO - FA8)과 롬데이터 래치회로부의 출력(TBO - TB5)으로 동작되어 시험용 하이브리드 아이씨의 출력(ATAO - ATA15)과 동일한 데이터(BTAO - BTA15)를 출력하는 롬어드레스 선택회로부(190)로 구성한다.2 is a detailed circuit diagram of the tone generating circuit unit according to the present invention, and as shown in the drawing, data operated by the division clocks QA, QB, QO-Q3 as shown in FIG. 3 of the clock divider 40. The storage circuit unit 110 and the tone time clock circuit unit 120 operated by the division clocks CK2MD and QA-QC to produce a plurality of 0.25-delayed outputs TO-T7 as shown in FIG. Master clear circuit section 130, tone multiplex circuit section 140, tone channel clock circuit section 150, ROM data latch circuit section 180, and the data storage circuit section output (TDO) operated by QO-Q7). A first count circuit portion 160, a second count circuit portion 161, a first data feeding circuit portion 170, a second data feeding circuit portion 171 and the first count circuit portion, data feeding Output of circuit section (CA 5 -CA 12 ), output of second count circuit section, data feeding circuit section (FAO It consists of a ROM address selection circuit section 190 which is operated by FA8) and the output of the ROM data latch circuit section (TBO-TB5) and outputs the same data (BTAO-BTA15) as the output of the test hybrid IC (ATAO-ATA15).
이와 같이 구성되는 본 고안의 작용 및 효과는 다음과 같다.The operation and effects of the present invention configured as described above are as follows.
먼저 본 고안의 시험용 하이브리드 아이씨 실장부(50)에 시험하기 위한 하이브리드 아이씨(80)를 실장하고 교류전원을 공급하면 전압변환부(10)에서 110 볼트 교류전압을 5 볼트 직류전압으로 바꾸어 정전압 유지부(20)에 인가하며, 이 정전압 유지부(20)에서는 5 볼트 직류전압을 일정하게 유지시키면서 시험장비내의 각 회로에 공급하고, 이에따라 발진부(30)에서 기본클럭(8㎒)을 발생시켜 클럭분주부(40)로 공급하여 이 클럭분주부에서 도면 제 3 도와 같은 다수클럭(CK2MD, QA - QD, QO - Q7)을 발생시킨다.First, the hybrid IC 80 for testing in the test hybrid IC mounting unit 50 of the present invention is mounted and supplied with AC power, and the voltage conversion unit 10 changes the 110 volt AC voltage into a 5 volt DC voltage to maintain a constant voltage. (20), the constant voltage holding unit (20) is supplied to each circuit in the test equipment while maintaining a constant 5 volt DC voltage, and accordingly the oscillator (30) generates a basic clock (8 MHz) The clock divider generates a plurality of clocks CK2MD, QA-QD, QO-Q7 as shown in FIG.
상기 클럭분주부(40)에서 발생된 클럭은 본 고안에 의한 톤 발생회로부(100)와 시험용 하이브리드 아이씨 실장부(50)에 동시에 공급되어 톤 발생회로부(100)로 공급된 클럭은 도면 제 2 도와 같은 구성의 각 회로부를 거쳐 롬어드레스 선택회로부(190)의 출력(BTAO - BTA15)과 톤 멀티플렉스 회로부(140)의 출력(BSTHW)을 만들어 내고, 시험용 하이브리드 아이씨 실장부(50)로 공급된 클럭은 실장된 시험용 하이브리드 아이씨(80)의 출력(ATAO - ATA15, ASTHW)을 만들어 내므로 데이터 비교부(60)에서 상기 두 출력(ATAO - ATA15, ASTHW)(BTAO - BTA15, BSTHW)을 비교하여 시험데이터(STA - STC)를 출력하므로써 시험상태 표시부(70)를 통해 하이브리브 아이씨의 시험결과를 표시하게 된다.The clock generated by the clock divider 40 is simultaneously supplied to the tone generating circuit unit 100 and the test hybrid IC mounting unit 50 according to the present invention, and the clock supplied to the tone generating circuit unit 100 is shown in FIG. 2. The clocks supplied to the hybrid hybrid IC mounting unit 50 for testing are produced by generating the outputs BTAO-BTA15 of the ROM address selection circuit unit 190 and the output BSTHW of the tone multiplex circuit unit 140 via the circuit units having the same configuration. Since the output (ATAO-ATA15, ASTHW) of the mounted hybrid hybrid IC 80 is produced, the test is performed by comparing the two outputs (ATAO-ATA15, ASTHW) (BTAO-BTA15, BSTHW) in the data comparator 60. By outputting the data STA-STC, the test result of the hybrid IC is displayed through the test status display unit 70.
따라서 본 고안은 하이브리드 아이씨 자체만을 테스트 할 수 있기 때문에 자체 불량분석이 용이하고 생산라인에 설치하게 되면 하이브리드 아이씨 기능의 이상 유, 무를 쉽게 판단하여 불량품이 그대로 생산공정에 투입되는 것을 방지할 수 있으며, 그에 따라 테스트 양산성을 향상시키고 불량보드 수리시간이 단축되어 생산성을 향상시킬 수 있는 유용함이 있다.Therefore, this design can only test the hybrid IC itself, so it is easy to analyze its own defects, and if it is installed on the production line, it is easy to judge the abnormality of the hybrid IC function and prevent the defective product from being put into the production process. As a result, it is useful to improve test productivity and shorten repair time of defective boards, thereby improving productivity.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR92027701U KR0120258Y1 (en) | 1992-12-30 | 1992-12-30 | Private branch exchange |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR92027701U KR0120258Y1 (en) | 1992-12-30 | 1992-12-30 | Private branch exchange |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940018300U KR940018300U (en) | 1994-07-30 |
KR0120258Y1 true KR0120258Y1 (en) | 1998-08-01 |
Family
ID=19348861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR92027701U KR0120258Y1 (en) | 1992-12-30 | 1992-12-30 | Private branch exchange |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0120258Y1 (en) |
-
1992
- 1992-12-30 KR KR92027701U patent/KR0120258Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940018300U (en) | 1994-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5341096A (en) | Semiconductor integrated circuit having a scan circuit provided with a self-contained signal generator circuit | |
US5029274A (en) | Apparatus and method for testing the integrity of wiring ensembles | |
KR0120258Y1 (en) | Private branch exchange | |
JP2688548B2 (en) | Liquid crystal panel driving semiconductor device | |
CN113125443A (en) | Electric energy meter detection system | |
KR100856079B1 (en) | Semiconductor tester | |
JP2000065890A (en) | Lsi test system | |
EP1875258B1 (en) | Test prepared integrated circuit with an internal power supply domain | |
CN109143045B (en) | Time sequence and waveform generation device and method | |
US20060116834A1 (en) | Test method and test apparatus for digital-analog converter | |
JP2710574B2 (en) | Prescaler IC test method and test probe card | |
KR0163142B1 (en) | Apparauts for testing clocks in a digital exchanger | |
CN113960444B (en) | Frequency synthesizer testing device and testing method thereof | |
KR970002350B1 (en) | Line matching apparatus | |
KR20010105491A (en) | Output clock test jig of reference clock distribution unit | |
JPH08293734A (en) | Waveform generator | |
JPH05119116A (en) | Evaluating apparatus for integrated circuit | |
KR0180673B1 (en) | Frequency generator automatic test apparatus | |
JP2999803B2 (en) | Method for synchronizing multiple sweep devices | |
SU1490670A1 (en) | Device for measuring intervals | |
KR900007059B1 (en) | Back board assembly checkup circuit | |
CN2034755U (en) | Multiple channel coherent signal generator | |
JPH0483184A (en) | Semiconductor integrated circuit | |
SU1638679A1 (en) | Device for measuring distance from failure in feeder cable | |
JPS6137582B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20010423 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |