KR0119199B1 - 교환시스템의 통화로 진단방법 및 장치 - Google Patents

교환시스템의 통화로 진단방법 및 장치

Info

Publication number
KR0119199B1
KR0119199B1 KR1019920015478A KR920015478A KR0119199B1 KR 0119199 B1 KR0119199 B1 KR 0119199B1 KR 1019920015478 A KR1019920015478 A KR 1019920015478A KR 920015478 A KR920015478 A KR 920015478A KR 0119199 B1 KR0119199 B1 KR 0119199B1
Authority
KR
South Korea
Prior art keywords
test
btca
pattern data
gsp
data
Prior art date
Application number
KR1019920015478A
Other languages
English (en)
Other versions
KR940005038A (ko
Inventor
손형선
홍진표
Original Assignee
정장호
엘지정보통신주식회사
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신주식회사, 이준, 한국전기통신공사 filed Critical 정장호
Priority to KR1019920015478A priority Critical patent/KR0119199B1/ko
Publication of KR940005038A publication Critical patent/KR940005038A/ko
Application granted granted Critical
Publication of KR0119199B1 publication Critical patent/KR0119199B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H04M3/26—Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
    • H04M3/28—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor
    • H04M3/30—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for subscriber's lines, for the local loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/20—Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2203/00—Aspects of automatic or semi-automatic exchanges
    • H04M2203/05—Aspects of automatic or semi-automatic exchanges related to OAM&P
    • H04M2203/055—Aspects of automatic or semi-automatic exchanges related to OAM&P loopback testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

본 발명은 교환시스템의 통화로 진단방법 및 장치에 관한 것으로, 교환시스템에서 통화품질 저하를 일으키는 장애부위를 정확하게 진단함으로써 통화로계의 고장유무를 진단하고 통화로의 특정구간에 대하여 선택된 시험패턴을 소정시간 동안 특정채널을 통하여 루프백시켜 전송오율을 측정하여 통화로계의 품질상태를 감시한다.

Description

교환시스템의 통화로 진단방법 및 장치
제1도는 본 발명에 의한 BTC(Bit Error Rate Test Control)블럭과 주변블럭과의 관계도.
제2도는 제1도에 의한 BTCA(Bit Error Rate Test Control Board Assembly) 블럭의 구성도.
제3도의 BTCA에서 수행되는 전송오율측정의 과정을 설명하기 위한 흐름도.
* 도면의 주요부분에 대한 부호의 설명
10 : GSP 20 : BTCA
21 : T/S 스위치부 22 : HDLC
23 : 램 24 : 듀얼포트램
25 : CPU 26 : TD-버스 인터페이스부
30 : TSIA
본 발명은 교환시스템의 통화품질측정에 관한 것으로, 특히 통화로 구간중 통화품질저하를일으키는장애부위를 정확하게 진달할 수 있도록 하는 교환시스템의 진단방법 및 장치에 관한 것이다.
종래에는 신설교환시스템이나 운용중인 교환 시스템에서 잡음에 의한 통화품질저하, 일방향통화 양방향통화불능 등이 빈번히 발생하더라도 통화로상의 정확한 장애부위를 진단할 수 없기 때문에 운용자나 개발담당자들이 경험이나 직관에 의존하여 통화로를 진단하였으므로 통화로에 장애가 발생할때마다 통화로 진단에 많은 시간 및 경제적 비용이 소비는 문제점이있었다.
본 발명은 이러한 문제점을 해결하기 위하여 안출된 것으로, 교환시스템의 통화로계를 이용한 측정방법에 있어서, 특정통화로 구간에 대해 선택된 시험턴을 소정시간 동안 특정채널을통해 루프백시켜 전송오율을 측정하여 품질상태감사하는 방법을 제공하는데 목적이 있고, 교환시스템에서 통화품질저하를 일으키는 장애부위를 정확히 진단함으로써 통화로계의 고장유무 및 비트 오율측정을 위한 통화로 진단장치를 제공하는데 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 특징은, 교환시스템의 통화로 진단방법에 있어서, BTCA가타이머를 초기화시키고 자체 듀얼포트램을 초기값으로 셋팅한 다음 GSP로부터의 데이타를 TD-버스를 통하여 읽어들이는 제1단계와; GSP가 상기 BTCA의 동작이나 데이타 전송을 학인하여 BTCA를 감사할 목적으로 위치도그타이머를 가동시키는 제2단계와;BTCA가 상기 GSP로부터의 입력 데이타에 변화가 있으며, 스톱/런모드 중에서 런모드로전환되어 상기 GSP로부터 인가된 테스트시간 및 테스트 채널 선택을 위한 데이타를 읽어들이고, 테스트시간 및 테스트 채널을 선택한 다음 선택된 테스트 채널에 송신할 패턴데이타를 선택하여, 고정시험패턴이 선택되면 고정시험패턴 데이타를 읽어들이고 의사랜덤패턴이 선택되면 의사랜덤패턴 데이타를 발생시키는 제3단계와;BTCA가 루핑 요구 상태에 따라 자체 T/S 스위치부와 HDLC를 초기화 하고, 상기 GSP로부터 입력된 시험패턴정보에 따라 고정시험패턴 데이타 혹은 의사랜덤시험패턴 데이타를 자체 HDLC의 송신 FIFO와 자체 램으로 동시에 전송한 후, 해당 시험패턴 데이타를 자체T/S 스위치부를 통해 TSIA측으로 전송하여 특정 시험구간에서 루프백되어 자체 T/S 스위치부를 통해 수신되는 시험패턴 데이타를 자체 HDLC의 수신 FIFO에 입력시키는 제4단계와;상기 BTCA가 자체 램에 보관된 송신 데이타와 상기 HDLC의 수신 FIFO에 수신된 데이타를 비트단위로 비교하여, 송신된 패턴 데이타와 수신된 패턴 데이타가 다를 경우에는 비트 에러 카운트를 증가시키고 해당 데이타를 일정시간 주기로자체 듀얼 포트램이 저장하여, 자체 듀얼 포트램에 저장된 에러 비트수, 테스트 비트수, 테스트 경과시간을TD-버스를 통하여 상기 GSP로 보고하는 제5단계를 포함하는데 있다.
또한, 본 발명의 다른 특징은, 교환시스템의 통화로 진단장치에 있어서, TD-버스를 통해 테스트 시간,테스트 채널, 테스트 패턴 정보를 출력하고, 상기 TD-버스를 통해 에러비트수, 테스트 비트수, 테스트경과시간을 인가받아 전송 오율을 판정하는 GSP(10)와; 상기 GSP(10)와 TD-버스를 통하여 접속되어, 상기GSP(10)로부터 테스트 시간, 테스트채널, 테스트 패턴 정보를 입력받아 테스트패턴 데이타로 특정 시험구간을 시험하여 에러비트수, 테스트 비트수,테스트 경과 시간을 상기 GSP(10)로 송출하는 BTCA(20)와; 상기BTCA(20)와 SHW 케이블을 통하여 연결되어, 소정의 SHW 동기클럭 및 프레임 펄스를 상기 BTCA(20)로 출력하고, 상기 BTCA(20)로부터 복수개의 채널중 특정 채널을 통해 인가받은 테스트 패턴 데이타를 루핑시켜 상기BTCA(20)로 출력하는 TSLA(30)를구비하는데 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
제1도는 본 발명에 의한 통화로계의 품질감사를 위한 BER(Bit Error Rate) 측정장치인 BTC블럭과 주변블럭과의 관계도이다. 제1도에서 BER 측정장치블럭인 BTC(Bit Error Rate Test Control; 2) 블럭은 BER 측정을 위한 BTCA(Bit Error Rate Test Control Board Assembly)와, BTTB(Bit Error Rate Test Back Board)로 구성된다.
BTCA는 BTC블럭(2)을 제어하는 제어프로세서인 GSP(Global Service Proceswsor; 1)와 TD-버스를 통하여 정합하고 있으며, GSP(1)는 PPH(Peripheral Processor Hardware Black)과 소프트웨어적인 SSS(Signality and Service Subsystem)로 구성되어 있다. BTCA는 GSP(1)로부터 발생하는 테스트 시간, 테스트채널, 패턴정보를 자료로 의사랜던 시험패턴 혹은 동일시험패턴을 TSIA(Time Slot Interchange Board As sembly;3)로 송신하고 루프백된 패턴을 검색하여 테스트 비트수, 테스트 경과시간, 에러비트수를 GSP(1)로 송출한다.
제2도는 제1도에 의한BTCA 블럭의 상세구성도를 나타낸 것이다. BTCA(20)는 GSP(10)와 TD-버스를통하여 인터페이스되어 GSP(10)로부터 제어 신호 및 데이타를 수신한다. 데이타의 송, 수신을 위하여 GSP(10)는 모드/어드레스신호(MOD/ADDψ-MOD/ADD3), 동기클럭(SCLK) 및 프레임동기신호(FS)를 송신하면 BTCA(20)에서는 이들 신호를 수신하여 데이타송, 수신 준비를 알리는 준비 신호를 인에이블시켜 GSP(10)로 전송함으로써 데이타의 송, 수신이 이루어진다.
데이타는 TD-버스를 통하여 1 바이트 단위로 직렬 전송되고, 모드/어드레스신호는 4비트 병렬-8비트직렬 스트림으로 수신되고, 모드는 4비트, 어드레스는 16비트 형태로 갖는다.
제2도에서 BTCA(20)는 TD버스를 통하여 GSP(10)와 정합하기 위한 TD - 버스 인터페이스부(26), GSP(10)의 요구에 따라 4가지의 동일 시험패턴(φ φH, AAH, 55H, FFH) 혹은 의사랜덤시험패턴을 특정채널을통하여 송출하기 위한 T/S(타임/스페이스) 스위치부(21), T/S 스위치부(21)를 통해 소정채널을 경유하여 테스트 패턴 데이타를 송출하는 HDLC(22), 루프 백된 데이타와 비교하기 위해 송신된 데이타를 보관하는 램(RAM:23), 상기 GPS(10)로부터 입력된 데이타를 읽어들이는CPU(25),시험결과를 TD-버스 인터페이스부(26)를 통하여 GSP(10)측으로 출력하거나 GSP(10)로부터의 입력데이타를 저장하기 위한 듀얼 포트램(Dual Part RAM;24)을 구비한다.
제2도의 BTCA(20)에서 GSP(10)의 요구에 따라 동일시험패턴(φ φH, AAH, 55H, FFH) 혹은 의사랜덤시험패턴을 TSIA(30)로 송출하기 위하여 BTCA(20)는 SHW(sub highway)케이블을 통하여 TSIA(30)와연결되어 있다. T/S 스위치부(21)는 TSIA(30)로부터 SHW 동기클럭인 4.096MHz 클럭과 8KHz 프레임 펄스를 수신하여 32개의 채널중 하나의 특정채널에 GSP(10)의 요구에 따른 패턴데이타를 송신한다. TSIA(30)로부터의 2.048Mbps 전송속도의 수신데이타는 수신 SHW 경로를 통하여 T/S 스위치부(21)로 전송되며, T/S 스위치부(21)는 HDLC(22)로부터 입력된 패턴 데이타를 삽입하여 2.048Mbps 전송속도로 송신 SHW경로를 통하여 TSIA(30)로 전송하고, TSIA(30)는 수신된 해당 패턴 데이타를 루핑(Looping)시켜 T/S 스위치부(21)로 송출한다. T/S 스위치부(21)는 TSIA(30)에 의해 루핑되어 인가되는 2.048Mbps 전송속도의 패턴 데이타를 추출하여 HDLC(22)의 FIFO 버퍼(도시하지 않음)로 전송함으로써 CPU(25)가 TSIA(30)측으로 송신된 패턴 데이타와TSIA(30)측으로 송신된 패턴 데이타와 TSIA(30)로부터 수신된 패턴 데이타를 비교하여 에러를 체크할수 있게 한다.
제3도는 BTCA(20)에서 수행되는 BER 측정의 과정을 설명하기 위한 흐름도이다. 먼저, CPU(25)의 타이머를 초기화시키고 듀얼포트램(24)을 초기값으로 셋팅한 다음 GSP(10)로부터의 데이터를 TD-버스를 통하여 읽어들인다.
한편, GSP(10)는 BTCA(20)의 동작이나 데이터 전송을 확인하여 BTCA(20)를 감시할 목적으로 위치도그타이머(Watch Dog Timer)를 가동시킨다. 그리고, BTCA(20)의 CPU(25)는 GSP(10)로부터의 입력 데이터에 변화가 있으면, 스톱/런(stop/run) 모드 중에서 런모드로 전환되어 GSP(10)로부터 인가된 테스트시간 및 테스트 채널 선택을 위한 데이터를 읽어들인다.
또한, BTCA(20)의 CPU(25)는 테스트시간 및 테스트 채널을 선택한 다음 선택된 테스트 채널에 송신할패턴데이타를 선택한다. 이때,BTCA(20)의 CPU(25)가 선택가능한 패턴 데이터는 φ φH, AAH, 55H, FFH등의 고정시험패턴 혹은 의사랜덤 패턴이 있는데, 고정시험패턴이 선택되면 고정시험패턴 데이타를 읽어들이고, 의사랜덤패턴이 선택되면 의사랜덤패턴 데이타를 발생시킨다. 이후에, BTCA(20)의 CPU(25)는 루핑요구 상태에 따라 T/S 스위치부(21)를 초기화하며, HDLC(22)도 초기화 하고 프로세싱과정을 수행한다. 또한, CPU(25)는 설정된 테스트 시간이 종료하면 시험진행 여부를 기다리며 BTCA(20)의 동작상태만 GSP(10)에게 보고한다. 또한, GSP(10)로부터의 입력 데이터에 변화가 있으며 요구되는 시험상태에따라 위와같은 순서로 초기값들을 설정한다.
제4도는 BTCA(20)의 프로세싱 과정을 설명하기 위한 흐름도이다.
프로세싱이 시작되면, BTCA(20)의 CPU(25)는 GSP(10)로부터 입력된 패턴정보에 따라 고정시험패턴 데이터 혹은 의사랜덤패턴 데이터를 HDLC(22)의 송신 FIFO 및 램(23)으로 동시에 전송한다. 그리고, 테스트패턴 데이타는 T/S 스위치부(21)에서 TSIA(30)측으로 전송되고 특정 시험구간에서 루프백되어 T/S 스위치부(21)를 통해 HDLC(22)의 수신 FIFO에 입력된다. 이때, BTCA(20)의 CPU(25)는 램(23)에 보관된 송신데이타와 HDLC(22)의 수신 FIFO에 수신된 데이타를 비트단위로 비교한다. 만약, 송신된 패턴 데이타와 수신된 패턴 데이타가 다를 경우에는 비트 에러 카운트를 증가시키고 일정시간 주기로 듀얼 포트램(24)에 저장한다. 듀얼 포트램(24)에 저장된 에러 비트수, 테스트 비트수, 테스트 경과시간을 TD-버스를 통하여 GSP(10)로 보고 한다.
이후에, GSP(10)는 BTCA(20)로부터 TD-버스를 인가된 에러 비트수, 테스트 비트수, 테스트 경과시간에 의거하여 전송오율(BER:Bit Error Rate)을 결정하는데, 전송 오율은 TD-버스를 통하여 보고된 에러 비트수와 테스트 비트수, 테스트 경과시간으로, 소정시간 내에 수신된 테스트 비트수와 발생한 에러 비트수의 비를 산출하여 결정한다. 또한, 착오초(ES;Errored Second)는 한개 이상의 에러가 발생한 초로서 정의되고 일반적으로 전체 관찰시간중에 적어도 하나의 에러가 검출되는 초(Second)의 갯수이며, 무착오초(EFS;Errored Free Second)는 측정시간중에 에러가 하나도 발생하지 않은 초로서 정의된다. 따라서, ES(%)=100-(EFS)%의 관계가 성립된다.
상술한 바와 같이, 본 발명은 교환시스템의 통화로 구간을 테스트하는 BTCA 블록에서 수행되는 테스트과정에서 HDLC 프로토콜을 사용하였으며 테스트 시간 선택기능, 테스트 채널 선택가능, 테스트패턴선택기능, 루핑테스트기능을 수행하여 통화로의 특정구간에 대해 고장유무 및 전송오율을 측정하여 통화로의 품질상태를 판단한다.

Claims (4)

  1. 교환시스템의 통화로 진단방법에 있어서, BTCA가 타이머를 초기화시키고 자체 듀얼포트램을 초기값으로 셋팅한 다음 GSP로부터의 데이터를 TD-버스를 통하여 읽어들이는 제1단계와; GSP가 상기 BTCA의 동작이나 데이터 전송을 확인하여 BTCA를 감사할 목적으로 위치도그타이머를 가동시키는 제2단계와;BTCA가 상기 GSP로부터의 입력 데이터에 변화가있으면, 스톱/런모드 중에서 런모드로 전환되어 상기 GSP로부터 인가된 테스트 시간 및 테스트 채널 선택을 위한 데이타를 읽어들이고, 테스트시간 및 테스트 채널을 선택한 다음 선택된 테스트 채널에 송신할 패턴데이타를 선택하여, 고정시험패턴이 선택되면 고정시험패턴 데이터를 읽어들이고, 의사랜덤패턴이 선택되면 의사랜덤패턴 데이터를 발생시키는 제3단계와; BTCA가 루핑욕구 상태에 따라 자체 T/S 스위치부와 HDLC를 초기화하고, 상기 GSP로부터 입력된 시험패턴정보에 따라 고정시험패턴 데이타 혹은 의사랜덤시험패턴 데이타를 자체 HDLC의 송신 FIFO와 자체 램으로 동시에 전송한 후, 해당 시험패턴 데이타를 자체 T/S 스위치부를 통해 TSIA측으로 전송하여 특정시험구간에서 루프백되어 자체 T/S 스위치부를 통해 수신되는 시험패턴 데이타를 자체 HDLC의 수신 FIFO에 입력시키는 제4단계와; 상기 BTCA가 자체 램에 보관된 송신 데이타와 상기 HDLC의 수신 FIFO에수신된 데이타를 비트단위로 비교하여, 송신된 패턴 데이타와 수신된패턴 데이타가 다를 경우에는 비트에러 카운트를 증가시키고 해당 데이타를 일정시간 주기로 자체 듀얼 포트램에 저장하여, 자체 듀얼 포트램에 저장된 에러 비트수, 테스트 비트수,테스트 경과시간을 TD-버스를 통하여 상기 GSP로 보고하는 제5단계를 포함하는 것을 특징으로 하는 교환시스템의 통화로 진단방법.
  2. 제1항에 있어서, GSP가 상기 제5단계에서 BTCA로부터 보고된 데이터에 의거하여 전송오율을 결정하는 경우, 상기 BTCA로부터 보고된 에러 비트수, 테스트 비트수, 테스트 경과시간에 의거하여,소정시간에 수신된 총 비트수와 발생한 에러비트수의 비를 산출하여 결정하는 것을 특징으로 하는 교환시스템의 통화로 진단방법.
  3. 교환시스템의 통화로 진단장치에 있어서, TD-버스를 통해 테스트 시간, 테스트채널, 테스트 패턴 정보를 출력하고, 상기 TD-버스를 통해 에러비트수, 테스트 비트수, 테스트경과 시간을 인가받아 전오율을 판정하는 GSP(10)와; 상기 GSP(10)와 TD-버스를 통하여 접속되어, 상기 GSP(10)로부터 테스트 시간,테스트채널, 테스트 패턴 정보를 입력받아 테스트 패턴 데이타로 특정 시험구간을 시험하여 에러비트수, 테스트 비트수, 테스트경과 시간을 상기 GPS(10)로 송출하는 BTCA(20)와; 상기 BTCA(20)와 SHW 케이블을 통하여 연결되어, 소정의 SHW 동기클럭 및 프레임 펄스를 상기 BTCA(20)로 출력하고, 상기 BTCA(20)로부터복수개의 채널중 특정 채널을 통해 인가받은 테스트 패턴 데이터를 루핑시켜 상기 BTCA(20)로출력하는 TSIA(30)를 구비하는 것을 특징으로 하는 교환시스템의 통화로 진단장치.
  4. 제3항에 있어서, 상기 BTCA(20)는 상기 TSIA(30)와 SHW 케이블을 통하여 연결되어, 상기 TSIA(30)에 대하여 테스트 패턴 데이타를 특정채널을 통하여 입출력하는 T/S 스위치부(21)와; 상기 T/S 스위치부(21)를 통해 테스트 패턴 데이터를 송신하는 HDLC(22)와; 상기HDLC(22)에 의해 T/S 스위치부(21)를통해 송신된 테스트 패턴 데이터를 보관하는 램(23)과; TD-버스를 통하여 상기 GSP(10)와 정합하기 위한TD-버스 인터페이스부(26)와; 상기 TD-버스 인터페이스부(26)에 대하여 입출력되는 정보를 전달하는 듀얼 포트 램(24)과; 상기GSP(10)로부터 TD-버스 인터페이스부(26)와 듀얼 포트 램(24)을 통해 입력된 테스트 시간,테스트채널, 테스트 패턴 정보에 따라 테스트 패턴 데이타를 발생하여 상기 HDLC(22)에 의해 T/S 스위치부(21)를 통해 테스트 패턴 데이터를 송신하게 함과 동시에 해당 테스트 패턴 데이터를 상기램(23)에 보관하고, 상기 HDLC(22)에 의해 T/S 스위치부(21)를 통해 수신된 테스트 패턴데이타와 상기램(23)에 보관된 테스트 패턴 데이터를 비교하여 에러비트수, 테스트 비트수,테스트경과 시간을 상기 듀얼포트 램(24)과 TD-버스 인터페이스부(26)를 통해 상기 GSP(10)로 출력하는 CPU(25)를 구비하는 것을 특징으로 하는 교환시스템의 통화로 진단장치.
KR1019920015478A 1992-08-27 1992-08-27 교환시스템의 통화로 진단방법 및 장치 KR0119199B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920015478A KR0119199B1 (ko) 1992-08-27 1992-08-27 교환시스템의 통화로 진단방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920015478A KR0119199B1 (ko) 1992-08-27 1992-08-27 교환시스템의 통화로 진단방법 및 장치

Publications (2)

Publication Number Publication Date
KR940005038A KR940005038A (ko) 1994-03-16
KR0119199B1 true KR0119199B1 (ko) 1997-10-04

Family

ID=19338585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920015478A KR0119199B1 (ko) 1992-08-27 1992-08-27 교환시스템의 통화로 진단방법 및 장치

Country Status (1)

Country Link
KR (1) KR0119199B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000007888A (ko) * 1998-07-08 2000-02-07 윤종용 통신시스템에서 유/무선구간 검사기능을 가지는 무선 전송장비및 오류발생 검사방법
KR100469235B1 (ko) * 1999-08-17 2005-01-31 엘지전자 주식회사 통신시스템의 기지국에 적용되는 송수신 패킷 라우팅 장치 및 패킷 라우팅 장치에 적용되는 루프 테스트 방법
KR20040027209A (ko) * 2002-09-27 2004-04-01 에스케이 텔레콤주식회사 통화로계 감시 장치 및 방법

Also Published As

Publication number Publication date
KR940005038A (ko) 1994-03-16

Similar Documents

Publication Publication Date Title
US6012004A (en) System and method for managing time for vehicle fault diagnostic apparatus
US4742518A (en) Fault location system for a digital transmission line
US5163051A (en) Paired bit error rate tester
US3819878A (en) Transmission test set for telephone circuit data communication systems
KR0119199B1 (ko) 교환시스템의 통화로 진단방법 및 장치
JPS649783B2 (ko)
CN115459865A (zh) 误码率测量装置及误码率测量方法
US5081666A (en) Method for measuring the bit error rate in the transmission of digital information
US5737390A (en) Digital exchange system with function of displaying operation state of system
US4118790A (en) Data processing equipment
KR960014690B1 (ko) 전자교환기에서의 아날로그 가입자회로 검사방법 및 그 장치
JPH1164450A (ja) 半導体試験装置
JPS61201595A (ja) 伝送装置における監視情報の収集方法及び装置
KR920005011B1 (ko) 전자교환용 범용신호 송수신 회로팩의 자체 테스트 방법
KR100214015B1 (ko) 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치 및 방법
JPH01241931A (ja) 加入者無線回線用保守盤
JPS6239581B2 (ko)
JPS6046637A (ja) デ−タハイウェイシステムにおける回線対応部診断方式
JP2862663B2 (ja) セキュリティ監視装置の試験装置
KR0182686B1 (ko) 교환기에 있어서 통화로계 성능측정기에 대한 테스트방법
JP3153592B2 (ja) 自動検針装置及び端末用網制御装置
US3591719A (en) Automatic program test circuit for data sets
KR920005061B1 (ko) 디지탈 교환시스템의 타임스위치시험 및 유지보수장치
KR100260300B1 (ko) 디지탈데이터전송확인장치
JPH04165842A (ja) 回線品質測定方式

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120615

Year of fee payment: 16

EXPY Expiration of term