KR0116974Y1 - 아나로그/디지탈 변환장치 - Google Patents

아나로그/디지탈 변환장치

Info

Publication number
KR0116974Y1
KR0116974Y1 KR2019940023815U KR19940023815U KR0116974Y1 KR 0116974 Y1 KR0116974 Y1 KR 0116974Y1 KR 2019940023815 U KR2019940023815 U KR 2019940023815U KR 19940023815 U KR19940023815 U KR 19940023815U KR 0116974 Y1 KR0116974 Y1 KR 0116974Y1
Authority
KR
South Korea
Prior art keywords
converter
signal
voltage
conversion
analog
Prior art date
Application number
KR2019940023815U
Other languages
English (en)
Other versions
KR960012806U (ko
Inventor
오형석
Original Assignee
문정환
엘지일렉트론주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지일렉트론주식회사 filed Critical 문정환
Priority to KR2019940023815U priority Critical patent/KR0116974Y1/ko
Publication of KR960012806U publication Critical patent/KR960012806U/ko
Application granted granted Critical
Publication of KR0116974Y1 publication Critical patent/KR0116974Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/201—Increasing resolution using an n bit system to obtain n + m bits by dithering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 고안은 A/D변환장치에 관한 것으로, 특히 A/D변환장치내의 D/A변환기의 전원전압과 접지전압을 가변할 수 있게 하여 분해능(Resolution)을 높인 아나로그/디지탈 변환장치에 관한 것으로서 내부에 D/A 변환기를 갖고 아나로그 입력신호를 디지탈 신호로 변환하는 A/D변환장치에 있어서, 변환개시신호 및 클럭신호에 의해 2진 데이타를 N비트씩 2차에 걸쳐 출력하는 데이타 레지스터와, 상기 데이타 레지스터의 출력데이터를 2차에 걸쳐 디코딩하고 전원전압과 접지단 사이에 제 1, 제 2 전원가변회로가 연결되어 기준전압을 분압하는 래더저항 양단의 전압을 가변시키고 1차 A/D변환 종료 후 최하위비트에 해당하는 전압값으로 제 1 전원가변회로가 출력되도록 하고 제 2 전원가변회로의 전압값이 1차 A/D변환 동작시 인가되는 전원전압의 폭과 동일한 폭이 되도록 상기 전압값을 가변제어하는 컨트롤회로로 구성된 D/A변환기와, 상기 D/A변환기의 출력신호를 기준신호로 하여 입력되는 아나로그 신호를 비교하여 이를 데이터 레지스터를 통해 저장, 출력시키는 비교기를 포함하여 구성된다.

Description

아나로그/디지탈 변환장치
제1도 (a)는 종래의 A/D변환장치의 구성블럭도
(b)는 제1도 (a)에 따른 D/A변환장치의 구성블럭도
제2도 (a)는 본 고안의 A/D변환장치의 구성블럭도
(b)는 제2도 (a)에 따른 D/A변환장치의 구성블럭도
* 도면의 주요 부분에 대한 부호의 설명
21 : 비교기22 : 데이터레지스터23 : D/A변환기
24 : 디코더25 : 전송게이트26 : 제1전원가변회로
27 : 제2전원가변회로28 : 컨트롤회로
본 고안은 A/D변환장치에 관한 것으로, 특히 A/D 변환장치내의 D/A변환기의 전원전압과 접지전압을 가변할 수 있게하여 분해능(Resolution)을 높인 아나로그/디지탈변환장치에 관한 것이다.
일반적으로 A/D변환장치는 적분방식과 비교방식으로 구분하고 비교방식은 궤환 비교형과 무궤환비교형으로 크게 나눌 수 있다.
이중 궤환 비교형은 내부에 D/A변환기를 가지고 있고, 입력아나로그신호와 상기의 D/A 변환기의 출력을 입력아나로그 신호에 일치하도록 동작하는 타입이다.
이하, 첨부된 도면을 참고하여 종래의 A/D변환장치에 대하여 설명하면 다음과 같다.
제1도 (a)는 종래의 A/D변환장치의 구성블럭도이고, (b)는 제1도(a)에 따른 D/A변환장치의 구성블럭도이다.
먼저 제1도 (a)에서와 같이 A/D변환장치는 D/A변환기(3)의 기준전압출력 신호를 +단자의 입력으로 하고 아나로그 입력신호를 -단자로 입력하여 비교출력하는 비교기(1)와, 상기 비교기(1)의 출력신호를 입력으로 하여 저장된 N비트의 데이타를 세팅하거나 리세팅하는 데이타 레지스터(2)와, 상기 데이타 레지스터(2)의 출력신호를 받아 아나로그 형태로 변환하는 D/A변환기(3) 등으로 구성된다.
상기의 D/A변환기(3)는 제1도 (b)에서와 같이 데이타 레지스터(2)의 출력 신호를 디코딩하는 디코더(4)와 변환 개시신호에 의해 기준전압(VDD)을 래더저항(R1~RN)으로 인가하는 스위칭소자로 사용되는 트랜지스터(6)와, 기준전압(VDD)을 분압하는 래더(ladder)저항(R1~RN)을 구비하여 구성된다. 상기와 같이 구성된 종래의 A/D변환장치는 비교기(1)로 아나로그 신호가 입력되면 D/A 변환기의 래더저항(R1~RN)에서 발생된 기준전압과 비교하게 되고 비교 결과에 의해 N비트의 데이타 레지스터(2)에 저장된 데이타를 세팅하거나 리세팅하여 디지탈 데이타값을 변경하고 이 변경된 디지탈 데이타값에 의해 지정된 위치의 래더저항(R1~RN)에 의해 분압된 기준전압을 비교기(1)로 출력하게 된다.
상기의 과정을 최상위비트(MSB)에서 최하위비트(LSB)로 순차적으로 N번 진행하여 최하위 비트까지 완료되면 디지탈신호가 출력되게 된다.
이때의 분해능(Resolution)은 래더저항의 갯수에 의해 결정된다.
즉, 비트수가 N일때 분해능은 VDD/2N이 되고 래더저항의 갯수는 2N개가 된다(래더저항 양단의 전압이 VDD인 경우).
그러나 상기와 같은 종래의 A/D변환장치는 분해능을 높이기위한 비트수의 증가는 그에 따라 래더저항의 갯수를 늘리게되어 변환장치의 크기가 커지는 문제점이 있었다.
본 고안은 상기와 같은 종래 A/D변환장치의 문제점을 해결하기 위하여 안출한 것으로써, A/D변환장치내의 D/A변환기의 래더저항 양단의 전압을 가변시킬 수 있게하여 래더저항의 갯수 증가없이 분해능을 높일 수 있는 아나로그/디지탈 변환장치를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 고안의 아나로그/디지탈 변환장치를 첨부된 도면을 참고하여 상세히 설명하면 다음과 같다.
제2도 (a)는 본 고안의 A/D변환장치의 구성블럭도이고 (b)는 제2도 (a)에 따른 D/A 변환장치의 구성블럭도이다.
본 고안의 A/D 변환장치는 내부에 D/A변환기를 갖고 D/A변환기의 양단에 걸리는 기준전압을 가변하여 동일 아나로그 입력신호를 2차에 걸쳐 A/D 변환하여 분해능을 높인 것이다.
먼저, A/D 변환장치는 변환개시신호 및 클럭신호에 의해 2진 데이타를 N비트씩 2차에 걸쳐 출력하는 데이타 레지스터(22)와 상기 데이타 레지스터(22)에서 2차에 걸쳐 출력되는 2N비트의 2진데이타를 입력으로 하여 D/A변환을 하는 D/A 변환기(23)와, 상기 D/A 변환기(23)의 출력신호를 기준신호로 하여 입력되는 아나로그신호를 비교하여 데이타 레지스터(22)를 통해 저장, 출력하는 비교기(21)로 구성된다.
상기의 A/D변환장치내에 구성된 D/A 변환기(23)는 데이타 레지스터(22)에서 출력되는 2진데이타를 2차에 걸쳐 디코딩하는 디코더(24)와, 인가되는 기준전압을 분압하는 N개의 래더저항(R1~RN)과, 상기 디코더(24)의 출력신호에 따라 래더저항(R1~RN)에 의해 분압된 기준전압을 선택적으로 출력하는 N개의 전송게이트(Transmission gate)와, 상기 래더저항(R1~RN)양단에 인가되는 기준전압을 가변시키는 제1, 제2전원가변회로(26)(27)와, 제1차 A/D변환종료후에, 1차 변환시의 최하위 비트에 해당하는 전압값으로 제1전원가변회로(26)에 인가되는 전압이 가변되도록 제어하고 제2전원가변회로(27)는 제1차 A/D변환 동작시의 양단에 인가되는 전압폭과 동일 전압폭이 되도록 전압갓을 가변제어하는 컨트롤회로(28)를 포함하여 구성된다.
상기에서 설명한 본 고안의 아나로그/디지탈 변환장치는 2N비트의 데이타를 저장 출력하는 데이타 레지스터(22)로 2차 변환 선택신호와 변환 개시 신호 및 클럭신호가 입력되면 클럭신호에 의해 결정되는 속도로 데이타 레지스터(22)에 저장되는 2진데이타가 변경된다.
그리고, 상기의 데이타 레지스터(22)의 2진 데이타가 D/A변환기(23)의 디코더(24)로 입력되고 상기 디코더(24)에 의해 디코딩되어진 출력신호는 N개의 전송게이트로 인가되게 된다.
상기 전송게이트는 N개의 래더저항(R1~RN)의해 분압된 기준전압을 선택적으로 출력하게 된다.
최상위 비트에 해당하는 기준전압부터 최하위 비트에 해당하는 기준전압까지 순차적으로 비교기(21)로 입력하여 A/D 변환하고자 입력하는 아나로그 입력신호와 비교하여 N비트의 디지탈값을 데이타 레지스터(22)에 저장하게 된다.
상기와 같이 1차 A/D변환이 종료되면 데이타 레지스터(22)가 제1변환종료신호를 출력하게 되고, 컨트롤회로(28)는 제1변환종료신호와 1차 A/D변환종료시의 최하위 비트전압값을 입력으로 하여 제1전원가변회로(26)는 1차 A/D변환종료시의 최하위 비트전압값이 되도록 컨트롤회로(28)가 제어하고, 제2전원가변회로(27)에는 1차 A/D변환시의 양단에 걸리는 전압폭과 동일한 전압폭이 되도록 제어한다.
그리고 전체적으로 1차 A/D변환과 동일한 2차 A/D 변환동작을 수행하게 된다.
상기와 같이 1, 2차 A/D 변환동작으로 데이타 레지스터(22)에 저장된 2N비트의 디지탈 데이타는 제2변환종료신호의 출력과 동시에 1차 A/D변환시의 N비트 디지탈 데이타가 상위 비트가 되고 2차 A/D 변환시의 N비트 디지탈 데이타가 하위 비트가 되어 2N비트의 연속데이타로 출력되게 된다. 이때 1차 A/D변환동작시에 2차 변환 선택신호를 입력하지 않으면 A/D변환장치는 1차 A/D변환동작만을 수행하여 N비트의 디지탈 데이타를 출력하게 된다.
상기와 같은 본 고안의 아나로그/디지탈 변환장치는 래더저항(R1~RN)의 갯수를 늘리지 않고 부가된 D/A변환기의 제1, 2전원가변회로에 의해 기준전압을 가변시켜 비트수를 늘리므로 칩크기(Chip size)의 증가없이 분해능(Resolution)을 높이는 효과가 있다.

Claims (2)

  1. 내부에 D/A 변환기를 갖고 아나로그 입력신호를 디지탈 신호로 변환하는 A/D변환장치에 있어서,
    변환개시신호 및 클럭신호에 의해 2진 데이타를 N비트씩 2차에 걸쳐 출력하는 데이타 레지스터와,
    상기 데이타 레지스터의 출력데이터를 2차에 걸쳐 디코딩하고 전원전압과 접지단 사이에 제 1, 제 2 전원가변회로가 연결되어 기준전압을 분압하는 래더저항 양단의 전압을 가변시키고 1차 A/D변환 종료후 최하위 비트에 해당하는 전압값으로 제 1 전원가변회로가 출력되도록 하고 제 2 전원가변회로의 전압값이 1차 A/D변환 동작시 인가되는 전원전압의 폭과 동일한 폭이 되도록 상기 전압값을 가변제어하는 컨트롤회로로 구성된 D/A변환기와,
    상기 D/A변환기의 출력신호를 기준신호로 하여 입력되는 아나로그신호를 비교하여 이를 데이터 레지스터를 통해 저장, 출력시키는 비교기를 포함하여 구성되는 것을 특징으로 하는 아나로그/디지탈 변환장치.
  2. 제1항에 있어서,
    상기 D/A변환기는 상기 디코더의 출력신호에 따라, 래더저항에 의해 분압된 기준전압을 선택적으로 출력하는 N개의 전송게이트 더 포함하는 것을 특징으로 하는 아나로그/디지탈 변환장치.
KR2019940023815U 1994-09-14 1994-09-14 아나로그/디지탈 변환장치 KR0116974Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940023815U KR0116974Y1 (ko) 1994-09-14 1994-09-14 아나로그/디지탈 변환장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940023815U KR0116974Y1 (ko) 1994-09-14 1994-09-14 아나로그/디지탈 변환장치

Publications (2)

Publication Number Publication Date
KR960012806U KR960012806U (ko) 1996-04-17
KR0116974Y1 true KR0116974Y1 (ko) 1998-05-15

Family

ID=19393206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940023815U KR0116974Y1 (ko) 1994-09-14 1994-09-14 아나로그/디지탈 변환장치

Country Status (1)

Country Link
KR (1) KR0116974Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003449A (ko) * 1998-06-29 2000-01-15 김영환 아날로그-디지털 변환 장치 및 그 변환 방법

Also Published As

Publication number Publication date
KR960012806U (ko) 1996-04-17

Similar Documents

Publication Publication Date Title
US5831566A (en) Low voltage digital-to-analog converter
US5283580A (en) Current/resistor digital-to-analog converter having enhanced integral linearity and method of operation
US5243347A (en) Monotonic current/resistor digital-to-analog converter and method of operation
EP0102609B1 (en) Digital-analog converter
US5495245A (en) Digital-to-analog converter with segmented resistor string
US6567026B1 (en) Voltage scaling digital-to- analog converter with impedance strings
EP0153778B1 (en) Multi-step parallel analog-digital converter
US6466149B2 (en) Apparatus and method for digital to analog conversion
US5028926A (en) Successive type analog-to-digital converter with a variable reference voltage for the digital to analog converter
JP2001244816A (ja) 改善された線形性および整定時間を有するデジタルにスイッチングされる電位差計
US6778122B2 (en) Resistor string digital to analog converter with differential outputs and reduced switch count
JP4299419B2 (ja) デジタルアナログ変換回路
TW202306324A (zh) 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法
US9654136B1 (en) Segmented resistor digital-to-analog converter with resistor recycling
JPH0964744A (ja) デジタル・アナログ変換回路
KR100286326B1 (ko) 인터리빙샘플링아나로그/디지탈변환기
JPH0377430A (ja) Ｄ／ａコンバータ
CN111801894A (zh) 数模转换器系统
KR930006747B1 (ko) D/a변환기
US6154165A (en) Variable clock rate, variable bit-depth analog-to-digital converter
KR0116974Y1 (ko) 아나로그/디지탈 변환장치
US6154164A (en) Variable clock rate analog-to-digital converter
US6252534B1 (en) Resistor string DAC with current mode interpolation
US9973204B1 (en) Resistor string digital to analog converter
EP0681372A1 (en) Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19940914

UA0201 Request for examination

Patent event date: 19940914

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 19970620

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19971205

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19980123

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19980123

UG1601 Publication of registration
UR1001 Payment of annual fee

Payment date: 20001218

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 20011214

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 20021223

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 20031219

Start annual number: 7

End annual number: 7

UR1001 Payment of annual fee

Payment date: 20041230

Start annual number: 8

End annual number: 8

UR1001 Payment of annual fee

Payment date: 20051223

Start annual number: 9

End annual number: 9

UR1001 Payment of annual fee

Payment date: 20061215

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 11

UR1001 Payment of annual fee

Payment date: 20080102

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee