KR0116974Y1 - 아나로그/디지탈 변환장치 - Google Patents

Abstract

본 고안은 A/D변환장치에 관한 것으로, 특히 A/D변환장치내의 D/A변환기의 전원전압과 접지전압을 가변할 수 있게 하여 분해능(Resolution)을 높인 아나로그/디지탈 변환장치에 관한 것으로서 내부에 D/A 변환기를 갖고 아나로그 입력신호를 디지탈 신호로 변환하는 A/D변환장치에 있어서, 변환개시신호 및 클럭신호에 의해 2진 데이타를 N비트씩 2차에 걸쳐 출력하는 데이타 레지스터와, 상기 데이타 레지스터의 출력데이터를 2차에 걸쳐 디코딩하고 전원전압과 접지단 사이에 제 1, 제 2 전원가변회로가 연결되어 기준전압을 분압하는 래더저항 양단의 전압을 가변시키고 1차 A/D변환 종료 후 최하위비트에 해당하는 전압값으로 제 1 전원가변회로가 출력되도록 하고 제 2 전원가변회로의 전압값이 1차 A/D변환 동작시 인가되는 전원전압의 폭과 동일한 폭이 되도록 상기 전압값을 가변제어하는 컨트롤회로로 구성된 D/A변환기와, 상기 D/A변환기의 출력신호를 기준신호로 하여 입력되는 아나로그 신호를 비교하여 이를 데이터 레지스터를 통해 저장, 출력시키는 비교기를 포함하여 구성된다.

Description

아나로그/디지탈 변환장치

제1도 (a)는 종래의 A/D변환장치의 구성블럭도

(b)는 제1도 (a)에 따른 D/A변환장치의 구성블럭도

제2도 (a)는 본 고안의 A/D변환장치의 구성블럭도

(b)는 제2도 (a)에 따른 D/A변환장치의 구성블럭도

* 도면의 주요 부분에 대한 부호의 설명

21 : 비교기22 : 데이터레지스터23 : D/A변환기

24 : 디코더25 : 전송게이트26 : 제1전원가변회로

27 : 제2전원가변회로28 : 컨트롤회로

본 고안은 A/D변환장치에 관한 것으로, 특히 A/D 변환장치내의 D/A변환기의 전원전압과 접지전압을 가변할 수 있게하여 분해능(Resolution)을 높인 아나로그/디지탈변환장치에 관한 것이다.

일반적으로 A/D변환장치는 적분방식과 비교방식으로 구분하고 비교방식은 궤환 비교형과 무궤환비교형으로 크게 나눌 수 있다.

이중 궤환 비교형은 내부에 D/A변환기를 가지고 있고, 입력아나로그신호와 상기의 D/A 변환기의 출력을 입력아나로그 신호에 일치하도록 동작하는 타입이다.

이하, 첨부된 도면을 참고하여 종래의 A/D변환장치에 대하여 설명하면 다음과 같다.

제1도 (a)는 종래의 A/D변환장치의 구성블럭도이고, (b)는 제1도(a)에 따른 D/A변환장치의 구성블럭도이다.

먼저 제1도 (a)에서와 같이 A/D변환장치는 D/A변환기(3)의 기준전압출력 신호를 +단자의 입력으로 하고 아나로그 입력신호를 -단자로 입력하여 비교출력하는 비교기(1)와, 상기 비교기(1)의 출력신호를 입력으로 하여 저장된 N비트의 데이타를 세팅하거나 리세팅하는 데이타 레지스터(2)와, 상기 데이타 레지스터(2)의 출력신호를 받아 아나로그 형태로 변환하는 D/A변환기(3) 등으로 구성된다.

상기의 D/A변환기(3)는 제1도 (b)에서와 같이 데이타 레지스터(2)의 출력 신호를 디코딩하는 디코더(4)와 변환 개시신호에 의해 기준전압(V_DD)을 래더저항(R₁~R_N)으로 인가하는 스위칭소자로 사용되는 트랜지스터(6)와, 기준전압(V_DD)을 분압하는 래더(ladder)저항(R₁~R_N)을 구비하여 구성된다. 상기와 같이 구성된 종래의 A/D변환장치는 비교기(1)로 아나로그 신호가 입력되면 D/A 변환기의 래더저항(R₁~R_N)에서 발생된 기준전압과 비교하게 되고 비교 결과에 의해 N비트의 데이타 레지스터(2)에 저장된 데이타를 세팅하거나 리세팅하여 디지탈 데이타값을 변경하고 이 변경된 디지탈 데이타값에 의해 지정된 위치의 래더저항(R₁~R_N)에 의해 분압된 기준전압을 비교기(1)로 출력하게 된다.

상기의 과정을 최상위비트(MSB)에서 최하위비트(LSB)로 순차적으로 N번 진행하여 최하위 비트까지 완료되면 디지탈신호가 출력되게 된다.

이때의 분해능(Resolution)은 래더저항의 갯수에 의해 결정된다.

즉, 비트수가 N일때 분해능은 V_DD/2^N이 되고 래더저항의 갯수는 2^N개가 된다(래더저항 양단의 전압이 V_DD인 경우).

그러나 상기와 같은 종래의 A/D변환장치는 분해능을 높이기위한 비트수의 증가는 그에 따라 래더저항의 갯수를 늘리게되어 변환장치의 크기가 커지는 문제점이 있었다.

본 고안은 상기와 같은 종래 A/D변환장치의 문제점을 해결하기 위하여 안출한 것으로써, A/D변환장치내의 D/A변환기의 래더저항 양단의 전압을 가변시킬 수 있게하여 래더저항의 갯수 증가없이 분해능을 높일 수 있는 아나로그/디지탈 변환장치를 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위한 본 고안의 아나로그/디지탈 변환장치를 첨부된 도면을 참고하여 상세히 설명하면 다음과 같다.

제2도 (a)는 본 고안의 A/D변환장치의 구성블럭도이고 (b)는 제2도 (a)에 따른 D/A 변환장치의 구성블럭도이다.

본 고안의 A/D 변환장치는 내부에 D/A변환기를 갖고 D/A변환기의 양단에 걸리는 기준전압을 가변하여 동일 아나로그 입력신호를 2차에 걸쳐 A/D 변환하여 분해능을 높인 것이다.

먼저, A/D 변환장치는 변환개시신호 및 클럭신호에 의해 2진 데이타를 N비트씩 2차에 걸쳐 출력하는 데이타 레지스터(22)와 상기 데이타 레지스터(22)에서 2차에 걸쳐 출력되는 2N비트의 2진데이타를 입력으로 하여 D/A변환을 하는 D/A 변환기(23)와, 상기 D/A 변환기(23)의 출력신호를 기준신호로 하여 입력되는 아나로그신호를 비교하여 데이타 레지스터(22)를 통해 저장, 출력하는 비교기(21)로 구성된다.

상기의 A/D변환장치내에 구성된 D/A 변환기(23)는 데이타 레지스터(22)에서 출력되는 2진데이타를 2차에 걸쳐 디코딩하는 디코더(24)와, 인가되는 기준전압을 분압하는 N개의 래더저항(R₁~R_N)과, 상기 디코더(24)의 출력신호에 따라 래더저항(R₁~R_N)에 의해 분압된 기준전압을 선택적으로 출력하는 N개의 전송게이트(Transmission gate)와, 상기 래더저항(R₁~R_N)양단에 인가되는 기준전압을 가변시키는 제1, 제2전원가변회로(26)(27)와, 제1차 A/D변환종료후에, 1차 변환시의 최하위 비트에 해당하는 전압값으로 제1전원가변회로(26)에 인가되는 전압이 가변되도록 제어하고 제2전원가변회로(27)는 제1차 A/D변환 동작시의 양단에 인가되는 전압폭과 동일 전압폭이 되도록 전압갓을 가변제어하는 컨트롤회로(28)를 포함하여 구성된다.

상기에서 설명한 본 고안의 아나로그/디지탈 변환장치는 2N비트의 데이타를 저장 출력하는 데이타 레지스터(22)로 2차 변환 선택신호와 변환 개시 신호 및 클럭신호가 입력되면 클럭신호에 의해 결정되는 속도로 데이타 레지스터(22)에 저장되는 2진데이타가 변경된다.

그리고, 상기의 데이타 레지스터(22)의 2진 데이타가 D/A변환기(23)의 디코더(24)로 입력되고 상기 디코더(24)에 의해 디코딩되어진 출력신호는 N개의 전송게이트로 인가되게 된다.

상기 전송게이트는 N개의 래더저항(R₁~R_N)의해 분압된 기준전압을 선택적으로 출력하게 된다.

최상위 비트에 해당하는 기준전압부터 최하위 비트에 해당하는 기준전압까지 순차적으로 비교기(21)로 입력하여 A/D 변환하고자 입력하는 아나로그 입력신호와 비교하여 N비트의 디지탈값을 데이타 레지스터(22)에 저장하게 된다.

상기와 같이 1차 A/D변환이 종료되면 데이타 레지스터(22)가 제1변환종료신호를 출력하게 되고, 컨트롤회로(28)는 제1변환종료신호와 1차 A/D변환종료시의 최하위 비트전압값을 입력으로 하여 제1전원가변회로(26)는 1차 A/D변환종료시의 최하위 비트전압값이 되도록 컨트롤회로(28)가 제어하고, 제2전원가변회로(27)에는 1차 A/D변환시의 양단에 걸리는 전압폭과 동일한 전압폭이 되도록 제어한다.

그리고 전체적으로 1차 A/D변환과 동일한 2차 A/D 변환동작을 수행하게 된다.

상기와 같이 1, 2차 A/D 변환동작으로 데이타 레지스터(22)에 저장된 2N비트의 디지탈 데이타는 제2변환종료신호의 출력과 동시에 1차 A/D변환시의 N비트 디지탈 데이타가 상위 비트가 되고 2차 A/D 변환시의 N비트 디지탈 데이타가 하위 비트가 되어 2N비트의 연속데이타로 출력되게 된다. 이때 1차 A/D변환동작시에 2차 변환 선택신호를 입력하지 않으면 A/D변환장치는 1차 A/D변환동작만을 수행하여 N비트의 디지탈 데이타를 출력하게 된다.

상기와 같은 본 고안의 아나로그/디지탈 변환장치는 래더저항(R₁~R_N)의 갯수를 늘리지 않고 부가된 D/A변환기의 제1, 2전원가변회로에 의해 기준전압을 가변시켜 비트수를 늘리므로 칩크기(Chip size)의 증가없이 분해능(Resolution)을 높이는 효과가 있다.

Claims (2)

1. 내부에 D/A 변환기를 갖고 아나로그 입력신호를 디지탈 신호로 변환하는 A/D변환장치에 있어서,

   변환개시신호 및 클럭신호에 의해 2진 데이타를 N비트씩 2차에 걸쳐 출력하는 데이타 레지스터와,

   상기 데이타 레지스터의 출력데이터를 2차에 걸쳐 디코딩하고 전원전압과 접지단 사이에 제 1, 제 2 전원가변회로가 연결되어 기준전압을 분압하는 래더저항 양단의 전압을 가변시키고 1차 A/D변환 종료후 최하위 비트에 해당하는 전압값으로 제 1 전원가변회로가 출력되도록 하고 제 2 전원가변회로의 전압값이 1차 A/D변환 동작시 인가되는 전원전압의 폭과 동일한 폭이 되도록 상기 전압값을 가변제어하는 컨트롤회로로 구성된 D/A변환기와,

   상기 D/A변환기의 출력신호를 기준신호로 하여 입력되는 아나로그신호를 비교하여 이를 데이터 레지스터를 통해 저장, 출력시키는 비교기를 포함하여 구성되는 것을 특징으로 하는 아나로그/디지탈 변환장치.
2. 제1항에 있어서,

   상기 D/A변환기는 상기 디코더의 출력신호에 따라, 래더저항에 의해 분압된 기준전압을 선택적으로 출력하는 N개의 전송게이트 더 포함하는 것을 특징으로 하는 아나로그/디지탈 변환장치.