KR0114363Y1 - 비트 누설 보상회로 - Google Patents

Abstract

본 고안은 비트 누설 보상회로에 관한 것으로서, 이는 동기식 다중화 전송시스템에서 한 비트의 분배를 포인트 펄스가 적고 많음에 따라 비트분배를 조밀하게 또는 넓게하여 비트를 삽입, 삭제 하도록 한 것이다.

이와같은 본 고안은 포인트 처리된 갭트클럭과 포인트 미 처리된 갭트클럭의 위상을 비교하여 포인트제어신호 및 위상차신호를 출력하는 위상비교부와, 프레임 펄스를 분주하여 임의 분주신호를 출력하는 분주부와, 상기 위상비교부의 위상차신호에 따라 분주부의 임의 분주신호를 선택하는 선택부와, 상기 위상비교부의 포인트제어신호에 따라 선택부의 비트누설신호를 입력 갭트클럭에 삽입 또는 삭제하는 클럭보상부와, 포인트 처리된 입력 데이타를 상기 포인트 처리된 갭트클럭 및 비트누설클럭에 동기시켜 저장함과 아울러 저장된 데이타를 출력하는 선입선출 버퍼부로 구성함으로써, 달성되는 것이다.

Description

비트 누설 보상회로

제1도는 종래 비트 누설 보상회로도.

제2도는 제1도의 각부 입출력 파형도.

제3도는 본 고안 비트 누설 보상회로도.

제4도는 제3도의 각부 입출력 파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 위상비교부 2 : 분주부

3 : 선택부 4 : 클럭보상부

5 : 선입선출 버퍼부 6 : 위상동기루프부

본 고안은 비트 누설 보상에 관한 것으로, 특히 동기식 다중화 전송시스템에서 전송되는 데이터가 잡음 또는 외란에 의해 변동되는 지터(Jitter)현상을 효율적으로 방지하고 이를 보상하여 주는 비트 누설 보상회로에 관한 것이다.

종래 비트 누설 보상회로는 첨부된 도면 제1도에 도시된 바와같이, 입력 바이트 포인트 정보신호(PDS)를 소정시간단위로 카운트하고 그 소정시간 동안에 카운트한 일정주파수의 비트를 입력갭트(Gapped)클럭(GCLK)에 삽입 또는 삭제하여 비트누설클럭(BLCLK)을 발생하는 포인터 평균화부(100)와, 상기 입력 갭트 클럭(GCLK)에 동기시켜 입력 데이터(DIN)를 저장함과 아울러 비트누설클럭(BLCLK)에 동기시켜 비트누설 데이터(BLDT)를 출력하는 선입선출 버퍼부(101)와, 상기 포인터 평균화부(100)의 비트누설클럭(BLCLK)에 따라 발진주파수를 변화시켜 클럭 출력단자(CLKOUT)로 출력함과 아울러 선입선출 버퍼부(101)의 비트 누설 데이터(BLDT)를 처리하여 데이터 출력단자(DOUT)로 출력하는 위상동기루프부(102)로 구성되어 있다.

이와같이 구성된 종래 비트 누설보상회로에 있어서, 포인터 평균화부(100)는 바이트 포인트 처리에 의해 발생된 네가티브 또는 포지티브의 바이트 포인트 정보신호(PDS)의 한 프레임 횟수를 10초단위로 카운트하고 이후에 입력되는 10초 동안의 입력 갭트 클럭(GCLK)에 일정한 주파수의 비트를 삽입 또는 삭제하여 비트누설클럭(BLCLK)을 발생하게 된다.

일예로써, 바이트 포인트 처리에 의해 제2도의 (가)와 같은 바이트 포인트 정보신호(PDS)의 1바이트 네가티브 펄스가 입력될 경우에 상기한 포인터 평균화부(100)는 입력된 바이트 포인트 정보신호(PDS)의 펄스횟수를 10초단위로 카운트하고 그 소정시간 동안에 카운트한 8비트를 균등하게 분배한 후 제2도의 (나)와 같이, 다음의 10초동안 입력되는 갭트 클럭(GCLK)에 상기에서 분배한 일정한 주파수의 비트를 삽입 또는 삭제하여 제2도의 (다)와 같은 비트누설클럭(BLCLK)을 선입선출 버퍼부(101) 및 위상동기루프부(102)에 입력하게 된다.

상기 선입선출 버퍼부(101)는 제2도의 (라)와 같은 입력 데이터(DIN)를 제2도의 (나)와 같은 갭트클럭(GCLK)에 동기시켜 저장하거나 제2도의 (다)와 같이 포인터 평균화부(100)로 부터 출력된 비트누설클럭(BLCLK)에 동기시켜 제2도의 (마)와 같이 비트누설 데이터(BLDT)위상동기루프부(102)에 입력하게 된다.

따라서 상기한 위상동기루프부(102)는 포인터 평균화부(100)로 부터 입력된 비트누설클럭(BLCLK)에 따라 발진주파수를 변화시켜 클럭 출력단자(CLKOUT)에 출력함과 아울러 선입선출 버퍼부(101)의 비트누설 데이터(BLDK)를 신호처리하여 데이터 출력단자(DOUT)로 출력하게 된다.

그러나 이와같은 종래 비트 누설보상회로는 입력 바이트 포인트 정보신호의 포인트 펄스를 10초단위로 카운트하여 평균화하게 되고, 임의의 구간선택이 불가능하므로 선입선출 버퍼부에 다수개의 버퍼를 사용하여야 하므로 회로구성이 복잡하고, 또한 비트 누설에 의한 비트분배가 일정한 주파수로 분배되므로 인하여 입력 데이터가 외란 또는 잡음에 의해 변동이 되는 지터(Jitter)상태를 효율적으로 방지할 수가 없는 문제점이 있었다.

따라서 본 고안의 목적은 동기식 다중화 전송시스템에서 비트누설에 의한 한 비트 분배를 일정한 주파수로 분배하지 않고 포인트 펄스가 적고 많음에 따라 비트분배를 조밀하게 또는 넓게 하여 잡음 또는 외란에 의해 변동되는 데이터를 효율적으로 보상하도록한 비트 누설방지회로를 제공함에 있다.

이하 본 고안을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

제3도는 본 고안 비트 누설 보상회로도로서, 이에 도시한 바와같이, 포인트 처리된 갭트 클럭(PGCLK)과 포인트 미 처리된 갭트 클럭(GCLK)과의 위상을 비교하여 그에 따른 네가티브 또는 포지티브의 포인트제어신호 및 위상차신호를 각각 클럭보상부(4)와 선택부(3)에 출력하는 위상비교부(1)와, 입력프레임 펄스(FP)를 분주하여 각종 분주신호를 선택부(3)에 출력하는 분주부(2)와, 상기 위상비교부(1)의 위상차신호에 따라 분주부(2)로 부터 출력된 각종 분주신호를 선택하여 비트누설신호로 클럭보상부(4)에 출력하는 선택부(3)와, 상기 위상비교부(1)의 포인트 제어신호에 따라 선택부(3)에서 선택된 비트누설신호를 입력 갭트 클럭(PGCLK)에 삽입 또는 삭제하여 발생되는 비트누설클럭(BLCLK)을 선입선출버퍼부(5)와 위상동기루프부(6)에 출력하는 클럭보상부(4)와, 포인트 처리된 입력 데이터(INDT)를 상기 포인트 처리된 갭트 클럭(PGCLK)에 동기시켜 저장함과 아울러 클럭보상부(4)로 부터 출력된 비트누설클럭(BLCLK)에 동기시켜 저장된 비트누설 데이터(BLDT)를 출력하는 선입선출 버퍼부(5)와, 상기 클럭보상부(4)에서 출력된 비트누설클럭(BLCLK)에 따라 발진주파수를 변화시켜 클럭출력단자(CLKOUT)로 출력함과 아울러 선입선출 버퍼부(5)의 비트누설 데이터(BLDT)를 신호처리하여 데이터출력단자(DOUT)로 출력하는 위상동기루프부(6)로 구성한다.

이와같이 구성된 본 고안의 작용, 효과를 제4도를 참조하여 상세히 설명하면 다음과 같다.

먼저 포인트 처리가 안된 갭트 클럭(GCLK)이 제4도의 (나)와 같이 위상비교부(1)에 입력되면 상기한 위상비교부(1)는 포인트 처리된 갭트 클럭(PGCLK)과 포인트 안된 갭트 클럭(GCLK)을 위상비교하여 갭트 클럭(GCLK)의 위상이 포인트 처리된 갭트 클럭(PGCLK)의 위상보다 뒤질 경우에는 네가티브 포인트로 인지하여 포인트 제어신호(PNC)를 클럭보상부(4)에 입력하고, 갭트 클럭(GCLK)의 위상이 포인트 처리된갭트 클럭(PGCLK)의 위상보다 앞설 경우에는 포지티브 포인트로 인지하여 포인트제어신호(PPC)를 클럭보상부(4)에 입력함과 아울러 갭트 클럭(GCLK)과 포인트처리된 갭트 클럭(PGCLK)과의 위상차신호를 선택부(3)에 입력하게 된다.

한편 분주부(2)는 입력 프레임펄스(FP)를 카운트하여 20, 21 .... 2n의 분주신호를 임의의 구간에서 발생하여 선택부(3)에 입력하게되고, 상기 선택부(3)는 분주부(2)로 부터 입력된 각각의 분주신호를 위상비교부(1)로 부터 입력된 위상차신호에 따라 선택하여 비트누설신호로 클럭보상부(4)에 입력하게 된다.

일예로써, 갭트 클럭(GCLK)의 위상이 포인트 처리된 갭트 클럭(PGCLK)의 위상보다 뒤진 상태로 위상비교부(1)에 입력되었다고 가정하면 위상비교부(1)에서는 제4도의 (가)와 같은 8비트인 네가티브 포인트의 위상차신호를 선택부(3)에 입력함과 아울러 포인트상태인 포인트제어신호(PNC)를 클럭보상부(4)에 입력하게 된다.

이에 따라 상기한 선택부(3)는 위상비교부(1)로 부터 입력되는 위상차신호에 해당하는 분주부(2)의 분지신호를 선택하여 클럭보상부(4)에 비트누설신호로 입력하게 되고, 상기 클럭보상부(4)는 위상비교부(1)로 부터 입력된 네가티브 포인트의 포인트제어신호(PNC)에 따라 선택부(3)로 부터 입력된 비트누설신호의 8비트을 다음의 임의의 구간내에서 입력 갭트 클럭(GCLK)에 삽입하여 제4도의 (다)와 같은 비트누설클럭(BLCLK)을 위상동기루프부(6) 및 선입선출 버퍼부(5)에 입력하게 된다.

따라서 상기한 선입선출 버퍼부(5)는 제4도의 (라)와 같이 포인트 처리된 입력 데이터(INDT)를 포인트 처리된 갭트 클럭(PGCLK)에 동기시켜 저장함과 아울러 클럭보상부(4)로 부터 입력된 비트누설클럭(BLCLK)에 동기시켜 제4도의 (마)와 같이 비트누설 데이터(BLDT)를 위상동기루프부(6)에 입력하게 된다.

상기 위상동기루프부(6)는 클럭보상부(4)에서 입력된 비트누설클럭(BLCLK)에 따라 발진주파수를 변화시켜 클럭출력단자(CLKOUT)로 출력함과 아울러 비트누설 데이터(BLDT)를 신호처리하여 데이터출력단자(DOUT)로 출력하게 된다.

이상에서 상세히 설명한 바와같이, 본 고안은 위상비교부에서 출력된 네가티브 포인트 또는 포지티브 포인트의 포인트제어신호에 따라 클럭보상부가 선택부로 부터 입력된 비트누설신호의 8비트를 다음의 임의의 구간내에서 입력 갭트클럭에 삽입 또는 삭제하여 비트누설클럭을 발생하게 되므로서, 선입선출 버퍼부의 버퍼수를 현저히 감소시킬 수 있을뿐 아니라 비트누설에 의한 비트분배를 일정한 주파수로 분배하지 않고 포인트 펄스의 많고 적음에 따라 비트분배를 조밀 내지 넓은 범위로 하여 비트를 갭트클럭펄스에 삽입 또는 삭제할 수 있는 효과가 있다.

Claims (1)

1. 포인트 처리된 갭트클럭(PGCLK)과 포인트 미 처리된 갭트클럭(GCLK)과 위상을 비교하여 그에 따른 포인트제어신호 및 위상차신호를 각각 클럭보상부(4)와 선택부(3)에 출력하는 위상비교부(1)와, 입력프레임 펄스를 분주하여 임의의 분주신호를 선택부(3)에 출력하는 분주부(2)와, 상기 위상비교부(1)의 위상차신호에 따라 분주부(2)로 부터 출력된 임의의 분주신호를 선택하여 비트누설신호로 클럭보상부(4)에 출력하는 선택부(3)와, 상기 위상비교부(1)의 포인트 제어신호에 따라 선택부(3)에서 선택된 임의의 비트누설신호를 입력 갭트클럭(PGCLK)에 삽입 또는 삭제하여 발생되는 비트누설클럭(BLCLK)을 선입선출버퍼부(5)와 위상동기루프부(6)에 출력하는 클럭보상부(4)와, 포인트 처리된 입력 데이터(INDT)를 상기 포인트 처리된 갭트클럭(PGCLK)에 동기시켜 저장함과 아울러 클럭보상부(4)의 비트누설클럭(BLCLK)에 동기시켜 저장된 비트누설 데이터(BLDT)를 위상동기루프부(6)에 출력하는 선입선출 버퍼부(5)를 포함하여 된 비트 누설 보상회로.