JPWO2024048764A5 - - Google Patents
Download PDFInfo
- Publication number
- JPWO2024048764A5 JPWO2024048764A5 JP2024544592A JP2024544592A JPWO2024048764A5 JP WO2024048764 A5 JPWO2024048764 A5 JP WO2024048764A5 JP 2024544592 A JP2024544592 A JP 2024544592A JP 2024544592 A JP2024544592 A JP 2024544592A JP WO2024048764 A5 JPWO2024048764 A5 JP WO2024048764A5
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- metal compound
- film
- electronic device
- laminated structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022138850 | 2022-08-31 | ||
| JP2022138851 | 2022-08-31 | ||
| JP2022138852 | 2022-08-31 | ||
| JP2022138852 | 2022-08-31 | ||
| JP2022138851 | 2022-08-31 | ||
| JP2022138850 | 2022-08-31 | ||
| PCT/JP2023/032023 WO2024048764A1 (ja) | 2022-08-31 | 2023-08-31 | 結晶、積層構造体、素子、電子デバイス、電子機器及びシステム |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPWO2024048764A1 JPWO2024048764A1 (https=) | 2024-03-07 |
| JPWO2024048764A5 true JPWO2024048764A5 (https=) | 2025-04-17 |
| JP7784766B2 JP7784766B2 (ja) | 2025-12-12 |
Family
ID=90097982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024544592A Active JP7784766B2 (ja) | 2022-08-31 | 2023-08-31 | 積層構造体、電子デバイス、電子機器及びシステム |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7784766B2 (https=) |
| WO (1) | WO2024048764A1 (https=) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001257344A (ja) * | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP4104834B2 (ja) * | 2001-04-13 | 2008-06-18 | 株式会社東芝 | Mis型電界効果トランジスタの製造方法 |
| JPWO2005038929A1 (ja) * | 2003-10-15 | 2007-02-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| US7586158B2 (en) * | 2005-07-07 | 2009-09-08 | Infineon Technologies Ag | Piezoelectric stress liner for bulk and SOI |
| WO2023145808A1 (ja) * | 2022-01-27 | 2023-08-03 | 株式会社Gaianixx | 結晶、積層構造体、電子デバイス、電子機器及びこれらの製造方法 |
-
2023
- 2023-08-31 JP JP2024544592A patent/JP7784766B2/ja active Active
- 2023-08-31 WO PCT/JP2023/032023 patent/WO2024048764A1/ja not_active Ceased
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103548164B (zh) | 压电元件用下部电极及具备它的压电元件 | |
| JP6627647B2 (ja) | 積層膜、電子デバイス基板、電子デバイス及び積層膜の製造方法 | |
| US20100244632A1 (en) | Piezoelectric element and gyroscope | |
| JP2008305916A5 (https=) | ||
| US10964879B2 (en) | Method of manufacturing a dielectric device | |
| JP6605215B2 (ja) | 強誘電体薄膜積層基板、強誘電体薄膜素子、および強誘電体薄膜積層基板の製造方法 | |
| CN104078560A (zh) | 压电体薄膜层叠基板 | |
| JPWO2021200790A5 (https=) | ||
| JP2003257854A5 (https=) | ||
| WO2014002576A1 (ja) | 半導体装置の製造方法 | |
| JP2023109680A5 (ja) | 結晶膜、積層構造体及びその製造方法、電子デバイス、電子機器並びにシステム | |
| JP2008277783A5 (https=) | ||
| JP2005209925A5 (https=) | ||
| JPWO2024048764A5 (https=) | ||
| JPWO2024048765A5 (https=) | ||
| Suga | Recent progress in surface activated bonding for 3D and heterogeneous integration | |
| JP2007283480A5 (https=) | ||
| JP7813461B2 (ja) | 積層構造体及びその製造方法、電子デバイス、電子機器並びにシステム | |
| JP2023134333A5 (ja) | 結晶、積層構造体及びその製造方法、電子デバイス、電子機器並びにシステム | |
| JP2006110626A5 (https=) | ||
| JPWO2024048767A5 (https=) | ||
| WO2017002341A1 (ja) | 積層薄膜構造体の製造方法、積層薄膜構造体及びそれを備えた圧電素子 | |
| JP2023109682A5 (ja) | 形状記憶材料、積層構造体及びその製造方法、電子デバイス、電子機器並びにシステム | |
| JP7813463B2 (ja) | 積層構造体及びその製造方法、電子デバイス、電子機器並びにシステム | |
| JP2023109679A5 (ja) | 積層構造体及びその製造方法、電子デバイス、電子機器並びにシステム |