JPWO2022181606A5

JPWO2022181606A5 -

Info

Publication number: JPWO2022181606A5
Application number: JP2023502433A
Authority: JP
Filing date: 2022-02-22
Publication date: 2023-11-16

Description

本開示の一態様に係るフィルタ回路は、共振回路を備える。前記共振回路は、入力端と、出力端と、インダクタンス要素と、コンデンサと、を含む。前記インダクタンス要素は、前記入力端と前記出力端との間に電気的に接続される。前記コンデンサは、前記インダクタンス要素と基準電位の導体との間に電気的に接続される。前記コンデンサは、電解コンデンサである。前記コンデンサは、素子積層体と、外装体と、第１の外部電極及び第２の外部電極と、第３の外部電極と、を備える。前記素子積層体は、複数のコンデンサ素子が積層されて構成されている。前記外装体は、前記素子積層体を覆う封止部材を含む。前記第１の外部電極及び前記第２の外部電極は、前記インダクタンス要素と電気的に接続される。前記第３の外部電極は、前記基準電位の導体と電気的に接続される。前記複数のコンデンサ素子のそれぞれは、陽極体と、誘電体層と、陰極部と、を有する。前記陽極体は、表面に多孔質部を有する。前記誘電体層は、前記多孔質部の少なくとも一部の表面に形成されている。前記陰極部は、前記誘電体層の少なくとも一部を覆う。前記複数のコンデンサ素子のそれぞれの前記第１端部においては、前記陽極体が前記外装体から露出する。前記複数のコンデンサ素子のそれぞれの前記第２端部においては、前記陽極体が前記陰極部で覆われている。前記複数のコンデンサ素子は、第１のコンデンサ素子と、第２のコンデンサ素子と、を有する。前記第１のコンデンサ素子においては、前記第１端部が前記第１の外部電極と電気的に接続している。前記第２のコンデンサ素子においては、前記第１端部が前記第２の外部電極と電気的に接続している。前記第３の外部電極は、前記コンデンサ素子の前記陰極部と電気的に接続している。

［電解コンデンサ］
本開示の一実施形態に係る電解コンデンサ１１は、複数のコンデンサ素子１０が積層された素子積層体と、外装体１４と、第１の外部電極２１と、第２の外部電極２２と、第３の外部電極２３（２３１及び２３２）と、を備える。外装体１４は、素子積層体を覆う封止部材１４０を含む。本実施形態の外装体１４は、基板１７を更に含む。基板１７の下面は、外装体１４の下面（第３の面１４ｃ）に相当する。

（分離層配置工程）
分離層１２（絶縁部材）を備える電解コンデンサ１１を製造する場合、分離層１２（絶縁部材）を配置する工程を、第１工程の後、第２工程の前に行ってもよい。この工程では、陽極体３の一部に絶縁部材を配置する。より具体的には、この工程では、陽極体３の第１部分１の上に誘電体層を介して絶縁部材を配置する。絶縁部材は、第１部分１と後工程で形成される陰極部６とを隔離するように配置される。

陰極部６を形成する工程は、例えば、誘電体層の少なくとも一部を覆う固体電解質を形成する工程と、固体電解質層７の少なくとも一部を覆う陰極引出層を形成する工程と、を含む。

その後、素子積層体を、導電性接着材を介して、表面および裏面に配線パターンが形成された積層基板（基板１７）の上に載置する。積層基板の素子積層体が載置される側と反対側には第３の外部電極２３が予め形成されている。載置により、第３の外部電極２３は、積層基板に形成された配線パターン、および、表面の配線パターンと裏面の配線パターンとを接続するスルーホールを介して、素子積層体を構成するコンデンサ素子１０の陰極部６と電気的に接続される。

コールドスプレー法を用いる場合、コンタクト層１５は、金属粒子を高速で第１端部１ａの端面に衝突させることにより形成される。金属粒子は、陽極体３を構成する金属よりもイオン化傾向の小さい金属の粒子であってもよい。例えば陽極体３がＡｌ箔である場合、このような金属粒子としてＣｕ粒子が挙げられる。この場合、高速で第１端部１ａの端面に衝突したＣｕ粒子は、端面に形成された自然酸化膜（Ａｌ酸化膜）を突き破り、ＡｌとＣｕとの金属結合が形成され得る。結果、コンタクト層１５と第１端部１ａとの界面には、ＡｌとＣｕとの合金層が形成され得る。一方、コンタクト層１５の表面は、非弁作用金属であるＣｕ層で構成される。Ｃｕは、Ａｌよりもイオン化傾向が小さいため、コンタクト層１５の表面は酸化され難く、外部電極（または、陽極電極層１６）との電気的接続を確実に行うことができる。

第１の態様に係るフィルタ回路（１００）は、共振回路（１０１）を備える。共振回路（１０１）は、入力端（Ｔ１）と、出力端（Ｔ２）と、インダクタンス要素（４２）と、コンデンサ（１１）と、を含む。インダクタンス要素（４２）は、入力端（Ｔ１）と出力端（Ｔ２）との間に電気的に接続される。コンデンサ（１１）は、インダクタンス要素（４２）と基準電位の導体（Ｗ３）との間に電気的に接続される。コンデンサ（１１）は、電解コンデンサである。コンデンサ（１１）は、素子積層体と、外装体（１４）と、第１の外部電極（２１）及び第２の外部電極（２２）と、第３の外部電極（２３）と、を備える。素子積層体は、複数のコンデンサ素子（１０）が積層されて構成されている。外装体（１４）は、素子積層体を覆う封止部材（１４０）を含む。第１の外部電極（２１）及び第２の外部電極（２２）は、インダクタンス要素（４２）と電気的に接続される。第３の外部電極（２３）は、基準電位の導体（Ｗ３）と電気的に接続される。複数のコンデンサ素子（１０）のそれぞれは、陽極体（３）と、誘電体層と、陰極部（６）と、を有する。陽極体（３）は、表面に多孔質部（５）を有する。誘電体層は、多孔質部（５）の少なくとも一部の表面に形成されている。陰極部（６）は、誘電体層の少なくとも一部を覆う。複数のコンデンサ素子（１０）のそれぞれの第１端部（１ａ）においては、陽極体（３）が外装体（１４）から露出する。複数のコンデンサ素子（１０）のそれぞれの第２端部（２ａ）においては、陽極体（３）が陰極部（６）で覆われている。複数のコンデンサ素子（１０）は、第１のコンデンサ素子（１０ａ）と、第２のコンデンサ素子（１０ｂ）と、を有する。第１のコンデンサ素子（１０ａ）においては、第１端部（１ａ）が第１の外部電極（２１）と電気的に接続している。第２のコンデンサ素子（１０ｂ）においては、第１端部（１ａ）が第２の外部電極（２２）と電気的に接続している。第３の外部電極（２３）は、コンデンサ素子（１０）の陰極部（６）と電気的に接続している。

Claims

入力端と、出力端と、前記入力端と前記出力端との間に電気的に接続されるインダクタンス要素と、前記インダクタンス要素と基準電位の導体との間に電気的に接続されるコンデンサと、を含む共振回路を備え、
前記コンデンサは、電解コンデンサであって、
前記コンデンサは、
複数のコンデンサ素子が積層された素子積層体と、
前記素子積層体を覆う封止部材を含む外装体と、
前記インダクタンス要素と電気的に接続される第１の外部電極及び第２の外部電極と、
前記基準電位の導体と電気的に接続される第３の外部電極と、を備え、
前記複数のコンデンサ素子のそれぞれは、
表面に多孔質部を有する陽極体と、
前記多孔質部の少なくとも一部の表面に形成された誘電体層と、
前記誘電体層の少なくとも一部を覆う陰極部と、を含み、
前記複数のコンデンサ素子のそれぞれの第１端部において、前記陽極体は、前記外装体から露出し、
前記複数のコンデンサ素子のそれぞれの第２端部において、前記陽極体は、前記陰極部で覆われ、
前記複数のコンデンサ素子は、前記第１端部が前記第１の外部電極と電気的に接続している第１のコンデンサ素子と、前記第１端部が前記第２の外部電極と電気的に接続している第２のコンデンサ素子と、を有し、
前記第３の外部電極は、前記コンデンサ素子の前記陰極部と電気的に接続している、
フィルタ回路。
前記第１の外部電極の少なくとも一部は前記外装体の第１の面に設けられ、
前記第２の外部電極の少なくとも一部は前記外装体のうち前記第１の面とは反対側の第２の面に設けられ、
前記第３の外部電極の少なくとも一部は前記外装体のうち前記第１の面及び前記第２の面とは異なる第３の面に設けられる、
請求項１に記載のフィルタ回路。
前記第３の面の法線方向から見て、前記第３の外部電極のうち前記第１の外部電極と対向する端縁と、前記第１の外部電極と、の間の距離は、前記第１の面及び前記第２の面が並んでいる方向と直交し前記外装体を２等分する線分と、前記第３の外部電極の前記端縁と、の間の距離よりも短い、
請求項２に記載のフィルタ回路。
前記出力端には、ＤＣ／ＤＣコンバータの入力端子が電気的に接続される、
請求項１～３のいずれか一項に記載のフィルタ回路。
前記第１の外部電極は、前記インダクタンス要素の第１端と電気的に接続され、
前記第２の外部電極は、前記インダクタンス要素の第２端と電気的に接続される、
請求項１～４のいずれか一項に記載のフィルタ回路。
周波数が５０ＭＨｚ以上１０００ＭＨｚ以下の条件において、前記コンデンサの等価直列インダクタンスは、１００ｐＨ以下である、
請求項１～５のいずれか一項に記載のフィルタ回路。
前記コンデンサの静電容量は、１０μＦ以上である、
請求項１～６のいずれか一項に記載のフィルタ回路。