JPWO2021233814A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2021233814A5
JPWO2021233814A5 JP2022572312A JP2022572312A JPWO2021233814A5 JP WO2021233814 A5 JPWO2021233814 A5 JP WO2021233814A5 JP 2022572312 A JP2022572312 A JP 2022572312A JP 2022572312 A JP2022572312 A JP 2022572312A JP WO2021233814 A5 JPWO2021233814 A5 JP WO2021233814A5
Authority
JP
Japan
Prior art keywords
biocompatible
microchannels
conductive material
bonding
mixing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022572312A
Other languages
English (en)
Other versions
JP2023527790A (ja
Publication date
Priority claimed from EP20382430.5A external-priority patent/EP3912722A1/en
Application filed filed Critical
Publication of JP2023527790A publication Critical patent/JP2023527790A/ja
Publication of JPWO2021233814A5 publication Critical patent/JPWO2021233814A5/ja
Pending legal-status Critical Current

Links

Claims (2)

  1. ラボ・オン・チップの層の製造方法であって、
    コンピュータプログラムにより、プリント回路(7)、流体のための混合および反応キャビティ(3)、マイクロチャネル(2)、および各層に見られる電子部品の配置のための空間(15)を設計する工程と、
    混合および反応キャビティ(3)、マイクロチャネル(2)、マイクロチャネルを接続する孔(8)、および電子部品を配置するための空間(15)を構成する異なる空隙および通路を、1つまたはそれ以上の生体適合性基板に機械的に形成する工程と、
    最初の工程で形成された設計に従って、プリント回路(7)が統合されるこれらの表面を生体適合性導電性材料でメタライゼーションする工程と、
    フォトリソグラフィと、酸による攻撃とにより、プリント回路(7)を形成する工程と、
    対応する空間(15)に電子部品を接合する工程であって、電子部品は、アクチュエータ(11)またはセンサ(10)である工程と、
    最終のラボラトリを構成するすべての層を接合する工程と、を含み、
    メタライゼーションは、予め作製された生体適合性導電性材料を樹脂によって生体適合性基板に接着することによって行われ
    生体適合性基板は、以下の材料:ポリメチルメタクリレート(PMMA)、ポリエチレンテレフタレート(PET)、ポリジメチルシロキサン(PDMS)、ポリ3,4-エチレンジオキシチオフェン(PEDOT)、環状オレフィンのコポリマ(COC)、ポリカーボネート、またはシリコン、の1つまたはそれ以上を含む、方法。
  2. 生体適合性導電性材料は、アルミニウム、銀、金、白金、チタン、ITO、グラフェン、またはニチノールのうちの1つまたはそれ以上である請求項1に記載の方法。
JP2022572312A 2020-05-21 2021-05-17 チップ上に統合されたラボラトリの製造方法 Pending JP2023527790A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20382430.5A EP3912722A1 (en) 2020-05-21 2020-05-21 Laboratory integrated on a chip and manufacturing procedure
EP20382430.5 2020-05-21
PCT/EP2021/062962 WO2021233814A1 (en) 2020-05-21 2021-05-17 Manufacturing procedure for laboratory integrated on a chip

Publications (2)

Publication Number Publication Date
JP2023527790A JP2023527790A (ja) 2023-06-30
JPWO2021233814A5 true JPWO2021233814A5 (ja) 2024-05-15

Family

ID=70921960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022572312A Pending JP2023527790A (ja) 2020-05-21 2021-05-17 チップ上に統合されたラボラトリの製造方法

Country Status (9)

Country Link
US (1) US20230234048A1 (ja)
EP (2) EP3912722A1 (ja)
JP (1) JP2023527790A (ja)
KR (1) KR20230019858A (ja)
CN (1) CN115885589A (ja)
BR (1) BR112022023699A2 (ja)
CA (1) CA3179606A1 (ja)
MX (1) MX2022014672A (ja)
WO (1) WO2021233814A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5897780B2 (ja) * 2005-01-28 2016-03-30 デューク ユニバーシティ プリント回路基板上の液滴操作装置及び方法
EP2468403A1 (en) * 2010-12-21 2012-06-27 Koninklijke Philips Electronics N.V. A method for manufacturing a microfluidic device
CN110487873B (zh) * 2019-09-19 2021-05-28 济南大学 一种用于心衰标志物b型利钠肽检测的微流控光电化学传感器的制备方法

Similar Documents

Publication Publication Date Title
Biswas et al. Integrated multilayer stretchable printed circuit boards paving the way for deformable active matrix
US11355443B2 (en) Dielets on flexible and stretchable packaging for microelectronics
EP2392196B1 (en) Stretchable electronic device
US11127664B2 (en) Circuit board and manufacturing method thereof
JP5148723B2 (ja) 多機能構造回路
JP4555852B2 (ja) 回路基板の製造方法
TW200834839A (en) Microelectronic substrate including embedded components and spacer layer and method of forming same
US20130011972A1 (en) Method of producing laminated device
JP2013243345A5 (ja)
US11309277B2 (en) Chip assembling on adhesion layer or dielectric layer, extending beyond chip, on substrate
JP2000077479A (ja) チップ及び基板の応力除去用中間層
JPWO2021233814A5 (ja)
Mäntysalo et al. Inkjet-deposited interconnections for electronic packaging
US20140111955A1 (en) High efficiency embedding technology
KR101450441B1 (ko) 기판분리 층이 구비된 돌기 삽입형 신축성 기판과 그 제조방법 및 그 신축성 기판을 이용하여 이루어지는 신축성 전자소자 패키지와 그 제조방법
KR102464438B1 (ko) 연신성 acf, 이의 제조방법, 이를 포함하는 계면 접합 부재 및 소자
KR101067214B1 (ko) 인쇄회로기판 및 그 제조방법
KR101384131B1 (ko) 3차원 집적 회로의 접합 방법 및 3차원 집적 회로
US11075130B2 (en) Package substrate having polymer-derived ceramic core
US7727808B2 (en) Ultra thin die electronic package
JP2011014854A (ja) セラミックス積層体モジュール及びその製造方法
MX2022014672A (es) Laboratorio integrado en un chip y procedimiento de fabricacion.
TWI848581B (zh) 印刷電路板及其製造方法
JP4060066B2 (ja) 積層構造物の材料設計方法
CN107516637A (zh) 线路板结构及其制造方法