JPWO2021025737A5 - - Google Patents

Description

複数の電荷ロック回路の夫々は、入力電圧信号を受信する入力端子と、電圧信号を少なくとも１つの量子ビットゲートへ選択的に供給する出力端子とを有し得る。複数の電荷ロック回路の夫々は、入力電圧信号を受信する第１端子と、第１電圧量又は第２電圧量を選択的に受け取る第２端子とを備えるキャパシタを更に有してもよく、第１電圧量は第２電圧量よりも多い。

Claims (13)

1. 量子ビットゲートを制御するシステムであって、
   複数の量子ビットゲートを含む量子デバイスを有する第１パッケージデバイスであり、前記量子デバイスが極低温で作動するよう構成される、前記第１パッケージデバイスと、
   前記極低温で作動するよう構成された制御回路を有する第２パッケージデバイスと
   を有し、
   前記第１パッケージデバイスは、前記第２パッケージデバイスへ結合され、
   前記制御回路は、複数の電荷ロック回路を有し、該複数の電荷ロック回路の夫々は、該複数の電荷ロック回路の夫々が電圧信号を少なくとも１つの量子ビットへ供給するよう構成されるように、インターコネクトにより前記複数の量子ビットゲートのうちの前記少なくとも１つの量子ビットゲートへ結合され、
   前記複数の電荷ロック回路の夫々は、入力電圧信号を受信する入力端子と、前記電圧信号を前記少なくとも１つの量子ビットゲートへ選択的に供給する出力端子とを有し、
   前記複数の電荷ロック回路の夫々は、前記入力電圧信号を受信する第１端子と、第１電圧量又は第２電圧量を選択的に受け取る第２端子とを備えるキャパシタを更に有し、前記第１電圧量は、前記第２電圧量よりも多い、
   システム。
2. 前記複数の電荷ロック回路の夫々は、制御された大きさを有しているパルス信号として前記電圧信号を生成するよう構成され、
   前記制御された大きさは、少なくとも前記第１電圧量及び前記第２電圧量に依存する、
   請求項１に記載のシステム。
3. 前記複数の電荷ロック回路の少なくともサブセットは、直接モード又は容量モードのうちの一方で作動するよう構成される、
   請求項１に記載のシステム。
4. 前記複数の電荷ロック回路の前記少なくともサブセットの中の夫々は、入力電圧信号を受信する第１端子と、第１電圧量又は第２電圧量を選択的に受け取る第２端子とを備えるキャパシタを有し、
   前記第１電圧量は、前記第２電圧量よりも多い、
   請求項３に記載のシステム。
5. 前記キャパシタは、前記直接モード中には充電されない、
   請求項４に記載のシステム。
6. 前記キャパシタは、前記容量モード中に充電される、
   請求項４に記載のシステム。
7. 前記複数の電荷ロック回路の夫々は、複数のトランジスタデバイスを有し、該複数のトランジスタデバイスの少なくともサブセットの中の夫々は、バックゲートバイアス端子を含む、
   請求項１に記載のシステム。
8. 前記バックゲートバイアス端子は、各々のトランジスタデバイスに関連した閾電圧を変えるための電圧を受けるよう構成される、
   請求項７に記載のシステム。
9. 前記制御回路は、前記複数の電荷ロック回路の夫々に関連した少なくとも１つの制御信号を制御するよう構成された制御ロジックを更に有する、
   請求項１に記載のシステム。
10. 複数の量子ビットゲートを含み、極低温で作動するよう構成された量子デバイスと、前記極低温で作動するよう構成され、複数の電荷ロック回路を有する制御回路とを有する量子ビットゲート制御システムでの方法であって、前記複数の電荷ロック回路の夫々は、該複数の電荷ロック回路の夫々が電圧信号を少なくとも１つの量子ビットゲートへ供給するよう構成されるように、インターコネクトにより前記複数の量子ビットゲートのうちの前記少なくとも１つの量子ビットゲートへ結合され、前記複数の電荷ロック回路の夫々は、入力電圧信号を受信する第１端子と、第１電圧量又は第２電圧量を選択的に受け取る第２端子とを有し、前記第１電圧量は前記第２電圧量よりも多い、前記方法において、
    前記少なくとも１つの量子ビットゲートへ出力される前記電圧信号が、第１の制御された大きさを有しているパルス信号を有するように、前記複数の電荷ロック回路の第１サブセットを容量モードで作動させることであり、前記第１の制御された大きさは、前記入力電圧信号の量と、前記第１電圧量及び前記第２電圧量の夫々とに依存する、ことと、
    前記少なくとも１つの量子ビットゲートへ出力される前記電圧信号が、第２の制御された大きさを有している信号を有するように、前記複数の電荷ロック回路の第２サブセットを直接モードで作動させることであり、前記第２の制御された大きさは、前記入力電圧信号と、前記第１電圧量又は前記第２電圧量の一方のみとに依存する、ことと
    を有する方法。
11. 前記制御回路は、前記複数の電荷ロック回路の夫々に関連した少なくとも１つの制御信号を制御するよう構成された制御ロジックを更に有する、
    請求項１０に記載の方法。
12. 前記複数の電荷ロック回路の夫々は、複数のトランジスタデバイスを有し、該複数のトランジスタデバイスの少なくともサブセットの中の夫々は、バックゲートバイアス端子を含む、
    請求項１０に記載の方法。
13. 前記バックゲートバイアス端子は、各々のトランジスタデバイスに関連した閾電圧を変えるための電圧を受けるよう構成される、
    請求項１２に記載の方法。