JPWO2020129299A1 - 積層シート及びその使用方法 - Google Patents

積層シート及びその使用方法 Download PDF

Info

Publication number
JPWO2020129299A1
JPWO2020129299A1 JP2020561146A JP2020561146A JPWO2020129299A1 JP WO2020129299 A1 JPWO2020129299 A1 JP WO2020129299A1 JP 2020561146 A JP2020561146 A JP 2020561146A JP 2020561146 A JP2020561146 A JP 2020561146A JP WO2020129299 A1 JPWO2020129299 A1 JP WO2020129299A1
Authority
JP
Japan
Prior art keywords
film
conductive film
layer
laminated sheet
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020561146A
Other languages
English (en)
Other versions
JP7236464B2 (ja
Inventor
宜範 松浦
威範 柳井
林太郎 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of JPWO2020129299A1 publication Critical patent/JPWO2020129299A1/ja
Application granted granted Critical
Publication of JP7236464B2 publication Critical patent/JP7236464B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/129—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

再配線層の形成に有用なシート形態でありながら、後に形成される再配線層の電気検査を効率良く行うことが可能な、積層シートが提供される。この積層シートは、剥離機能付キャリアと、剥離機能付キャリア上に設けられる第１導電膜と、第１導電膜上に設けられる絶縁膜と、絶縁膜上に設けられる第２導電膜とを備えた積層シートであって、第２導電膜が再配線層の形成に用いられ、かつ、第１導電膜、絶縁膜及び第２導電膜が再配線層の電気検査を行うためのキャパシタとして機能する。

Description

本発明は、積層シート及びその使用方法に関する。
近年、プリント配線板の実装密度を上げて小型化するために、プリント配線板の多層化が広く行われるようになってきている。このような多層プリント配線板は、携帯用電子機器の多くで、軽量化や小型化を目的として利用されている。そして、この多層プリント配線板には、層間絶縁層の更なる厚さの低減、及び配線板としてのより一層の軽量化が要求されている。
このような要求を満たす技術として、コアレスビルドアップ法を用いた多層プリント配線板の製造方法が採用されている。コアレスビルドアップ法とは、いわゆるコア基板を用いることなく、絶縁層と配線層とを交互に積層（ビルドアップ）して多層化する方法である。コアレスビルドアップ法においては、支持体と多層プリント配線板との剥離を容易に行えるように、キャリア付銅箔を使用することが提案されている。例えば、特許文献１（特開２００５−１０１１３７号公報）には、キャリア付銅箔のキャリア面に絶縁樹脂層を貼り付けて支持体とし、キャリア付銅箔の極薄銅層側にフォトレジスト加工、パターン電解銅めっき、レジスト除去等の工程により第一の配線導体を形成した後、ビルドアップ配線層を形成し、キャリア付支持基板を剥離し、極薄銅層を除去することを含む、半導体素子搭載用パッケージ基板の製造方法が開示されている。
また、特許文献１に示されるような埋め込み回路の微細化のため、極薄銅層の厚さを１μｍ以下としたキャリア付銅箔が望まれる。そこで、極薄銅層の厚さ低減を実現するため、スパッタリング等の気相法により極薄銅層を形成することが提案されている。例えば、特許文献２（国際公開第２０１７／１５０２８３号）には、ガラスシート等のキャリア上に、剥離層、反射防止層、及び極薄銅層（例えば膜厚３００ｎｍ）がスパッタリングにより形成されたキャリア付銅箔が開示されている。また、特許文献３（国際公開第２０１７／１５０２８４号）には、ガラスシート等のキャリア上に、中間層（例えば密着金属層及び剥離補助層）、剥離層及び極薄銅層（例えば膜厚３００ｎｍ）がスパッタリングにより形成されたキャリア付銅箔が開示されている。特許文献２及び３には、所定の金属で構成される中間層を介在させることでキャリアの機械的剥離強度の優れた安定性をもたらすことや、反射防止層が望ましい暗色を呈することで、画像検査（例えば自動画像検査（ＡＯＩ））における視認性を向上させることも教示されている。
とりわけ、電子デバイスのより一層の小型化及び省電力化に伴い、半導体チップ及びプリント配線板の高集積化及び薄型化へのニーズが高まっている。かかるニーズを満たす次世代パッケージング技術として、ＦＯ−ＷＬＰ（Ｆａｎ−Ｏｕｔ Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｉｎｇ）やＰＬＰ（Ｐａｎｅｌ Ｌｅｖｅｌ Ｐａｃｋａｇｉｎｇ）の採用が近年検討されている。そして、ＦＯ−ＷＬＰやＰＬＰにおいても、コアレスビルドアップ法の採用が検討されている。そのような工法の一つとして、コアレス支持体表面に配線層及び必要に応じてビルドアップ配線層を形成し、さらに必要に応じて支持体を剥離した後に、チップの実装を行う、ＲＤＬ−Ｆｉｒｓｔ（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ−Ｆｉｒｓｔ）法と呼ばれる工法がある。例えば、特許文献４（特開２０１５−３５５５１号公報）には、ガラス又はシリコンウエハからなる支持体の主面への金属剥離層の形成、その上への絶縁樹脂層の形成、その上へのビルドアップ層を含む再配線層（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ）の形成、その上への半導体集積回路の実装及び封止、支持体の除去による剥離層の露出、剥離層の除去による２次実装パッドの露出、並びに２次実装パッドの表面への半田バンプの形成、並びに２次実装を含む、半導体装置の製造方法が開示されている。
ところで、複数の配線を表面に有する製品（中間製品を含む）の電気検査を、インピーダンス測定によって行うことが提案されている。例えば、特許文献５（特開２０１３−１５２１０９号公報）には、二つ以上の異なる周波数の電力を用いて配線間のインピーダンスを算出し、算出された二つ以上のインピーダンスの周波数に応じた変位量によって当該配線間の絶縁状態の良否を判定する絶縁検査方法が開示されている。すなわち、配線間の絶縁状態が良好な場合には、配線間の静電容量のみの影響を受けた電気信号が検出され、配線間の絶縁状態が不良な場合には、配線間の静電容量の影響と抵抗（短絡状態）の影響を受けた電気信号が検出される。したがって、かかる方法によれば、複数の異なる周波数によるインピーダンス値を算出することで、静電容量の影響及び抵抗の影響を受けているか否かを検出可能であるとされている。
特開２００５−１０１１３７号公報 国際公開第２０１７／１５０２８３号 国際公開第２０１７／１５０２８４号 特開２０１５−３５５５１号公報 特開２０１３−１５２１０９号公報
近年の電子機器の更なる小型軽量化に伴い、再配線層にはライン／スペース（Ｌ／Ｓ）が極めて高度に微細化された配線パターンを有することが望まれる。かかる要求に対応するため、特許文献２及び３に示されるような、厚さが低減された極薄銅層を備えたキャリア付銅箔上に、上述したビルドアップ法等で再配線層を形成することが考えられる。特に、キャリア付銅箔は、キャリアを剥離する機能を有するため、支持体としての役目を果たしたキャリアを、再配線層を含む積層体から容易に引き剥がせるとの利点を有する。一方、かかる配線パターンの微細化に起因して、自動画像検査（ＡＯＩ）等の画像検査によって不良品の判別を行うことが困難な状況となってきている。この点、再配線層の検査を電気検査によって行うことができれば好都合であるが、従来のキャリア付銅箔ではそのような電気検査は困難であった。
本発明者らは、今般、剥離機能付キャリア上に導電膜間に絶縁膜が介在する層構成を設けることで、再配線層の形成に有用な積層シートの形態でありながら、上記層構成がキャパシタとして機能して、後に形成される再配線層の電気検査を効率良く行うことが可能になるとの知見を得た。
したがって、本発明の目的は、再配線層の形成に有用なシート形態でありながら、後に形成される再配線層の電気検査を効率良く行うことが可能な、積層シートを提供することにある。
本発明の一態様によれば、
剥離機能付キャリアと、
前記剥離機能付キャリア上に設けられる第１導電膜と、
前記第１導電膜上に設けられる絶縁膜と、
前記絶縁膜上に設けられる第２導電膜と、
を備えた積層シートであって、
前記第２導電膜が再配線層の形成に用いられ、かつ、前記第１導電膜、前記絶縁膜及び前記第２導電膜が前記再配線層の電気検査を行うためのキャパシタとして機能する、積層シートが提供される。
本発明の他の一態様によれば、
前記積層シートの前記第２導電膜を加工して再配線層を形成する、又は前記第２導電膜上に再配線層を形成する工程と、
前記再配線層に対して電気検査を行う工程と、
を含み、前記電気検査が、前記再配線層と前記第１導電膜との間に電圧を加えて、前記第１導電膜、前記絶縁膜及び前記第２導電膜をキャパシタとして機能させ、電気特性（主としてインピーダンス又は静電容量）を測定することにより行われる、積層シートの使用方法が提供される。
本発明の他の一態様によれば、前記積層シートの使用方法の工程を含む、半導体パッケージの製造方法が提供される。
本発明の積層シートの一態様を示す断面模式図である。 再配線層の電気検査の一例を示す断面模式図である。
積層シート
本発明の積層シートが図１に模式的に示される。図１に示されるように、本発明の積層シート１０は、剥離機能付キャリア１２と、第１導電膜１４と、絶縁膜１６と、第２導電膜１８とをこの順に備えたものである。第１導電膜１４は、剥離機能付キャリア１２上に設けられる。絶縁膜１６は、第１導電膜１４上に設けられる。第２導電膜１８は絶縁膜１６上に設けられ、再配線層２０の形成に用いられる。そして、第１導電膜１４、絶縁膜１６及び第２導電膜１８が再配線層２０の電気検査を行うためのキャパシタとして機能する。所望により、積層シート１０は、剥離機能付キャリア１２と第１導電膜１４との間に機能層１３を有していてもよい。上述の各種層はそれぞれ単層であってもよいし、複数の層からなるものであってもよい。また、剥離機能付キャリア１２の両面に上下対称となるように上述の各種層を順に備えてなる構成としてもよい。このように、剥離機能付キャリア１２上に第１導電膜１４及び第２導電膜１８間に絶縁膜１６が介在する層構成を設けることで、再配線層２０の形成に有用な積層シートの形態でありながら、第１導電膜１４、絶縁膜１６及び第２導電膜１８がキャパシタとして機能し、それにより、第２導電膜１８を用いて形成された再配線層２０の電気検査を効率良く行うことが可能となる。
本発明において、再配線層とは、絶縁層と当該絶縁層の内部及び／又は表面に形成された配線層とを含む層を意味する。この再配線層を介して、例えば半導体チップ上に配置されたチップ電極と、プリント配線板上にチップ電極よりも大きいピッチで配置された端子とを電気的に接続することができる。再配線層２０の形成は、公知の手法に従って行えばよく、特に限定されない。例えば、前述したビルドアップ法により、絶縁層と配線層とを交互に積層して多層化することで再配線層２０を形成することができる。
図１に示されるように、剥離機能付キャリア１２は、キャリア１２ａと、キャリア１２ａの第１導電膜１４（存在する場合には機能層１３）側に設けられる剥離機能膜１２ｂとを備えることが好ましい。剥離機能膜１２ｂは、第１導電膜１４からキャリア１２ａを剥離可能とする層である。すなわち、キャリア１２ａは、それ自体が剥離機能を有することで、単独で剥離機能付キャリア１２を構成してもよいが、典型的には、キャリア１２ａの第１導電膜１４側に剥離機能膜１２ｂを設けることで、事後的に剥離機能が付与される。いずれにしても、積層シート１０は剥離機能付キャリア１２を採用しているので、再配線層２０の形成後、支持体としての役目を果たしたキャリアを再配線層２０から容易に剥離除去することができる。所望により、積層シート１０には、キャリア１２ａと剥離機能膜１２ｂとの間に中間層（図示せず）が存在してもよい。
積層シート１０全体の厚さは特に限定されないが、好ましくは５００μｍ以上３０００μｍ以下、より好ましくは７００μｍ以上２５００μｍ以下、さらに好ましくは９００μｍ以上２０００μｍ以下、特に好ましくは１０００μｍ以上１７００μｍ以下である。積層シート１０のサイズは特に限定されないが、好ましくは１０ｃｍ角以上、より好ましくは２０ｃｍ角以上、さらに好ましくは２５ｃｍ角以上である。積層シート１０のサイズの上限は特に限定されないが、シート片の場合は１０００ｃｍ角が、ロール状の場合は幅１２５０ｃｍ×長さ３０００ｍが上限の１つの目安として挙げられる。積層シート１０の上記サイズの全域にわたって上述した各層が存在しているのが好ましい。また、積層シート１０は、再配線層の形成前後において、それ自体単独でハンドリング可能なシート形態である。
キャリア１２ａの材質はガラス、セラミックス、樹脂、及び金属のいずれであってもよい。また、キャリア１２ａの形態はシート、フィルム、板、及び箔のいずれであってもよい。また、キャリア１２ａはこれらのシート、フィルム、板、及び箔等が積層されたものであってもよい。例えば、キャリア１２ａはガラス板、セラミックス板、金属板等といった剛性を有する支持体として機能し得るものであってもよいし、金属箔や樹脂フィルム等といった剛性を有しない形態であってもよい。キャリア１２ａの金属の好ましい例としては、銅、チタン、ニッケル、ステンレススチール、アルミニウム等が挙げられる。セラミックスの好ましい例としては、アルミナ、ジルコニア、窒化ケイ素、窒化アルミニウム、その他各種ファインセラミックス等が挙げられる。樹脂の好ましい例としては、ＰＥＴ樹脂、ＰＥＮ樹脂、アラミド樹脂、ポリイミド樹脂、ナイロン樹脂、液晶ポリマー、ポリエーテルエーテルケトン樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリエーテルサルフォン樹脂、ポリフェニレンサルファイド樹脂、ＰＴＦＥ樹脂、ＥＴＦＥ樹脂等が挙げられる。より好ましくは、電子素子を搭載する際の加熱に伴うコアレス支持体の反り防止の観点から、熱膨張係数（ＣＴＥ）が２５ｐｐｍ／Ｋ未満（典型的には１．０ｐｐｍ／Ｋ以上２３ｐｐｍ／Ｋ以下）の材料であり、そのような材料の例としては上述したような各種樹脂（特にポリイミド樹脂、液晶ポリマー等の低熱膨張樹脂）、ガラス及びセラミックス等が挙げられる。また、ハンドリング性やチップ実装時の平坦性確保の観点から、キャリア１２ａはビッカース硬度が１００ＨＶ以上であるのが好ましく、より好ましくは１５０ＨＶ以上２５００ＨＶ以下である。これらの特性を満たす材料として、キャリア１２ａは樹脂フィルム、ガラス又はセラミックスで構成されるのが好ましく、より好ましくはガラス又はセラミックスで構成され、特に好ましくはガラスで構成される。例えばガラスシートである。ガラスをキャリア１２ａとして用いた場合、軽量で、熱膨脹係数が低く、絶縁性が高く、剛直で表面が平坦なため、第２導電膜１８の表面を極度に平滑にできる等の利点がある。また、キャリアがガラスである場合、電子素子搭載時に有利な表面平坦性（コプラナリティ）を有している点、再配線層２０の製造工程におけるデスミアや各種めっき工程において耐薬品性を有している点、再配線層付積層体分離時に化学的分離法が採用できる点等の利点がある。キャリア１２ａを構成するガラスの好ましい例としては、石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダライムガラス、アルミノシリケートガラス、及びそれらの組合せが挙げられ、特に好ましくは無アルカリガラスである。無アルカリガラスは、二酸化ケイ素、酸化アルミニウム、酸化ホウ素、及び酸化カルシウムや酸化バリウム等のアルカリ土類金属酸化物を主成分とし、更にホウ酸を含有する、アルカリ金属を実質的に含有しないガラスのことである。この無アルカリガラスは、０℃から３５０℃までの広い温度帯域において熱膨脹係数が３ｐｐｍ／Ｋ以上５ｐｐｍ／Ｋ以下の範囲で低く安定しているため、電子素子として半導体チップを搭載した際、ガラスの反りを最小限にできるとの利点がある。キャリアの厚さは１００μｍ以上２０００μｍ以下が好ましく、より好ましくは３００μｍ以上１８００μｍ以下、更に好ましくは４００μｍ以上１１００μｍ以下である。このような範囲内の厚さであると、ハンドリングに支障を来たさない適切な強度を確保しながら再配線層２０の薄型化、及び電子部品搭載時に生じる反りの低減を実現することができる。
キャリア１２ａの第１導電膜１４側の表面は、レーザー顕微鏡を用いてＪＩＳ Ｂ ０６０１−２００１に準拠して測定される、０．１ｎｍ以上７０ｎｍ以下の算術平均粗さＲａを有するのが好ましく、より好ましくは０．５ｎｍ以上６０ｎｍ以下、さらに好ましくは１．０ｎｍ以上５０ｎｍ以下、特に好ましくは１．５ｎｍ以上４０ｎｍ以下、最も好ましくは２．０ｎｍ以上３０ｎｍ以下である。このように算術平均粗さが小さいほど、第２導電膜１８の絶縁膜１６と反対側の表面（第２導電膜１８の外側表面）において望ましく低い算術平均粗さＲａをもたらすことができ、それにより、第２導電膜１８を用いて形成される再配線層２０において、ライン／スペース（Ｌ／Ｓ）が１３μｍ以下／１３μｍ以下（例えば１２μｍ／１２μｍから２μｍ／２μｍまで）といった程度にまで高度に微細化された配線パターンを形成するのに適したものとなる。
所望によりキャリア１２ａと剥離機能膜１２ｂとの間に設けられる中間層は、１層構成であってもよいし、２層以上の構成であってもよい。中間層が２層以上の層で構成される場合には、中間層は、キャリア１２ａ直上に設けられた第１中間層と、第１中間層の剥離機能膜１２ｂに隣接して設けられた第２中間層とを含む。第１中間層は、キャリア１２ａとの密着性を確保する点から、Ｔｉ、Ｃｒ、Ａｌ及びＮｉからなる群から選択される少なくとも１種の金属で構成される層であるのが好ましい。第１中間層は、純金属であってもよいし、合金であってもよい。第１中間層の厚さは５ｎｍ以上５００ｎｍ以下であるのが好ましく、より好ましく１０ｎｍ以上３００ｎｍ以下、さらに好ましくは１８ｎｍ以上２００ｎｍ以下、特に好ましくは２０ｎｍ以上１００ｎｍ以下である。第２中間層は、剥離機能膜１２ｂとの剥離強度を所望の値に制御する点から、Ｃｕで構成される層であるのが好ましい。第２中間層の厚さは５ｎｍ以上５００ｎｍ以下であるのが好ましく、より好ましく１０ｎｍ以上４００ｎｍ以下、さらに好ましくは１５ｎｍ以上３００ｎｍ以下、特に好ましくは２０ｎｍ以上２００ｎｍ以下である。第１中間層と第２中間層との間には、別の介在層が存在していてもよく、介在層の構成材料の例としては、Ｔｉ、Ｃｒ、Ｍｏ、Ｍｎ、Ｗ及びＮｉからなる群から選択される少なくとも１種の金属とＣｕとの合金等が挙げられる。一方、中間層が１層構成の場合には、上述した第１中間層を中間層としてそのまま採用してもよいし、第１中間層及び第２中間層を、１層の中間合金層で置き換えてもよい。この中間合金層は、Ｔｉ、Ｃｒ、Ｍｏ、Ｍｎ、Ｗ、Ａｌ及びＮｉからなる群から選択される少なくとも１種の金属の含有量が１．０ａｔ％以上であり、かつ、Ｃｕ含有量が３０ａｔ％以上である銅合金で構成されるのが好ましい。中間合金層の厚さは５ｎｍ以上５００ｎｍ以下であるのが好ましく、より好ましくは１０ｎｍ以上４００ｎｍ以下、さらに好ましくは１５ｎｍ以上３００ｎｍ以下、特に好ましくは２０ｎｍ以上２００ｎｍ以下である。なお、上述した各層の厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ−ＥＤＸ）で分析することにより測定される値とする。中間層を構成する金属は原料成分や成膜工程等に起因する不可避不純物を含んでいてもよい。また、特に制限されるものではないが、中間層の成膜後に大気に暴露される場合、それに起因して混入する酸素の存在は許容される。中間層はスパッタリング等の気相法により形成された層であるのが好ましい。中間層は、いかなる方法で製造されたものであってもよいが、金属ターゲットを用いたマグネトロンスパッタリング法により形成された層であるのが膜厚分布の均一性を向上できる点で特に好ましい。
所望により設けられる剥離機能膜１２ｂは、キャリア１２ａの剥離を可能ないし容易とする層である。剥離機能膜１２ｂは、有機剥離層及び無機剥離層のいずれであってもよい。有機剥離層に用いられる有機成分の例としては、窒素含有有機化合物、硫黄含有有機化合物、カルボン酸等が挙げられる。窒素含有有機化合物の例としては、トリアゾール化合物、イミダゾール化合物等が挙げられる。一方、無機剥離層に用いられる無機成分の例としては、Ｃｕ、Ｔｉ、Ａｌ、Ｎｂ、Ｚｒ、Ｃｒ、Ｗ、Ｔａ、Ｃｏ、Ａｇ、Ｎｉ、Ｉｎ、Ｓｎ、Ｚｎ、Ｇａ、Ｍｏの少なくとも一種類以上の金属酸化物、炭素層等が挙げられる。これらの中でも特に、剥離機能膜１２ｂは主として炭素を含んでなる層であるのが剥離容易性や膜形成性の点等から好ましく、より好ましくは主として炭素又は炭化水素からなる層であり、さらに好ましくは硬質炭素膜であるアモルファスカーボンからなる。この場合、剥離機能膜１２ｂ（すなわち炭素層）はＸＰＳにより測定される炭素濃度が６０原子％以上であるのが好ましく、より好ましくは７０原子％以上、さらに好ましくは８０原子％以上、特に好ましくは８５原子％以上である。炭素濃度の上限値は特に限定されず１００原子％であってもよいが、９８原子％以下が現実的である。剥離機能膜１２ｂ（特に炭素層）は不可避不純物（例えば雰囲気等の周囲環境に由来する酸素、炭素、水素等）を含みうる。また、剥離機能膜１２ｂ（特に炭素層）には後に積層される第１導電膜１４等の成膜手法に起因して金属原子が混入しうる。炭素はキャリアとの相互拡散性及び反応性が小さく、３００℃を超える温度でのプレス加工等を受けても、銅箔層と接合界面との間での高温加熱による金属結合の形成を防止して、キャリアの引き剥がし除去が容易な状態を維持することができる。この剥離機能膜１２ｂもスパッタリング等の気相法により形成された層であるのがアモルファスカーボン中の過度な不純物を抑制する点、前述の中間層の成膜との連続生産性の点などから好ましい。剥離機能膜１２ｂの厚さは１ｎｍ以上２０ｎｍ以下が好ましく、より好ましくは１ｎｍ以上１０ｎｍ以下である。この厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ−ＥＤＸ）で分析することにより測定される値とする。
所望により設けられる機能層１３は、剥離機能付キャリア１２との剥離強度を所望の値に制御する機能等の所望の機能を付与するものであれば特に限定されない。機能層１３は、Ｔｉ、Ｃｕ、Ｎｉ、Ｔａ、Ｗ、Ａｌ、Ｃｏ、Ｆｅ、Ｍｏ、Ｃｒ、Ａｇ、Ｓｉからなる群から選択される少なくとも１種の金属で構成される層であるのが好ましく、純金属であってもよいし、合金であってもよい。機能層１３を構成する金属は原料成分や成膜工程等に起因する不可避不純物を含んでいてもよい。また、特に制限されるものではないが、機能層１３の成膜後に大気に暴露される場合、それに起因して混入する酸素の存在は許容される。機能層１３の厚さは１０ｎｍ以上５００ｎｍ以下であるのが好ましく、より好ましくは３０ｎｍ以上３００ｎｍ以下、さらに好ましくは５０ｎｍ以上２５０ｎｍ以下、特に好ましくは８０ｎｍ以上２００ｎｍ以下である。
第１導電膜１４は、導電性を有する層であり、キャパシタにおける電極部分に相当する。第１導電膜１４は、所望の導電性を付与する点から、金属膜又は導電性ポリマー膜であるのが好ましい。第１導電膜１４が金属膜の場合には、コストの低減を図りつつ優れた導電性及び安定性を実現する観点から、第１導電膜１４は、Ａｌ、Ａｇ、Ｃｕ、Ｎｉ、Ｔｉ、Ｔａ、Ｆｅ、Ｃｏ、Ｍｏ、Ｍｇ、Ｍｎ、Ｚｎ、Ｃｒ、Ｉｎ、Ｓｎ又はそれらの組合せ（例えば合金や金属間化合物）で構成される金属を含むのが好ましく、より好ましくはＣｕ、Ｎｉ、Ｔｉ、Ｔａ、Ｉｎ、Ｓｎ、Ｍｏ又はそれらの組合せ、さらに好ましくはＣｕ、Ｔｉ、Ｉｎ、Ｓｎ、Ｍｏ又はそれらの組合せ、特に好ましくはＣｕ、Ｔｉ、Ｍｏ又はそれらの組合せを含む。一方、第１導電膜が導電性ポリマー膜の場合には、第１導電膜１４は、ポリチオフェン系ポリマー、ポリアセチレン系ポリマー、ポリアニリン系ポリマー、ポリピロール系ポリマー、又はそれらの組合せを含むのが好ましく、より好ましくはポリチオフェン系ポリマー、ポリアセチレン系ポリマー、ポリアニリン系ポリマー、又はそれらの組合せ、さらに好ましくはポリチオフェン系ポリマー、ポリアセチレン系ポリマー、又はそれらの組合せ、特に好ましくはポリチオフェン系ポリマーである。第１導電膜１４の厚さは５ｎｍ以上１０００ｎｍ以下であるのが好ましく、より好ましく１０ｎｍ以上８００ｎｍ以下、さらに好ましくは１２ｎｍ以上５００ｎｍ以下、特に好ましくは１５ｎｍ以上４００ｎｍ以下である。この厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ−ＥＤＸ）で分析することにより測定される値とする。第１導電膜１４は、スパッタリング等の気相法により形成された層であるのが膜厚分布の均一性を向上できる点や、他の層の成膜との連続生産性の点などから好ましい。
絶縁膜１６は、絶縁性を有する層であり、キャパシタにおける絶縁体（誘電体）部分に相当する。絶縁膜１６は、第１導電膜１４との密着性、及び第２導電膜１８との密着性を担保する観点から、酸化膜、窒化膜、炭化膜、フッ化膜、絶縁樹脂膜（例えばエポキシ樹脂膜、ポリイミド樹脂膜、エチレン樹脂膜、フェノール樹脂膜、ポリプロピレンテレフタレート（ＰＰＴ）樹脂膜、アクリロニトリル・ブタジエン・スチレン共重合（ＡＢＳ）樹脂膜、ナイロン樹脂膜、ポリブチレンテレフタレート（ＰＢＴ）樹脂膜）、又はそれらの組合せであるのが好ましく、より好ましくは酸化膜、窒化膜、炭化膜、フッ化膜、エポキシ樹脂膜、ポリイミド樹脂膜、エチレン樹脂膜、フェノール樹脂膜、ポリプロピレンテレフタレート（ＰＰＴ）樹脂膜、アクリロニトリル・ブタジエン・スチレン共重合（ＡＢＳ）樹脂膜、ナイロン樹脂膜、ポリブチレンテレフタレート（ＰＢＴ）樹脂膜、又はそれらの組合せ、さらに好ましくは酸化膜、窒化膜、炭化膜、フッ化膜、エポキシ樹脂膜、ポリイミド樹脂膜、エチレン樹脂膜、フェノール樹脂膜、ポリプロピレンテレフタレート（ＰＰＴ）樹脂膜、アクリロニトリル・ブタジエン・スチレン共重合（ＡＢＳ）樹脂膜、又はそれらの組合せ、特に好ましくは酸化膜、窒化膜、炭化膜、フッ化膜、エポキシ樹脂膜、ポリイミド樹脂膜、エチレン樹脂膜、フェノール樹脂膜、又はそれらの組合せである。好ましい酸化膜の例としては、ＳｉＯｘ膜、ＡｌＯｘ膜、ＴｉＯｘ膜、ＺｒＯｘ膜、ＮｂＯｘ膜、ＴａＯｘ膜が挙げられ、特に好ましくはＳｉＯｘ膜、ＡｌＯｘ膜、及びＴａＯｘ膜である。好ましい窒化膜の例としては、ＳｉＮｘ膜、ＡｌＮｘ膜、ＴｉＮｘ膜、ＺｒＮｘ膜、ＮｂＮｘ膜、ＴａＮｘ膜、ＣｒＮｘ膜、ＶＮｘ膜が挙げられ、特に好ましくはＳｉＮｘ膜、ＡｌＮｘ膜、及びＴｉＮｘ膜である。好ましい炭化膜の例としては、ＴｉＣ膜、ＺｒＣ膜、ＶＣ膜、ＭｏＣ膜、ＮｂＣ膜、ＴａＣ膜、ＮｉＣ膜、ＣｒＣ膜が挙げられ、特に好ましくはＴｉＣ膜、ＺｒＣ膜、及びＭｏＣ膜である。好ましいフッ化膜の例としては、ＣａＦｘ膜、ＡｇＦｘ膜、ＣｏＦｘ膜、ＮｉＦｘ膜が挙げられ、特に好ましくはＣａＦｘ膜、及びＮｉＦｘ膜である。キャパシタの静電容量を向上する観点から、絶縁膜１６の誘電率（比誘電率）は、周波数１ＭＨｚにおいて２以上であるのが好ましく、より好ましくは２．５以上、さらに好ましくは３．５以上、特に好ましくは４．０以上である。誘電率の上限値は特に限定されるものではないが、典型的には１００以下であり、より典型的には５０以下である。また、絶縁膜１６の厚さは０．１μｍ以上１０μｍ以下であるのが好ましく、より好ましくは０．３μｍ以上８．０μｍ以下、さらに好ましくは０．５μｍ以上５．０μｍ以下、特に好ましくは０．８μｍ以上３．０μｍ以下である。この厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ−ＥＤＸ）で分析することにより測定される値とする。絶縁膜１６の耐電圧強度は１．０×１０４Ｖ／ｃｍ以上であるのが好ましく、より好ましくは２．０×１０４Ｖ／ｃｍ以上、さらに好ましくは５．０×１０４Ｖ／ｃｍ以上、特に好ましくは１．０×１０５Ｖ／ｃｍ以上である。こうすることで、上記高電圧を加えられた際に、絶縁膜１６を含むキャパシタの破壊を効果的に防止ないし抑制できるため、電気検査をより確実に行うことが可能となる。絶縁膜１６は、化学気相堆積（ＣＶＤ）法、スパッタリング法、蒸着法、スリットコーター法、スピンコーター法、スプレー法、又はそれらの組合せにより形成するのが好ましく、採用する絶縁膜１６の材質に応じて、これらの成膜手法を適宜選択することができる。
第２導電膜１８は、導電性を有する層であり、キャパシタにおける電極部分に相当する。また、第２導電膜１８は、再配線層２０の形成に用いられるものである。したがって、第２導電膜１８は、再配線層２０を形成するためのシード層であるのが好ましい。この観点から、第２導電膜１８は金属膜であるのが好ましい。この場合、第２導電膜１８は、第４族、第５族、第６族、第９族、第１０族若しくは第１１族の遷移元素、Ａｌ、Ｆｅ、Ｍｇ、Ｍｎ、Ｚｎ、Ｉｎ、Ｓｎ、又はそれらの組合せ（例えば合金や金属間化合物）で構成される金属を含むのが好ましく、より好ましくはＡｌ、Ａｇ、Ｃｕ、Ｎｉ、Ｔｉ、Ｔａ、Ｆｅ、Ｃｏ、Ｍｏ、Ｍｇ、Ｍｎ、Ｚｎ、Ｃｒ、Ｉｎ、Ｓｎ又はそれらの組合せ、より好ましくはＡｌ、Ａｇ、Ｃｕ、Ｎｉ、Ｔｉ、Ｔａ、Ｍｏ、Ｃｒ、Ｉｎ、Ｓｎ又はそれらの組合せ、さらに好ましくはＡｌ、Ａｇ、Ｃｕ、Ｎｉ、Ｔｉ、Ｔａ、Ｍｏ、Ｃｒ又はそれらの組合せ、特に好ましくはＣｕ、Ｎｉ、Ｔｉ、Ｍｏ、Ｃｒ又はそれらの組合せ、最も好ましくはＣｕを含む。第２導電膜１８を構成する金属は原料成分や成膜工程に起因する不可避不純物を含んでいてもよい。
第２導電膜１８は、いかなる方法で製造されたものであってもよく、例えば、無電解めっき法及び電解めっき法等の湿式成膜法、スパッタリング及び真空蒸着等の物理気相堆積（ＰＶＤ）法、化学気相成膜、又はそれらの組合せにより形成した層であってよい。特に好ましい第２導電膜１８は、極薄化によるファインピッチ化に対応しやすい観点から、スパッタリング法や真空蒸着等の物理気相堆積（ＰＶＤ）法により形成された層であり、最も好ましくはスパッタリング法により製造された層である。また、第２導電膜１８は、無粗化の層であるのが好ましいが、再配線層２０製造時の配線パターン形成に支障を来さないかぎり予備的粗化やソフトエッチング処理や洗浄処理、酸化還元処理により二次的な粗化が生じたものであってもよい。第２導電膜１８の厚さは特に限定されないが、上述したようなファインピッチ化に対応するためには、１０ｎｍ以上１０００ｎｍ以下が好ましく、より好ましくは２０ｎｍ以上９００ｎｍ以下、さらに好ましくは３０ｎｍ以上７００ｎｍ以下、特に好ましくは５０ｎｍ以上６００ｎｍ以下、特により好ましくは７０ｎｍ以上５００ｎｍ以下、最も好ましくは１００ｎｍ以上４００ｎｍ以下である。この厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ−ＥＤＸ）で分析することにより測定される値とする。このような範囲内の厚さの第２導電膜はスパッタリング法により製造されるのが成膜厚さの面内均一性や、シート状やロール状での生産性の観点で好ましい。
第２導電膜１８の絶縁膜１６と反対側の表面（第２導電膜１８の外側表面）が、レーザー顕微鏡を用いてＪＩＳ Ｂ ０６０１−２００１に準拠して測定される、１．０ｎｍ以上１００ｎｍ以下の算術平均粗さＲａを有するのが好ましく、より好ましくは２．０ｎｍ以上４０ｎｍ以下、さらに好ましくは３．０ｎｍ以上３５ｎｍ以下、特に好ましくは４．０ｎｍ以上３０ｎｍ以下、最も好ましくは５．０ｎｍ以上１５ｎｍ以下である。このように算術平均粗さが小さいほど、積層シート１０を用いて製造される再配線層２０において、ライン／スペース（Ｌ／Ｓ）が１３μｍ以下／１３μｍ以下（例えば１２μｍ／１２μｍから２μｍ／２μｍまで）といった程度にまで高度に微細化された配線パターンの形成を形成するのに適したものとなる。
第１導電膜１４及び第２導電膜１８の各々が、Ａｌ、Ａｇ、Ｃｕ、Ｎｉ、Ｔｉ、Ｔａ、Ｆｅ、Ｃｏ、Ｍｏ、Ｍｇ、Ｍｎ、Ｚｎ、Ｃｒ、Ｉｎ及びＳｎからなる群から選択される少なくとも１種の金属であり、かつ、絶縁膜１６が酸化膜、窒化膜、エポキシ樹脂膜及びポリイミド樹脂膜からなる群から選択される少なくとも１種であるのが好ましい。より好ましくは、第１導電膜１４及び第２導電膜１８の各々が、Ａｌ、Ｃｕ、Ｔｉ、Ｍｏからなる群から選択される少なくとも１種の金属であり、かつ、絶縁膜１６が酸化膜、エポキシ樹脂膜及びポリイミド樹脂膜からなる群から選択される少なくとも１種である。前述したとおり、第１導電膜１４、絶縁膜１６及び第２導電膜１８は再配線層２０の電気検査を行うためのキャパシタとして機能する層であるところ、上記組合せとすることにより、電気検査を行うのにより好適な性質（例えば静電容量や耐電圧強度等）を当該キャパシタに付与することができる。
積層シートの製造方法
本発明による積層シート１０は、上述したキャリア１２ａを用意し、キャリア１２ａ上に、所望により中間層（例えば第１中間層及び第２中間層）、所望により剥離機能膜１２ｂ、所望により機能層１３、第１導電膜１４、絶縁膜１６、及び第２導電膜１８を形成することにより製造することができる。中間層（存在する場合）、剥離機能膜１２ｂ（存在する場合）、機能層１３（存在する場合）、第１導電膜１４及び第２導電膜１８の各層の形成は、極薄化によるファインピッチ化に対応しやすい観点から、物理気相堆積（ＰＶＤ）法により行われるのが好ましい。物理気相堆積（ＰＶＤ）法の例としては、スパッタリング法、真空蒸着法、及びイオンプレーティング法が挙げられるが、０．０５ｎｍから５０００ｎｍまでといった幅広い範囲で膜厚制御できる点、広い幅ないし面積にわたって膜厚均一性を確保できる点等から、最も好ましくはスパッタリング法である。物理気相堆積（ＰＶＤ）法による成膜は公知の気相成膜装置を用いて公知の条件に従って行えばよく特に限定されない。例えば、スパッタリング法を採用する場合、スパッタリング方式は、マグネトロンスパッタリング、２極スパッタリング法、対向ターゲットスパッタリング法等、公知の種々の方法であってよいが、マグネトロンスパッタリングが、成膜速度が速く生産性が高い点で好ましい。スパッタリングはＤＣ（直流）及びＲＦ（高周波）のいずれの電源で行ってもよい。また、ターゲット形状も広く知られているプレート型ターゲットを使用することができるが、ターゲット使用効率の観点から円筒形ターゲットを用いることが望ましい。一方、絶縁膜１６の形成は、化学気相堆積（ＣＶＤ）法、スパッタリング法、蒸着法、スリットコーター法、スピンコーター法、スプレー法、又はそれらの組合せにより行うのが好ましい。この点、中間層（存在する場合）、剥離機能膜１２ｂ（存在する場合）、機能層１３（存在する場合）、第１導電膜１４、絶縁膜１６及び第２導電膜１８の全ての層をスパッタリング法により形成することで、製造効率が格段に高くなる。以下、中間層（存在する場合）、剥離機能膜１２ｂ（存在する場合）、機能層１３（存在する場合）、第１導電膜１４、及び第２導電膜１８の各層の気相法（好ましくはスパッタリング法）による成膜、並びに絶縁膜１６の上記方法による成膜について説明する。
中間層が第１中間層及び第２中間層の２層構成の場合、第１中間層の気相法による成膜は、Ｔｉ、Ｃｒ、Ａｌ及びＮｉからなる群から選択される少なくとも１種の金属で構成されるターゲットを用い、非酸化性雰囲気下でマグネトロンスパッタリングにより行われるのが膜厚分布均一性を向上できる点で好ましい。ターゲットの純度は９９．９ｗｔ％以上が好ましい。スパッタリングに用いるガスとしては、アルゴンガス等の不活性ガスを用いるのが好ましい。アルゴンガスの流量はスパッタリングチャンバーサイズ及び成膜条件に応じて適宜決定すればよく特に限定されない。また、異常放電やプラズマ照射不良などの稼働不良なく、連続的に成膜する観点から成膜時の圧力は０．１Ｐａ以上２０Ｐａ以下の範囲で行うことが好ましい。この圧力範囲は、装置構造、容量、真空ポンプの排気容量、成膜電源の定格容量等に応じ、成膜電力、アルゴンガスの流量を調整することで設定すればよい。また、スパッタリング電力は成膜の膜厚均一性、生産性等を考慮してターゲットの単位面積あたり０．０５Ｗ／ｃｍ２以上１０．０Ｗ／ｃｍ２以下の範囲内で適宜設定すればよい。
第２中間層の気相法による成膜は、銅ターゲットを用い、非酸化性雰囲気下でマグネトロンスパッタリングにより行われるのが膜厚分布均一性を向上できる点で好ましい。銅ターゲットの純度は９９．９ｗｔ％以上が好ましい。スパッタリングに用いるガスとしては、アルゴンガス等の不活性ガスを用いるのが好ましい。アルゴンガスの流量はスパッタリングチャンバーサイズ及び成膜条件に応じて適宜決定すればよく特に限定されない。また、異常放電やプラズマ照射不良などの稼働不良なく、連続的に成膜する観点から成膜時の圧力は０．１Ｐａ以上２０Ｐａ以下の範囲で行うことが好ましい。この圧力範囲は、装置構造、容量、真空ポンプの排気容量、成膜電源の定格容量等に応じ、成膜電力、アルゴンガスの流量を調整することで設定すればよい。また、スパッタリング電力は成膜の膜厚均一性、生産性等を考慮してターゲットの単位面積あたり０．０５Ｗ／ｃｍ２以上１０．０Ｗ／ｃｍ２以下の範囲内で適宜設定すればよい。
中間層が中間合金層である場合、中間層は、Ｔｉ、Ｃｒ、Ｍｏ、Ｍｎ、Ｗ、Ａｌ及びＮｉからなる群から選択される少なくとも１種の金属と、Ｃｕとの合金ターゲットを用い、非酸化性雰囲気下でマグネトロンスパッタリングにより行われるのが膜厚分布均一性を向上できる点で好ましい。銅ターゲットの純度は９９．９ｗｔ％以上が好ましい。スパッタリングに用いるガスとしては、アルゴンガス等の不活性ガスを用いるのが好ましい。アルゴンガスの流量はスパッタリングチャンバーサイズ及び成膜条件に応じて適宜決定すればよく特に限定されない。また、異常放電やプラズマ照射不良などの稼働不良なく、連続的に成膜する観点から成膜時の圧力は０．１Ｐａ以上２０Ｐａ以下の範囲で行うことが好ましい。この圧力範囲は、装置構造、容量、真空ポンプの排気容量、成膜電源の定格容量等に応じ、成膜電力、アルゴンガスの流量を調整することで設定すればよい。また、スパッタリング電力は成膜の膜厚均一性、生産性等を考慮してターゲットの単位面積あたり０．０５Ｗ／ｃｍ２以上１０．０Ｗ／ｃｍ２以下の範囲内で適宜設定すればよい。
剥離機能膜１２ｂの気相法による成膜は、カーボンターゲットを用いてアルゴン等の不活性雰囲気下で行われるのが好ましい。カーボンターゲットはグラファイトで構成されるのが好ましいが、不可避不純物（例えば雰囲気等の周囲環境に由来する酸素や炭素）を含みうる。カーボンターゲットの純度は９９．９９ｗｔ％以上が好ましく、より好ましくは９９．９９９ｗｔ％以上である。また、異常放電やプラズマ照射不良などの稼働不良なく、連続的に成膜する観点から成膜時の圧力は０．１Ｐａ以上２．０Ｐａ以下の範囲で行うことが好ましい。この圧力範囲は、装置構造、容量、真空ポンプの排気容量、成膜電源の定格容量等に応じ、成膜電力、アルゴンガスの流量を調整することで設定すればよい。また、スパッタリング電力は成膜の膜厚均一性、生産性等を考慮してターゲットの単位面積あたり０．０５Ｗ／ｃｍ２以上１０．０Ｗ／ｃｍ２以下の範囲内で適宜設定すればよい。
第１導電膜１４及び第２導電膜１８の気相法による成膜は、Ａｌ、Ａｇ、Ｃｕ、Ｎｉ、Ｔｉ、Ｔａ、Ｆｅ、Ｃｏ、Ｍｏ、Ｍｇ、Ｍｎ、Ｚｎ、Ｃｒ、Ｉｎ及びＳｎからなる群から選択される少なくとも１種の金属で構成されるターゲットを用い、非酸化性雰囲気下でマグネトロンスパッタリングにより行われるのが膜厚分布均一性を向上できる点で好ましい。ターゲットの純度は９９．９ｗｔ％以上が好ましい。スパッタリングに用いるガスとしては、アルゴンガス等の不活性ガスを用いるのが好ましい。アルゴンガスの流量はスパッタリングチャンバーサイズ及び成膜条件に応じて適宜決定すればよく特に限定されない。第１導電膜１４及び第２導電膜１８の気相成膜時の温度上昇を避けるため、スパッタリングの際、ステージの冷却機構を設けてもよい。また、異常放電やプラズマ照射不良などの稼働不良なく、連続的に成膜する観点から成膜時の圧力は０．１Ｐａ以上２０Ｐａ以下の範囲で行うことが好ましい。この圧力範囲は、装置構造、容量、真空ポンプの排気容量、成膜電源の定格容量等に応じ、成膜電力、アルゴンガスの流量を調整することで設定すればよい。また、スパッタリング電力は成膜の膜厚均一性、生産性等を考慮してターゲットの単位面積あたり０．０５Ｗ／ｃｍ２以上１０．０Ｗ／ｃｍ２以下の範囲内で適宜設定すればよい。
絶縁膜１６の成膜は、酸化物、窒化物、炭化物、フッ化物、エポキシ樹脂、ポリイミド樹脂、エチレン樹脂、フェノール樹脂、ＰＰＴ樹脂、ＡＢＳ樹脂、ナイロン樹脂及びＰＢＴ樹脂からなる群から選択される少なくとも１種を用いて、化学気相堆積（ＣＶＤ）法、スパッタリング法、蒸着法、スリットコーター法、スピンコーター法、又はスプレー法により行うのが好ましく、採用する絶縁膜１６の材質に応じて、これらの成膜方法を適宜選択すればよい。各成膜方法の条件は特に限定されず、公知の条件をそのまま採用してもよいし、絶縁膜１６の材質に合わせて公知の条件を適宜調整してもよい。
積層シートの使用方法
本発明の積層シート１０を用いて再配線層２０を製造することができる。そして、第１導電膜１４、絶縁膜１６及び第２導電膜１８がキャパシタとして機能することで、製造した再配線層２０の電気検査を効率良く行うことができる。以下、本発明の積層シート１０の好ましい使用方法について説明する。この積層シート１０の使用方法は、（１）再配線層の形成工程と、（２）再配線層の電気検査工程とを含む。
（１）再配線層の形成工程
本発明の積層シート１０を用いて再配線層２０を形成する。再配線層２０の形成は、第２導電膜１８を加工することにより行うことができる。この場合、第２導電膜１８は再配線層２０の一部に含まれる。あるいは、第２導電膜１８自体には加工を施さず、第２導電膜１８上に再配線層２０’を形成してもよい。この点、例えば第２導電膜１８上にさらなる金属層（例えば銅層）を積層して、当該金属層を加工することにより再配線層２０’を形成することができる。この場合、第２導電膜１８自体は再配線層２０’を構成しないため、剥離機能付キャリア１２を剥離した後に、フラッシュエッチング等により第２導電膜１８を除去するのが好ましい。
再配線層２０の形成手法は、特に限定されず、例えば特許文献２から特許文献４に示される公知の手法を採用することができる。以下、本発明の積層シート１０を用いた再配線層２０の形成手法の一例を説明する。まず、積層シート１０における第２導電膜１８の表面にフォトレジスト層を所定のパターンで形成する。フォトレジストは感光性フィルムであるのが好ましく、例えば感光性ドライフィルムである。フォトレジスト層は、露光及び現像により所定の配線パターンを付与すればよい。第２導電膜１８の露出表面（すなわちフォトレジスト層でマスキングされていない部分）に電気銅めっき層を形成する。電気銅めっきは公知の手法により行えばよく、特に限定されない。次いで、フォトレジスト層を剥離する。その結果、電気銅めっき層が配線パターン状に残り、配線パターンを形成しない部分の第２導電膜１８が露出する。この第２導電膜１８の不要部分をフラッシュエッチングにより除去して、第１配線層を形成する。その後、積層シート１０の第１配線層が形成された面に絶縁層及び第ｎ配線層（ｎは２以上の整数）を交互に形成する。こうして、絶縁層と当該絶縁層の内部及び／又は表面に形成された配線層とを含む層である再配線層２０が形成されたコアレス支持体を得ることができる。
（２）再配線層の電気検査工程
第２導電膜１８を用いて形成した再配線層２０に対して、電気検査を行う。この電気検査は、図２に示されるように、再配線層２０と第１導電膜１４との間に電圧を加えて、第１導電膜１４、絶縁膜１６及び第２導電膜１８をキャパシタとして機能させ、電気特性（主としてインピーダンス又は静電容量）を測定することにより行えばよい。より具体的には、例えば特許文献５に示されるような公知の手法に基づいて、二つ以上の異なる周波数の電力を用いて配線間のインピーダンスを測定し、算出された二つ以上のインピーダンスの周波数に応じた変位量によって当該配線間の絶縁状態の良否を判定することができる。また、第１導電膜１４に電気検査用プローブを当接する等して電気特性（主としてインピーダンス又は静電容量）を測定する場合には、第１導電膜１４を露出させるために、必要に応じて再配線層２０から剥離機能付キャリア１２を予め剥離除去してもよい。
上記電気検査後、必要に応じて、再配線層２０上にチップ等の電子素子を搭載する工程を行い、半導体パッケージを製造するのが好ましい。また、公知の手法により第１導電膜１４及び絶縁膜１６を除去してもよい。前述したように、このように再配線層２０を形成した後にチップの実装を行うプロセスはＲＤＬ−Ｆｉｒｓｔ法と呼ばれる手法である。この工法によれば、チップの実装を行う前にコアレス支持体表面の配線層やその後に積層される各ビルドアップ配線層の電気検査を行うことができるため、各配線層の不良部分を避けて、良品部分にのみチップを実装できる。その結果、ＲＤＬ−Ｆｉｒｓｔ法はチップの無駄使いを回避できる点で、チップの表面に配線層を逐次積層する工法であるＣｈｉｐ−Ｆｉｒｓｔ法等と比較すると経済的に有利である。このとき、第１導電膜１４、絶縁膜１６及び第２導電膜１８がキャパシタとして機能するため、効率良く電気検査を行うことが可能となる。また、任意工程として想定される再配線層２０上に搭載される電子素子の例としては、半導体素子、チップコンデンサ、抵抗体等が挙げられる。電子素子搭載の方式の例としては、フリップチップ実装方式、ダイボンディング方式等が挙げられる。フリップチップ実装方式は、電子素子の実装パッドと、再配線層２０との接合を行う方式である。この実装パッド上には柱状電極（ピラー）やはんだバンプ等が形成されてもよく、実装前に再配線層２０表面に封止樹脂膜であるＮＣＦ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）等を貼り付けてもよい。接合は、はんだ等の低融点金属を用いて行われるのが好ましいが、異方導電性フィルム等を用いてもよい。ダイボンディング接着方式は、再配線層２０に対して、電子素子の実装パッド面と反対側の面を接着する方式である。この接着には、熱硬化樹脂と熱伝導性の無機フィラーを含む樹脂組成物である、ペーストやフィルムを用いるのが好ましい。

Claims (17)

  1. 剥離機能付キャリアと、
    前記剥離機能付キャリア上に設けられる第１導電膜と、
    前記第１導電膜上に設けられる絶縁膜と、
    前記絶縁膜上に設けられる第２導電膜と、
    を備えた積層シートであって、
    前記第２導電膜が再配線層の形成に用いられ、かつ、前記第１導電膜、前記絶縁膜及び前記第２導電膜が前記再配線層の電気検査を行うためのキャパシタとして機能する、積層シート。
  2. 前記剥離機能付キャリアが、キャリアと、前記キャリアの前記第１導電膜側に設けられ、前記第１導電膜から前記キャリアを剥離可能とする剥離機能膜とを備えた、請求項１に記載の積層シート。
  3. 前記第１導電膜が金属膜又は導電性ポリマー膜である、請求項１又は２に記載の積層シート。
  4. 前記第１導電膜が、Ａｌ、Ａｇ、Ｃｕ、Ｎｉ、Ｔｉ、Ｔａ、Ｆｅ、Ｃｏ、Ｍｏ、Ｍｇ、Ｍｎ、Ｚｎ、Ｃｒ、Ｉｎ及びＳｎからなる群から選択される少なくとも１種の金属を含む金属膜である、請求項３に記載の積層シート。
  5. 前記第１導電膜が、ポリチオフェン系ポリマー、ポリアセチレン系ポリマー、ポリアニリン系ポリマー及びポリピロール系ポリマーからなる群から選択される少なくとも１種を含む導電性ポリマー膜である、請求項３に記載の積層シート。
  6. 前記第１導電膜の厚さが５ｎｍ以上１０００ｎｍ以下である、請求項１〜５のいずれか一項に記載の積層シート。
  7. 前記第２導電膜が前記再配線層を形成するためのシード層である、請求項１〜６のいずれか一項に記載の積層シート。
  8. 前記第２導電膜が金属膜である、請求項１〜７のいずれか一項に記載の積層シート。
  9. 前記第２導電膜が、Ａｌ、Ａｇ、Ｃｕ、Ｎｉ、Ｔｉ、Ｔａ、Ｆｅ、Ｃｏ、Ｍｏ、Ｍｇ、Ｍｎ、Ｚｎ、Ｃｒ、Ｉｎ及びＳｎからなる群から選択される少なくとも１種の金属を含む金属膜である、請求項１〜８のいずれか一項に記載の積層シート。
  10. 前記第２導電膜の厚さが１０ｎｍ以上１０００ｎｍ以下である、請求項１〜９のいずれか一項に記載の積層シート。
  11. 前記絶縁膜の誘電率が周波数１ＭＨｚにおいて２以上である、請求項１〜１０のいずれか一項に記載の積層シート。
  12. 前記絶縁膜の厚さが０．１μｍ以上１０μｍ以下である、請求項１〜１１のいずれか一項に記載の積層シート。
  13. 前記絶縁膜の耐電圧強度が１．０×１０４Ｖ／ｃｍ以上である、請求項１〜１２のいずれか一項に記載の積層シート。
  14. 前記絶縁膜が、酸化膜、窒化膜、炭化膜、フッ化膜、エポキシ樹脂膜、ポリイミド樹脂膜、エチレン樹脂膜、フェノール樹脂膜、ＰＰＴ樹脂膜、ＡＢＳ樹脂膜、ナイロン樹脂膜及びＰＢＴ樹脂膜からなる群から選択される少なくとも１種である、請求項１〜１３のいずれか一項に記載の積層シート。
  15. 前記第１導電膜及び前記第２導電膜の各々が、Ａｌ、Ａｇ、Ｃｕ、Ｎｉ、Ｔｉ、Ｔａ、Ｆｅ、Ｃｏ、Ｍｏ、Ｍｇ、Ｍｎ、Ｚｎ、Ｃｒ、Ｉｎ及びＳｎからなる群から選択される少なくとも１種の金属であり、かつ、前記絶縁膜が酸化膜、窒化膜、エポキシ樹脂膜及びポリイミド樹脂膜からなる群から選択される少なくとも１種である、請求項１〜１４のいずれか一項に記載の積層シート。
  16. 請求項１〜１５のいずれか一項に記載の積層シートの前記第２導電膜を加工して再配線層を形成する、又は前記第２導電膜上に再配線層を形成する工程と、
    前記再配線層に対して電気検査を行う工程と、
    を含み、前記電気検査が、前記再配線層と前記第１導電膜との間に電圧を加えて、前記第１導電膜、前記絶縁膜及び前記第２導電膜をキャパシタとして機能させ、電気特性を測定することにより行われる、積層シートの使用方法。
  17. 請求項１６に記載の工程を含む、半導体パッケージの製造方法。

JP2020561146A 2018-12-18 2019-08-20 積層シート及びその使用方法 Active JP7236464B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018236305 2018-12-18
JP2018236305 2018-12-18
PCT/JP2019/032457 WO2020129299A1 (ja) 2018-12-18 2019-08-20 積層シート及びその使用方法

Publications (2)

Publication Number Publication Date
JPWO2020129299A1 true JPWO2020129299A1 (ja) 2021-10-21
JP7236464B2 JP7236464B2 (ja) 2023-03-09

Family

ID=71102759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020561146A Active JP7236464B2 (ja) 2018-12-18 2019-08-20 積層シート及びその使用方法

Country Status (6)

Country Link
US (1) US11961771B2 (ja)
JP (1) JP7236464B2 (ja)
KR (1) KR20210104652A (ja)
CN (1) CN113169134B (ja)
TW (1) TWI741427B (ja)
WO (1) WO2020129299A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242888A (ja) * 2006-03-08 2007-09-20 Sony Corp 半導体パッケージ製造方法
US20120097944A1 (en) * 2010-10-26 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. TEST STRUCTURES FOR THROUGH SILICON VIAS (TSVs) OF THREE DIMENSIONAL INTEGRATED CIRCUIT (3DIC)
JP2013152109A (ja) * 2012-01-24 2013-08-08 Nidec-Read Corp 絶縁検査装置及び絶縁検査方法
WO2017150283A1 (ja) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7206450B2 (en) * 2002-04-25 2007-04-17 Microsoft Corporation Compression of bi-level images with explicit representation of ink clusters
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
JP2004311912A (ja) * 2002-12-06 2004-11-04 Sony Corp 回路基板モジュール及びその製造方法
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP4063240B2 (ja) * 2004-04-21 2008-03-19 日本電気株式会社 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
US9066459B2 (en) * 2011-03-30 2015-06-23 Mitsui Mining & Smelting Co., Ltd. Manufacturing method of multilayer printed wiring board
US9721854B2 (en) * 2012-12-05 2017-08-01 International Business Machines Corporation Structure and method for in-line defect non-contact tests
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2017149811A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
JP6766507B2 (ja) * 2016-08-02 2020-10-14 味の素株式会社 樹脂組成物

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242888A (ja) * 2006-03-08 2007-09-20 Sony Corp 半導体パッケージ製造方法
US20120097944A1 (en) * 2010-10-26 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. TEST STRUCTURES FOR THROUGH SILICON VIAS (TSVs) OF THREE DIMENSIONAL INTEGRATED CIRCUIT (3DIC)
JP2013152109A (ja) * 2012-01-24 2013-08-08 Nidec-Read Corp 絶縁検査装置及び絶縁検査方法
WO2017150283A1 (ja) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法

Also Published As

Publication number Publication date
WO2020129299A1 (ja) 2020-06-25
US11961771B2 (en) 2024-04-16
CN113169134B (zh) 2024-03-08
CN113169134A (zh) 2021-07-23
US20210313237A1 (en) 2021-10-07
KR20210104652A (ko) 2021-08-25
JP7236464B2 (ja) 2023-03-09
TWI741427B (zh) 2021-10-01
TW202023817A (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
JP6883010B2 (ja) キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
JP6779187B2 (ja) キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
JP6546526B2 (ja) キャリア付銅箔及びコアレス支持体用積層板、並びに配線層付コアレス支持体及びプリント配線板の製造方法
JP6824436B2 (ja) 極薄銅箔及びキャリア付極薄銅箔、並びにプリント配線板の製造方法
JP7090176B2 (ja) 積層体
US11961771B2 (en) Laminate sheet and method of use thereof
US11637358B2 (en) Carrier-containing metal foil and method for manufacturing millimeter-wave antenna substrate using same
WO2020145003A1 (ja) 積層体
WO2021157373A1 (ja) キャリア付金属箔
JP2024061738A (ja) キャリア付金属箔、及びそれを用いたミリ波アンテナ基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230227

R150 Certificate of patent or registration of utility model

Ref document number: 7236464

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150