JPWO2020075391A1 - 固体撮像装置及び電子機器 - Google Patents

固体撮像装置及び電子機器 Download PDF

Info

Publication number
JPWO2020075391A1
JPWO2020075391A1 JP2020550008A JP2020550008A JPWO2020075391A1 JP WO2020075391 A1 JPWO2020075391 A1 JP WO2020075391A1 JP 2020550008 A JP2020550008 A JP 2020550008A JP 2020550008 A JP2020550008 A JP 2020550008A JP WO2020075391 A1 JPWO2020075391 A1 JP WO2020075391A1
Authority
JP
Japan
Prior art keywords
solid
groove
image sensor
state image
fixed charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020550008A
Other languages
English (en)
Other versions
JP7346434B2 (ja
Inventor
到 押山
到 押山
納土　晋一郎
晋一郎 納土
康史 三好
康史 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2020075391A1 publication Critical patent/JPWO2020075391A1/ja
Application granted granted Critical
Publication of JP7346434B2 publication Critical patent/JP7346434B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

隣接する光電変換部間に溝部を設け、この溝部の側壁面及び底面を第１の固定電荷膜で被覆するとともに、この溝部の開口端を、第２の固定電荷膜によって、溝部の内部に空隙を残して閉塞するようにした。

Description

本技術は、固体撮像装置及び電子機器に関する。
近年、基板上の配線層が形成される側とは反対側から光を受光する、裏面照射型の固体撮像装置が提案されている（例えば、特許文献１参照。）。特許文献１に記載の固体撮像装置では、光学混色を低減するために、基板の、隣接する光電変換部の間に溝部が設けられ、この溝部内に固定電荷膜が被覆されるとともに、絶縁膜が隙間なく埋め込まれている。
特開２０１７−１９１９５０号公報
このような固体撮像装置では光学混色の低減等のさらなる特性向上が求められている。
本開示は、光学混色の低減等の特性をさらに向上させた固体撮像装置及び電子機器を提供することを目的とする。
本開示の固体撮像装置は、（ａ）基板と、（ｂ）基板に形成された複数の光電変換部と、（ｃ）隣接する光電変換部の間に設けられた溝部と、（ｄ）溝部の側壁面及び底面並びに基板の受光面側を被覆し、ハフニウム、アルミニウム、ジルコニウム、タンタル及びチタンの少なくとも１つを含む固定電荷膜とを備え、（ｅ）溝部の開口端の少なくとも一部は、固定電荷膜によって、溝部の内部に空隙を残して閉塞されている。
本開示の電子機器は、（ａ）基板、基板に形成された複数の光電変換部、隣接する光電変換部の間に設けられた溝部、及び、溝部の側壁面及び底面並びに基板の受光面側を被覆し、ハフニウム、アルミニウム、ジルコニウム、タンタル及びチタンの少なくとも１つを含む固定電荷膜とを備える固体撮像装置と、（ｂ）被写体からの像光を固体撮像装置の撮像面上に結像させる光学レンズと、（ｃ）固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備え、（ｄ）溝部の開口端の少なくとも一部は、固定電荷膜によって、溝部の内部に空隙を残して閉塞されている。
本開示の第１の実施形態に係る固体撮像装置の全体構成を示す図である。 図１のＡ−Ａ線で破断した場合の、画素領域の断面構成を示す図である。 図２のＢ−Ｂ線で破断した場合の、溝部の平面構造を示す図である。 素子分離部の断面構成を拡大して示す要部拡大図である。 第１の実施形態に係る固体撮像装置の製造工程の流れを示す図である。 第１の実施形態に係る固体撮像装置の製造工程の流れを示す図である。 第１の実施形態に係る固体撮像装置の製造工程の流れを示す図である。 第１の実施形態に係る固体撮像装置の製造工程の流れを示す図である。 第１の実施形態に係る固体撮像装置の製造工程の流れを示す図である。 変形例に係る固体撮像装置の基板の平面レイアウトを示す図である。 従来技術に係る固体撮像装置の画素領域の断面構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の画素構造を示す図である。 変形例に係る固体撮像装置の画素構造を示す図である。 変形例に係る固体撮像装置の画素構造を示す図である。 変形例に係る固体撮像装置の画素構造を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図１５ＡのＣ−Ｃ線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図１５ＣのＤ−Ｄ線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図１５ＥのＥ−Ｅ線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図１５ＧのＦ−Ｆ線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図１５ＩのＧ−Ｇ線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図１５ＫのＨ−Ｈ線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図１５ＭのＩ−Ｉ線で破断した場合の、断面構成を示す図である。 従来技術に係る固体撮像装置の製造工程の流れを示す図である。 図１６ＡのＪ−Ｊ線で破断した場合の、断面構成を示す図である。 従来技術に係る固体撮像装置の製造工程の流れを示す図である。 図１６ＣのＫ−Ｋ線で破断した場合の、断面構成を示す図である。 従来技術に係る固体撮像装置の製造工程の流れを示す図である。 図１６ＥのＬ−Ｌ線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図１７ＡのＭ−Ｍ線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図１７ＣのＮ−Ｎ線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図１７ＥのＯ−Ｏ線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図１７ＧのＰ−Ｐ線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図１７ＩのＱ−Ｑ線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の固定電荷膜の平面レイアウトを示す図である。 第１の実施形態に係る固体撮像装置の素子分離部の断面構成を示す図である。 本開示の第２の実施形態に係る固体撮像装置の画素領域の断面構成を示す図である。 第２の実施形態に係る固体撮像装置の製造工程の流れを示す図である。 第２の実施形態に係る固体撮像装置の製造工程の流れを示す図である。 変形例に係る固体撮像装置の画素領域の断面構成を示す断面図である。 変形例に係る固体撮像装置の画素領域の断面構成を示す断面図である。 変形例に係る固体撮像装置の画素領域の断面構成を示す断面図である。 変形例に係る固体撮像装置の画素領域の断面構成を示す断面図である。 本開示の第３の実施形態に係る電子機器の概略構成図である。
本発明者らは、特許文献１に記載の固体撮像装置において、以下の課題を発見した。
特許文献１に記載の裏面照射型の固体撮像装置では、基板の屈折率（例えば、シリコン(Si)である場合には３．９）と、絶縁膜の屈折率（例えば、酸化シリコン(SiO2)である場合には１．４）との差が小さいため、隣接する光電変換部間の溝部で十分な反射特性が得られず、光が溝部を透過して、光学混色を生じる可能性があった。なお、基板と絶縁膜との間の固定電荷膜は、膜厚が極めて薄い場合には、反射特性に与える影響が小さい。
以下に、本開示の実施形態に係る固体撮像装置及び電子機器の一例を、図１〜図２６を参照しながら説明する。本開示の実施形態は、以下の順序で説明する。なお、本開示は、以下の例に限定されるものではない。また、本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。
１．第１の実施形態：固体撮像装置
１−１ 固体撮像装置の全体の構成
１−２ 要部の構成
１−３ 固体撮像装置の製造方法
１−４ 変形例
２．第２の実施形態：固体撮像装置
２−１ 要部の構成
２−２ 固体撮像装置の製造方法
２−３ 変形例
３．第３の実施形態：電子機器
〈１．第１の実施形態〉
［１−１ 固体撮像装置の全体の構成］
図１は、本開示の第１の実施形態に係る固体撮像装置の全体を示す概略構成図である。図１の固体撮像装置１は、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。図２６に示すように、固体撮像装置１（１０１）は、光学レンズ１０２を介して、被写体からの像光（入射光１０６）を取り込み、撮像面上に結像された入射光１０６の光量を画素単位で電気信号に変換して画素信号として出力する。
図１に示すように、第１の実施形態の固体撮像装置１は、基板２と、画素領域３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８とを備えている。
画素領域３は、基板２上に、２次元アレイ状に規則的に配列された複数の画素９を有している。画素９は、図２に示した光電変換部２４と、複数の画素トランジスタ（不図示）とを有している。複数の画素トランジスタとしては、例えば、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタの４つのトランジスタを採用できる。また、例えば、選択トランジスタを除いた３つのトランジスタを採用してもよい。
垂直駆動回路４は、例えば、シフトレジスタによって構成され、所望の画素駆動配線１０を選択し、選択した画素駆動配線１０に画素９を駆動するためのパルスを供給し、各画素９を行単位で駆動する。即ち、垂直駆動回路４は、画素領域３の各画素９を行単位で順次垂直方向に選択走査し、各画素９の光電変換部２４において受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線１１を通してカラム信号処理回路５に供給する。
カラム信号処理回路５は、例えば、画素９の列毎に配置されており、１行分の画素９から出力される信号に対して画素列毎にノイズ除去等の信号処理を行う。例えばカラム信号処理回路５は画素固有の固定パターンノイズを除去するためのＣＤＳ(Correlated Double Sampling：相関２重サンプリング)及びＡＤ(Analog Digital)変換等の信号処理を行う。
水平駆動回路６は、例えば、シフトレジスタによって構成され、水平走査パルスをカラム信号処理回路５に順次出して、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から、信号処理が行われた画素信号を水平信号線１２に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１２を通して、順次に供給される画素信号に対し信号処理を行って出力する。信号処理としては、例えば、バファリング、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を用いることができる。
制御回路８は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等に出力する。
［１−２ 要部の構成］
次に、図１の固体撮像装置１の詳細構造について説明する。図２は、第１の実施形態の固体撮像装置１の画素領域３等の断面構成を示す図である。図２では、固体撮像装置１として、裏面照射型のＣＭＯＳイメージセンサ（ＣＭＯＳ型固体撮像装置）を用いている。
図２に示すように、第１の実施形態の固体撮像装置１は、基板２、第１の固定電荷膜１３、第２の固定電荷膜１４、絶縁膜１５、遮光膜１６及び平坦化膜１７がこの順に積層されてなる受光層１８を備えている。また、受光層１８の平坦化膜１７側の面（以下、「裏面Ｓ１側」とも呼ぶ）には、カラーフィルタ層１９及びオンチップレンズ２０がこの順に積層されてなる集光層２１が形成されている。さらに、受光層１８の基板２側の面（以下「表面Ｓ２側」とも呼ぶ）には、配線層２２及び支持基板２３がこの順に積層されている。なお、受光層１８の裏面Ｓ１と平坦化膜１７の裏面とは同一の面であるため、以下の記載では、平坦化膜１７の裏面も「裏面Ｓ１」と表す。また、受光層１８の表面Ｓ２と基板２の表面とは同一の面であるため、以下の記載では基板２の表面も「表面Ｓ２」と表す。
基板２は、例えば、シリコン（Si）からなる半導体基板によって構成され、図１に示すように、画素領域３を形成している。画素領域３には、図２に示すように、基板２に形成された（埋設された）複数の光電変換部２４を含んで構成される複数の画素９が、二次元アレイ状に配置されている。光電変換部２４は、基板２の表面Ｓ２側及び裏面Ｓ３側のそれぞれに形成されたｐ型半導体領域２５、２６と、ｐ型半導体領域２５、２６間に形成されたｎ型半導体領域２７とによって構成されている。光電変換部２４では、ｐ型半導体領域２５、２６とｎ型半導体領域２７との間のｐｎ接合によって、フォトダイオードが構成されている。光電変換部２４では、入射された光の光量に応じた信号電荷が生成され、生成された信号電荷がｎ型半導体領域２７に蓄積される。また、基板２の界面で発生する暗電流の原因となる電子は、基板２の表面Ｓ２及び裏面Ｓ３に形成されたｐ型半導体領域２５、２６の多数キャリアである正孔に吸収されることで、暗電流が抑制される。
また、各光電変換部２４は、ｐ形半導体領域で構成された画素分離層２８と、画素分離層２８内に形成された素子分離部２９とによって電気的に分離されている。画素分離層２８及び素子分離部２９は、図３に示すように、各光電変換部２４を取り囲むように、格子状に形成されている。素子分離部２９は、図２に示すように、基板２の裏面Ｓ３側から深さ方向に形成された溝部３０を有している。即ち、基板２（画素分離層２８）の裏面Ｓ３側の、隣接する光電変換部２４の間には、溝部３０が彫り込まれて形成されている。溝部３０は、画素分離層２８及び素子分離部２９と同様に、図３に示すように、各光電変換部２４を取り囲むように、直線部３１及び交差部３２からなる格子状に形成されている。直線部３１は、隣り合う２つの光電変換部２４間を区切る領域であって、溝部３０同士が交差していない部分である。また、交差部３２は、溝部３０同士が交差する部分である。
また、溝部３０の深さは、例えば、画素トランジスタが形成されるｐ−ウェル層３３に達する深さ以上、フローティングディフュージョン部３４やソース・ドレイン領域に達する深さ未満とするのが好ましい。例えば、フローティングディフュージョン部３４やソース・ドレイン領域の深さが１μｍ未満の場合、０．２５〜５．０μｍ程度の深さとする。
ここで、交差部３２の開口端の最大幅は、通常、直線部３１の開口端の最大幅よりも広くなる。また後述するように、溝部３０の開口端は、ＰＶＤ法又はＣＶＤ法によって溝部３０の内部に空隙３５が残るように第２の固定電荷膜１４で閉塞する。それゆえ、溝部３０（直線部３１、交差部３２）の開口端の幅は、ＰＶＤ法又はＣＶＤ法による第２の固定電荷膜１４によって、交差部３２の開口端全部を閉塞可能な幅とするのが好ましい。例えばＰＶＤ法又はＣＶＤ法を用いて、第２の固定電荷膜１４によって閉塞可能な交差部３２の最大幅が３０ｎｍ程度の場合、直線部３１の開口端の幅は２０ｎｍ程度とする。
第１の固定電荷膜１３は、溝部３０の側壁面及び底面、並びに基板２の裏面Ｓ３側全体（受光面側全体）を連続的に被覆している。第１の固定電荷膜１３の膜厚は、溝部３０内に空間を形成するために、溝部３０内を全て埋め込まない均一な膜厚とする。例えば、１５ｎｍ程度とする。これにより、溝部３０の内部には、側壁面及び底面が第１の固定電荷膜１３で囲まれた溝状の空間（空隙３５）が形成されている。第１の固定電荷膜１３の材料としては、例えば、基板２上に堆積することで、固定電荷を発生させてピニングを強化させることが可能な、負の電荷を有する高屈折率材料膜又は高誘電体膜を用いることができる。具体的には、ハフニウム（Hf）、アルミニウム（Al）、ジルコニウム（Zr）、タンタル（Ta）及びチタン（Ti）の少なくとも１つの元素を含む酸化物又は窒化物等を採用できる。例えば、溝部３０の形成時のエッチングによって受ける基板２のダメージに応じた材料を用いるのが好ましい。特に、基板２上に堆積することで、ブリスターの発生を抑制でき、基板２の平面部から剥がれ難い、酸化ハフニウム（HfO2）がより好ましい。
また、第１の固定電荷膜１３の材料としては、上記の材料に加え、例えば、ランタン（La）、プラセオジム（Pr）、セリウム（Ce）、ネオジム（Nd）、プロメチウム（Pm）、サマリウム（Sm）、ユウロピウム（Eu）、ガドリニウム（Gd）、テルビウム（Tb）、ジスプロシウム（Dy）、ホルミウム（Ho）、ツリウム（Tm）、イッテルビウム（Yb）、ルテチウム（Lu）及びイットリウム（Y）の少なくとも１つの元素を含む酸化物又は窒化物等も採用できる。
また、第１の固定電荷膜１３の成膜方法としては、例えば、原子層蒸着法（以下、「ＡＬＤ(Atomic Layer Deposition)法」とも呼ぶ）、化学気相成長法（以下、「ＣＶＤ（Chemical Vapor Deposition）法」とも呼ぶ）を用いることができる。特に、高アスペクト比の溝部３０に均一な成膜を行うことを考慮すると、ＡＬＤ法を採用するのがより好ましい。
このように、第１の実施形態では、溝部３０の側壁面及び底面、並びに基板２の裏面Ｓ３側全体に負の電荷を有する第１の固定電荷膜１３が形成されているため、第１の固定電荷膜１３に接する面に反転層が形成される。これにより、シリコン界面が反転層によりピニングされるため、暗電流が抑制される。また、基板２への溝部３０の形成時に、溝部３０の側壁面及び底面に物理的ダメージが発生し、溝部３０の周辺部でピニング外れが発生する可能性がある。この問題点に対し、第１の実施形態では、溝部３０の側壁面及び底面に固定電荷を持つ第１の固定電荷膜１３を形成することで、ピニング外れが防止される。
また、第１の実施形態では、溝部３０内に側壁面及び底面が第１の固定電荷膜１３で囲まれた溝状の空隙３５が形成されるため、隣接する光電変換部２４が電気的により確実に分離される。
第２の固定電荷膜１４は、溝部３０の開口端を閉塞するとともに、第１の固定電荷膜１３の裏面Ｓ４側全体（受光面側全体）を連続的に被覆している。第２の固定電荷膜１４の膜厚は、溝部３０の開口端をより確実に塞ぐために、例えば、４５ｎｍ程度とする。これにより、溝部３０の内部は、空隙３５（いわゆる、ボイド）を残して閉塞されている。即ち、素子分離部２９は、空隙３５（ボイド）を有する中空構造とされている。空隙３５の内部は、空気が充填された状態であってもよく、或いは真空の状態であってもよい。
より具体的には、図４に示すように、第２の固定電荷膜１４の一部は、溝部３０内に入り込み溝部３０の開口端側の側壁面も被覆している。溝部３０の開口端側の側壁面を被覆している第２の固定電荷膜１４の膜厚は、溝部３０の開口端側のほうが奥側（底面側）よりも厚くなっている。これにより、第２の固定電荷膜１４が、開口端の幅方向中心から溝部３０の内壁面方向に張り出した形状となっており、溝部３０の開口端が、第２の固定電荷膜１４で閉じられている。また、第２の固定電荷膜１４の裏面Ｓ５側（受光面側）の面には、溝部３０に沿って延伸されて、格子状に形成された凹部１４ａが設けられている。
第２の固定電荷膜１４の材料としては、例えば、基板２上に堆積することで、固定電荷を発生させてピニングを強化させることが可能な負の電荷を有する高屈折率材料膜又は高誘電体膜を用いることができる。具体的には、ハフニウム（Hf）、アルミニウム（Al）、ジルコニウム（Zr）、タンタル（Ta）及びチタン（Ti）の少なくとも１つの元素を含む酸化物又は窒化物等を採用できる。例えば、基板２のダメージに応じた材料が用いられる。特に、溝部３０のピニングを強化させる酸化アルミニウム（Al2O3）がより好ましい。
また、第２の固定電荷膜１４の成膜方法としては、例えば、物理気相成長法（以下「ＰＶＤ（Physical Vapor Deposition）法」とも呼ぶ）、ＣＶＤ法を用いることができる。特に、溝部３０内にハフニウム酸化物等を入り込み難くし、溝部３０の開口端を塞ぐことを考慮すると、側壁面や底面のカバレッジが悪い、ＰＶＤ法を採用するのがより好ましい。
絶縁膜１５は、第２の固定電荷膜１４の裏面Ｓ５側全体（受光面側全体）を連続的に被覆している。絶縁膜１５の材料としては、例えば、第２の固定電荷膜１４とは異なる屈折率を有する酸化膜等を採用できる。具体的には、酸化シリコン（SiO2）、窒化シリコン（Si3N4）及び酸窒化シリコン（SiON）の少なくとも１つを採用できる。絶縁膜１５の材料としては、例えば、正の固定電荷を持たない材料、正の固定電荷が少ない材料が好ましい。
遮光膜１６は、絶縁膜１５の裏面Ｓ６側の一部（受光面側の一部）に、複数の光電変換部２４のそれぞれの受光面を開口するように、格子状に形成されている。即ち、遮光膜１６は、受光層１８を裏面Ｓ１側から見た場合に、格子状に形成された溝部３０と重なる位置に形成されている。遮光膜１６の材料としては、例えば、光を遮光可能な材料を採用できる。具体的には、アルミニウム（Al）、タングステン（W）、銅（Cu）等を採用できる。
平坦化膜１７は、遮光膜１６を含む絶縁膜１５の裏面Ｓ６側全体（受光面側全体）を連続的に被覆している。これにより、受光層１８の裏面Ｓ１は、凹凸がない平坦面とされている。平坦化膜１７の材料としては、例えば、樹脂等の有機材料を用いることができる。
カラーフィルタ層１９は、平坦化膜１７の裏面Ｓ１側（受光面側）に、Ｒ、Ｇ、Ｂ等の各画素９に受光させたい光の波長に対応して形成されている。カラーフィルタ層１９は、特定の波長の光を透過させ、透過させた光を基板２内の光電変換部２４に入射させる。
オンチップレンズ２０は、カラーフィルタ層１９の裏面Ｓ７側（受光面側）に、各画素９に対応して形成されている。オンチップレンズ２０は、照射光を集光し、集光した光を、カラーフィルタ層１９を介して基板２内の光電変換部２４に効率よく入射させる。
配線層２２は、基板２の表面Ｓ２側に形成されており、層間絶縁膜３６を介して複数層（図２では３層）に積層された配線３７を含んで構成されている。配線層２２に形成された複数層の配線３７を介して、各画素９を構成する画素トランジスタが駆動される。
支持基板２３は、配線層２２の基板２に面する側とは反対側の面に形成されている。支持基板２３は、固体撮像装置１の製造段階において、基板２の強度を確保するための基板である。支持基板２３の材料としては、例えば、シリコン(Si)を採用できる。
以上の構成を有する固体撮像装置１では、基板２の裏面側（受光層１８の裏面Ｓ１側）から光が照射され、照射された光がオンチップレンズ２０及びカラーフィルタ層１９を透過し、透過した光が光電変換部２４で光電変換されることで、信号電荷が生成される。そして、生成された信号電荷が、基板２の表面Ｓ２側に形成された画素トランジスタを介して、配線３７で形成された図１に示した垂直信号線１１で画素信号として出力される。
［１−３ 固体撮像装置の製造方法］
次に、第１の実施形態の固体撮像装置１の製造方法について説明する。図５Ａ、図５Ｂ図５Ｃ、図５Ｄ及び図５Ｅは、第１の実施形態の固体撮像装置１の製造工程を示す断面図である。
まず、図５Ａに示すように、基板２に、光電変換部２４、画素トランジスタ及び画素分離層２８を形成した後、基板２の表面Ｓ２に層間絶縁膜３６と配線３７とを交互に形成して配線層２２を形成する。基板２に形成される光電変換部２４等の不純物領域は、基板２に対し、所望の不純物を基板２の表面Ｓ２側からイオン注入することで形成する。
続いて、配線層２２の最表面Ｓ８にシリコンからなる支持基板２３（図５Ｂ参照）を接着した後、基板２、配線層２２及び支持基板２３の積層体を反転させる。ここまでの製造工程は、通常の裏面照射型の固体撮像装置と同様である。続いて、基板２を反転させた後、図５Ｂに示すように、基板２を裏面Ｓ３側から研磨して所望の厚さまで薄肉化する。
続いて、図５Ｃに示すように、基板２の各画素９の境界、つまり、画素分離層２８が形成された部分において、基板２の裏面Ｓ３側から深さ方向（裏面Ｓ３から表面Ｓ２に向かう方向）に選択的にエッチングすることにより、所望の深さの溝部３０を形成する。溝部３０の形成方法としては、例えば、基板２の裏面Ｓ３に所望の開口を有するハードマスク（不図示）を設け、設けたハードマスクを介してエッチングを行う方法を採用できる。
なお、溝部３０を形成する工程は、他の基板貫通工程と共通化することが可能である。このように、他の基板貫通工程と共通化した場合、工程数の削減を図ることができる。
続いて、溝部３０の加工に用いたハードマスクを除去し、ＡＬＤ法又はＣＶＤ法を用いて、図５Ｄに示すように、溝部３０の側壁面及び底面、並びに基板２の裏面Ｓ３側全体（受光面側全体）が連続的に被覆されるように第１の固定電荷膜１３を成膜させる。その後、ＰＶＤ法又はＣＶＤ法を用いて、溝部３０の開口端が閉塞されるとともに、第１の固定電荷膜１３の裏面Ｓ４側全体（受光面側全体）が被覆されるように第２の固定電荷膜１４を成膜させる。第２の固定電荷膜１４の成膜工程では、溝部３０の内部が第２の固定電荷膜１４で全て埋め込まれる前に、溝部３０の開口端側が閉塞されるような成膜条件とする。このように、成膜条件を最適化することで、空隙３５を有する素子分離部２９を形成することができる。これにより、図３に示した溝部３０の直線部３１及び交差部３２は、第２の固定電荷膜１４で溝部３０の内部に空隙３５を残して閉塞される。空隙３５の内部空間は、溝部３０の直線部３１及び交差部３２に沿って延伸する格子状に形成される。
続いて、ＰＶＤ法又はＣＶＤ法を用いて、第２の固定電荷膜１４の裏面Ｓ５側全体（受光面側全体）を被覆するように絶縁膜１５を成膜させる。続いて、絶縁膜１５の裏面Ｓ６側全体に遮光材料層を成膜した後、遮光材料層を所望の形状にパターニングする。これにより、図５Ｅに示すように、光電変換部２４を開口し、隣接する画素９間を遮光する遮光膜１６を形成する。その後、基板２の表面Ｓ２側に、カラーフィルタ層１９及びオンチップレンズ２０を形成することにより、図２に示すように、固体撮像装置１が完成する。
以上説明したように、第１の実施形態の固体撮像装置１では、隣接する光電変換部２４間に設けられた溝部３０は、第２の固定電荷膜１４によって、溝部３０の内部に空隙３５を残して閉塞されている。それゆえ、基板２の屈折率（例えば、シリコン (Si)である場合には３．９）と、空隙３５の屈折率（例えば、空気が充填されている場合には１．０）との差が大きいため、隣接する光電変換部２４間の溝部３０で十分な反射特性を得ることができ、光が溝部３０を透過し難く、光学混色を抑制できる。なお、基板２と空隙３５との間の第１の固定電荷膜１３は、膜厚が極めて薄いため反射特性に与える影響は小さい。
また、各画素９の光電変換部２４が、溝部３０内に空隙３５が形成された素子分離部２９によって分離されている。それゆえ、光電変換部２４に蓄積された信号電荷の隣接する光電変換部２４側への漏れを抑制できる。そのため、光電変換部２４で飽和電荷量以上の信号電荷が生成された場合に、効率的にフローティングディフュージョン部３４側へ掃き出させることが可能となる。これにより、ブルーミングの発生を抑制することができる。
また、第１の実施形態の固体撮像装置１では、溝部３０に負の電荷を有する第１の固定電荷膜１３が形成されている。それゆえ、第１の固定電荷膜１３の負バイアス効果により、界面準位の発生を抑制でき、界面準位に起因する暗電流の発生を抑制できる。さらに第１の固定電荷膜１３に接する面には反転層（ｐ型）が形成され、プラスの電荷が誘起される。そのため、ｐ型半導体領域で構成されるｐ−ウェル層３３や画素分離層２８を薄いｐ型不純物濃度で形成しても、画素９の分離機能や暗電流抑制の効果を十分に発揮できる。
［１−４ 変形例］
（１）第１の実施形態の変形例に係る固体撮像装置１として、交差部３２において、互いに交差する溝部３０の側壁面で形成されている角部４３ａ、４３ｂ、４３ｃ、４４ｄの配置・形状等を調整した例を説明する。図６は変形例に係る基板２の平面レイアウトを示す図である。図６において、図２に対応する部分には同一符号を付し重複説明を省略する。
図６に示すように、変形例に係る固体撮像装置１では、交差部３２の４つの角部４３ａ、４３ｂ、４３ｃ、４４ｄのうちの、溝部３０が延伸されている方向それぞれに対して斜め方向に位置する角部４３ａと角部４３ｃとの間の距離ｄ1、並びに角部４３ｂと角部４４ｄとの間の距離ｄ2を、溝部３０の幅ｄ0の所定値倍以下とする。所定値倍としては、例えば、２．５倍が好ましく、１．４倍がより好ましく、１．０倍が最も好ましい。このような上限値を設定した場合、距離ｄ1、ｄ2の下限値としては、０倍より大きいことが好ましい。
また、距離ｄ1、ｄ2を幅ｄ0の所定値倍にすることに加え、又は距離ｄ1、ｄ2を幅ｄ0の所定値倍にすることに代えて、距離ｄ1、ｄ2を所定距離以下としてもよい。所定距離としては、例えば、２５０ｎｍが好ましく、１５０ｎｍがより好ましく、５０ｎｍが最も好ましい。このような上限値を設定した場合、距離ｄ1、ｄ2の下限値としては、０ｎｍより大きいことが好ましい。
距離ｄ1、ｄ2が幅ｄ0の２．５倍より大きい場合、或いは、距離ｄ1、ｄ2が２５０ｎｍよりも大きい場合、図２に示すように、交差部３２の開口端を第２の固定電荷膜１４で閉塞させるためには、第２の固定電荷膜１４を成膜させる際にＰＶＤ法やＣＶＤ法を長時間行わなければならず、図７に示すように、第２の固定電荷膜１４の膜厚が増大して、第２の固定電荷膜１４が高背化する可能性がある。そして、第２の固定電荷膜１４が高背化することで、遮光膜１６と溝部３０との間の距離が増大し、光が第１の固定電荷膜１３と第２の固定電荷膜１４とを透過して、光学混色（上層混色）を生じる可能性がある。また、画素９の開口面積と光電変換部２４の体積とが低減し、感度が低下する可能性がある。
これに対し、変形例に係る固体撮像装置１では、距離ｄ1、ｄ2を幅ｄ0の２．５倍以下とすること、及び距離ｄ1、ｄ2を２５０ｎｍ以下とすることの少なくとも何れかを行うようにした。それゆえ、第２の固定電荷膜１４を低背化でき、光学混色を抑制できる。また、画素９の開口面積と光電変換部２４の体積とを増大でき、感度を向上できる。
一方、距離ｄ1、ｄ2が０ｎｍである場合、角部４３ａ、４３ｂ、４３ｃ、４４ｄが互いに接触する。これに対し、変形例に係る固体撮像装置１では、距離ｄ1、ｄ2を０ｎｍより大きくした。それゆえ、角部４３ａ、４３ｂ、４３ｃ、４４ｄが互いに接触せずに済む。
また、変形例に係る固体撮像装置１では、光の入射側から見た場合に、交差部３２の４つの角部４３ａ、４３ｂ、４３ｃ、４４ｄの少なくとも１つの角部を円弧状に丸まらせ、その円弧の曲率半径Ｒを、所定値以下としてもよい。所定値としては、例えば、２０ｎｍが好ましく、１０ｎｍ以下がより好ましく、５ｎｍ以下が最も好ましい。曲率半径Ｒの計測方法としては、例えば、最小二乗法を用いて、角部４３ａ、４３ｂ、４３ｃ、４４ｄの形状の計測値に様々な半径を有する円弧の近似曲線をフィッティングさせる方法を用いることができる。このような上限値を設定した場合、曲率半径Ｒの下限値としては、例えば、１ｎｍ以上が好ましく、２ｎｍ以上がより好ましく、３ｎｍ以上が最も好ましい。
曲率半径Ｒが２０ｎｍより大きい場合、距離ｄ1、ｄ2を幅ｄ0の２．５倍以下とすることや、距離ｄ1、ｄ2を２５０ｎｍ以下とすることが困難となる可能性がある。また、画素９の開口面積と光電変換部２４の体積とが低減し、感度が低下する可能性がある。これに対し、変形例に係る固体撮像装置１では、角部４３ａ、４３ｂ、４３ｃ、４４ｄの曲率半径Ｒを２０ｎｍ以下とした。それゆえ、距離ｄ1、ｄ2を幅ｄ0の２．５倍以下とすることや、距離ｄ1、ｄ2を２５０ｎｍ以下とすることの難易度を低下できる。また、画素９の開口面積と光電変換部２４の体積とを増大でき、固体撮像装置１の感度を向上できる。
一方、曲率半径Ｒが１ｎｍより小さい場合、角部４３ａ、４３ｂ、４３ｃ、４４ｄの形成が困難となり、また、交差部３２形成の工程数が増大するため、製造コストが増大する可能性がある。これに対し、変形例に係る固体撮像装置１では、曲率半径Ｒを１ｎｍ以上とした。それゆえ、角部４３ａ、４３ｂ、４３ｃ、４４ｄの形成の難易度を低下でき、また、交差部３２形成の工程数を低減できるため、製造コストの増大を抑制ができる。
また、変形例に係る固体撮像装置１では、図８Ａ、図８Ｂ、図８Ｃ、図８Ｄ、図８Ｅ、図９Ａ、図９Ｂ、図９Ｃ、図９Ｄ、図９Ｅ、図１０Ａ、図１０Ｂ、図１０Ｃ、図１０Ｄ、図１０Ｅ、図１１Ａ、図１１Ｂ、図１１Ｃ、図１１Ｄ、図１１Ｅ、図１２、図１３に示すように、交差部３２の４つの角部４３ａ、４３ｂ、４３ｃ、４４ｄのうちの少なくとも１つに、交差部３２の内部側に突出した凸部４４を形成するようにしてもよい。凸部４４の形状としては、例えば、平面視で、楕円形状、真円形状及び多角形状の少なくとも何れかを採用できる。図８Ａ〜図８Ｅでは、凸部４４を頂点が突出した二等辺三角形状とした一例を示している。また、図９Ａ〜図９Ｅでは、凸部４４を長軸の一端が突出した楕円形状とした一例を示している。さらに、図１０Ａ〜図１０Ｅは、凸部４４を真円形状とした一例を示している。また、図１１Ａ〜図１１Ｅは、凸部４４を角部の一つが突出した四角形状とした一例を示している。さらに、図８Ａ、図９Ａ、図１０Ａ、図１１Ａは、４つの角部４３ａ、４３ｂ、４３ｃ、４４ｄ全てに凸部４４が設けられた一例を示している。
また、図８Ｂ、図９Ｂ、図１０Ｂ、図１１Ｂは、３つの角部４３ａ、４３ｃ、４４ｄにのみ凸部４４が設けられた一例を示している。さらに、図８Ｃ、図８Ｄ、図９Ｃ、図９Ｄ、図１０Ｃ、図１０Ｄ、図１１Ｃ、図１１Ｄは、４つの角部４３ａ、４３ｂ、４３ｃ、４４ｄのうちの２つの角部４３ａと４３ｃ、又は４３ａと４３ｄにのみ凸部４４が設けられた一例を示している。また、図８Ｅ、図９Ｅ、図１０Ｅ、図１１Ｅは、１つの角部４３ａにのみ凸部４４が設けられた一例を示している。さらに、図１２、図１３は、４つの角部４３ａ、４３ｂ、４３ｃ、４３ｄの凸部４４配置が非対称である一例を示している。
ここで、交差部３２の角部４３ａ、４３ｂ、４３ｃ、４４ｄに凸部４４を設けない場合、距離ｄ1、ｄ2を幅ｄ0の１．４倍以下とすることができない。これに対し、変形例に係る固体撮像装置１では、角部４３ａ、４３ｂ、４３ｃ、４４ｄに凸部４４を形成したため、距離ｄ1、ｄ2を短縮でき、距離ｄ1、ｄ2を幅ｄ0の１．４倍以下とすることができる。
なお、変形例に係る固体撮像装置１は、例えば、図１４Ａ、図１４Ｂ、図１４Ｃ、図１４Ｄに示すように、正方形画素構造、２重画素構造、４重画素構造、長方形画素構造の画素９に用いることができる。４重画素構造の画素９に用いる場合には、４重画素構造の中心の交差部３２にも用いることができる。
次に、変形例に係る固体撮像装置１の製造時に、交差部３２において、凸部４４を有さない角部４３ａ、４３ｂ、４３ｃ、４３ｄを形成する手順について説明する。
図５Ｂに示すように、基板２、配線層２２及び支持基板２３の積層体を形成した後、図１５Ａ、図１５Ｂに示すように、基板２の裏面Ｓ３側に、ＴＥＯＳ層４５とＢＡＲＣ層４６とフォトレジスト層４７とをこの順に積層する。続いて、互いに直行する溝部３０の延伸方向（以下、「Ｘ方向」、「Ｙ方向」とも呼ぶ）のうちの、Ｙ方向に沿って延伸する溝部３０に対応する箇所に開口部を有するマスクを介してフォトレジスト層４７に露光・現像を行う。これにより、図１５Ｃ、図１５Ｄに示すように、フォトレジスト層４７に対して、Ｙ方向に延伸する溝部３０に対応した開口部を有するレジストパターン４８を形成する。続いて、レジストパターン４８を介して、ＢＡＲＣ層４６とＴＥＯＳ層４５とにエッチングを行った後、フォトレジスト層４７とＢＡＲＣ層４６とを除去することで、図１５Ｅ、図１５Ｆに示すように、Ｙ方向に沿って延伸する溝部３０に対応する箇所に開口部を有するハードマスク４９を形成する。
続いて、図１５Ｇ、図１５Ｈに示すように、ハードマスク４９にＢＡＲＣ層５０とフォトレジスト層５１とをこの順に積層する。その際、ＢＡＲＣ層５０にＶ字溝５２が形成される。続いて、Ｘ方向に沿って延伸する溝部３０に対応する箇所に開口部を有するマスクを介してフォトレジスト層５１に露光・現像を行う。これにより、図１５Ｉ、図１５Ｊに示すように、フォトレジスト層５１に対して、Ｘ方向に延伸する溝部３０に対応した開口部を有するレジストパターン５３を形成する。続いて、レジストパターン５３を介して、ＢＡＲＣ層５０とＴＥＯＳ層４５とにエッチングを行った後、フォトレジスト層５１とＢＡＲＣ層５０とを除去することで、図１５Ｋ、図１５Ｌに示すように、Ｙ方向に沿って延伸する溝部３０に対応する箇所に加え、Ｘ方向に沿って延伸する溝部３０に対応する箇所に開口部を有するハードマスク５４を形成した。すなわち、ハードマスク５４として、互いに直行するＸ方向及びＹ方向の両方向に延伸する溝部３０全てに対応する箇所に開口部を有するマスクを形成する。
続いて、形成したハードマスク５４を介して、基板２をエッチングし、図１５Ｍ、図１５Ｎに示すように、Ｘ方向及びＹ方向の両方向に延伸する溝部３０を基板２に形成する。これにより、角部４３ａ、４３ｂ、４３ｃ、４３ｄが丸まっていない交差部３２が形成される。
ちなみに、１つのレジストパターン５５のみでハードマスク５７を形成する方法では、図１６Ａ、図１６Ｂに示すように、交差部３２の角部４３ａ、４３ｂ、４３ｃ、４３ｄに対応する、レジストパターン５５の角部５６ａ、５６ｂ、５６ｃ、５６ｄが丸まってしまう。それゆえ、角部５６ａ、５６ｂ、５６ｃ、５６ｄが丸まってしまうことで、図１６Ｃ、図１６Ｄに示すように、ハードマスク５７の角部５８ａ、５８ｂ、５８ｃ、５８ｄも丸まってしまい、図１６Ｅ、図１６Ｆに示すように、交差部３２の角部４３ａ、４３ｂ、４３ｃ、４３ｄも丸まってしまう。
次に、変形例に係る固体撮像装置１の製造時に、交差部３２において、凸部４４を有する角部４３ａ、４３ｂ、４３ｃ、４３ｄを形成する手順について説明する。
図１５Ａに示すように、基板２の裏面Ｓ３側に、ＴＥＯＳ層４５とＢＡＲＣ層４６とフォトレジスト層４７とをこの順に積層した後、Ｙ方向に沿って延伸する溝部３０に対応する箇所に開口部を有するマスクを介してフォトレジスト層４７に露光・現像を行う。マスクとしては、交差部３２の中央位置に対応する箇所の幅を狭めた開口部を有するものを用いる。これにより、図１７Ａ、図１７Ｂに示すように、フォトレジスト層４７に対して、Ｙ方向に沿って延伸する溝部３０に対応する箇所に設けられ、且つ交差部３２の中央位置に対応する箇所の幅が狭められた開口部を有するレジストパターン４８を形成する。続いて、レジストパターン４８を介して、ＢＡＲＣ層４６とＴＥＯＳ層４５とにエッチングを行った後、フォトレジスト層４７とＢＡＲＣ層４６とを除去することで、図１７Ｃ、図１７Ｄに示すように、Ｙ方向に沿って延伸する溝部３０に対応する箇所に開口部が設けられ、その開口部における、交差部３２の中央位置に対応する箇所の幅が狭められたハードマスク４９を形成した。
続いて、図１５Ｄに示すように、ハードマスク４９にＢＡＲＣ層５０とフォトレジスト層５１とをこの順に積層する。その際、ＢＡＲＣ層５０にＶ字溝５２が形成される。続いて、Ｘ方向に沿って延伸する溝部３０に対応する箇所に開口部を有するマスクを介してフォトレジスト層５１に露光・現像を行う。マスクとしては、交差部３２の中央位置に対応する箇所の幅を狭めた開口部を有するものを用いる。これにより、図１７Ｅ、図１７Ｆに示すように、フォトレジスト層５１に対して、Ｘ方向に沿って延伸する溝部３０に対応する箇所に設けられ、且つ交差部３２の中央市に対応する箇所の幅が狭められた開口部を有するレジストパターン５３を形成する。続いて、レジストパターン５３を介してＢＡＲＣ層５０とＴＥＯＳ層４５とにエッチングを行った後、フォトレジスト層５１とＢＡＲＣ層５０とを除去することで、図１７Ｇ、図１７Ｈに示すように、Ｙ方向に沿って延伸する溝部３０に対応する箇所に加え、Ｘ方向に沿って延伸する溝部３０に対応する箇所に開口部を有するハードマスク５４を形成する。すなわち、ハードマスク５４として、互いに直行するＸ方向及びＹ方向の両方向に延伸する溝部３０全てに対応する箇所に開口部を有するマスクを形成する。
続いて、形成したハードマスク５４を介して、図１７Ｉ、図１７Ｊに示すように、基板２をエッチングし、Ｘ方向及びＹ方向の両方向に延伸する溝部３０を基板２に形成した。これにより、角部４３ａ、４３ｂ、４３ｃ、４３ｄに凸部４４を有する交差部３２が形成される。図１７Ｉ、図１７Ｊでは、頂点が突出した二等辺三角形状の凸部４４を一例として示している。
（２）第１の実施形態の変形例に係る固体撮像装置１として、溝部３０の開口端の全部ではなく、一部のみを第２の固定電荷膜１４によって、溝部３０の内部に空隙３５を残して閉塞した例を説明する。図１８は、変形例に係る第２の固定電荷膜１４の平面レイアウトを示す図である。図１８において、図３に対応する部分には同一符号を付し重複説明を省略する。
図１８に示すように、変形例に係る固体撮像装置１では、溝部３０が交差する複数の交差部３２の開口端のうちの、少なくとも一部の交差部３２の開口端は、第２の固定電荷膜１４による閉塞が行われていない。即ち、交差部３２以外の溝部３０の開口端（直線部３１の開口端）３８は、何れも第２の固定電荷膜１４によって、直線部３１の内部に空隙３５を残して閉塞されている。しかし、第２の固定電荷膜１４による交差部３２の開口端３９の閉塞は、一部の開口端でのみ行われているか又は何れの開口端でも行われていない。
なお、第２の固定電荷膜１４によって閉塞されていない開口端３９でも、図１９に示すように、第２の固定電荷膜１４の一部は溝部３０内に入り込み溝部３０の開口端側の側壁面４０も被覆している。そして、溝部３０の開口端３９側の側壁面４０を被覆している第２の固定電荷膜１４の膜厚も、溝部３０の開口端３９側のほうが奥側（底面側）よりも厚くなっている。これにより、第２の固定電荷膜１４が、開口端３９の幅方向中心の開口部から溝部３０の内壁面方向に張り出した形状となっており、溝部３０の開口端３９が、第２の固定電荷膜１４で狭められている。そして、第２の固定電荷膜１４で狭められている開口端３９は、絶縁膜１５によって溝部３０の内部に空隙３５を残して閉塞されている。
ここで、交差部３２の開口端３９の最大幅は、直線部３１の開口端の最大幅よりも広くなる。それゆえ、交差部３２の開口端３９全部を第２の固定電荷膜１４で閉塞させるためには、溝部３０の全ての溝幅を細くする必要がある。しかし、溝部３０の全ての溝幅を細くする場合、溝部３０形成の工程数が増大して、製造コストが増大する可能性がある。
これに対し、変形例に係る固体撮像装置１では、溝部３０同士が交差する複数の交差部３２の開口端３９のうちの、少なくとも一部の交差部３２の開口端３９は、第２の固定電荷膜１４による閉塞が行われていない。それゆえ、溝部３０の全ての溝幅を細くする必要がなく、溝部３０形成の工程数の増大を抑制でき、製造コストの増大を抑制できる。
〈２．第２の実施形態：固体撮像装置〉
［２−１ 要部の構成］
次に本開示の第２の実施形態に係る固体撮像装置について説明する。第２の実施形態の固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図２０、図２１Ａ及び図２１Ｂは、本実施形態の固体撮像装置１の要部の断面構成図である。図２０、図２１Ａ及び図２１Ｂにおいて、図２に対応する部分には同一符号を付し重複説明を省略する。
第２の実施形態の固体撮像装置１は、素子分離部２９の構成が、第１の実施形態の固体撮像装置１と異なっている。第２の実施形態では、図２０に示すように、少なくとも溝部３０の開口端側において、溝部３０の開口端４１が、溝部３０の内部よりも狭いオーバーハング形状となっている。深さ方向で切断した場合の溝部３０の断面形状は、例えば開口側及び奥側が狭く中央部側が広い楕円状であってもよく、開口側のみが狭く中央部及び奥側が広い一定幅である形状（三角と四角とを組み合わせたような形状）であってもよい。
そして、第１の固定電荷膜１３が、溝部３０の内部に空隙３５が残るように、溝部３０のオーバーハング形状の開口端４１を閉塞している。第１の固定電荷膜１３の厚さは、例えば溝部３０の内部の全てが第１の固定電荷膜１３で埋められず、溝部３０の開口端４１が閉塞されるように、開口端４１の溝幅の半分程度の厚さとする。例えば、開口端４１の溝幅が３０ｎｍ程度である場合、第１の固定電荷膜１３の厚さは１５ｎｍ程度とする。
また、第２の固定電荷膜１４は、溝部３０の開口端４１が第１の固定電荷膜１３で閉塞されているため、第１の固定電荷膜１３の裏面Ｓ４側（受光面側全体）のみを被覆する。また第１の固定電荷膜１３及び第２の固定電荷膜１４は、第１の実施形態で用いた第１の固定電荷膜１３及び第２の固定電荷膜１４の材料と同様の材料で形成することができる。
［２−２ 固体撮像装置の製造方法］
図２１Ａ及び図２１Ｂに、第２の実施形態の固体撮像装置１の製造工程を示す。支持基板２３を接着する工程までは、第１の実施形態と同様であるから、重複説明を省略する。支持基板２３を接着した後、図２１Ａに示すように、基板２の各画素９の境界において、基板２の裏面Ｓ３側から深さ方向（裏面Ｓ３から表面Ｓ２に向かう方向）に選択的にエッチングすることにより、所望の深さの溝部３０を形成する。溝部３０の形成方法としては、例えば、基板２の裏面Ｓ３に所望の開口を有するハードマスク（不図示）を設け、そのハードマスクを介してエッチングを行う方法を採用できる。溝部３０のエッチング行程では、溝部３０の開口端４１をオーバーハング形状とさせるボーイングが発生するようなエッチング条件とする。このように、エッチング条件を最適化することで、溝部３０の内部よりも狭い溝部３０の開口端４１を形成することができる。これにより、図２０に示した溝部３０は、第１の固定電荷膜１３のみで溝部３０の内部に空隙３５を残して閉塞される。空隙３５の内部空間は、図３と同様に、溝部３０に沿って延伸している格子状に形成される。
続いて、溝部３０の加工に用いたハードマスクを除去する。そして、図２１Ｂに示すように、ＡＬＤ法又はＣＶＤ法を用いて、溝部３０の側壁面及び底面、並びに基板２の裏面Ｓ３側全体（受光面側全体）が連続的に被覆されるとともに、溝部３０の開口端４１が閉塞されるように、第１の固定電荷膜１３を成膜させる。第１の固定電荷膜１３の成膜工程では、溝部３０の内部が第１の固定電荷膜１３で全て埋め込まれる前に、溝部３０の開口端４１側が閉塞されるような成膜条件とする。このように、成膜条件を最適化することで、空隙３５を有する素子分離部２９を形成することができる。これにより、図２０に示した溝部３０の開口端４１は、第１の固定電荷膜１３で溝部３０の内部に空隙３５を残して閉塞される。空隙３５の内部空間は、溝部３０に沿って延伸している格子状に形成される。
続いて、ＰＶＤ法又はＣＶＤ法を用いて、第１の固定電荷膜１３の裏面Ｓ４側全体（受光面側全体）が被覆されるように第２の固定電荷膜１４を成膜させる。その後、第１の実施形態と同様の工程により、図２０に示す第２の実施形態の固体撮像装置１が完成する。
以上説明したように、第２の実施形態の固体撮像装置１では、溝部３０の開口端４１は、溝部３０の内部よりも狭いオーバーハング形状とした。それゆえ、隣接する光電変換部２４間に設けられた溝部３０は、第１の固定電荷膜１３によって、溝部３０の内部により確実に空隙３５を残して閉塞できる。そのため、第１の実施形態と同様に、基板２の屈折率（例えば、シリコン (Si)である場合には３．９）と、空隙３５の屈折率（例えば、空気が充填されている場合には１．０）との差を増大でき、隣接する光電変換部２４間の溝部３０で十分な反射特性を得ることができ、光が溝部３０を透過し難く、光学混色を抑制できる。
［２−３ 変形例］
図２２は、第２の実施形態の変形例に係る固体撮像装置１の断面構成図である。図２２において、図２０に対応する部分には同一符号を付し、重複説明を省略する。変形例に係る固体撮像装置１は、第２の固定電荷膜１４を省略した点が第２の実施形態と異なっている。これにより、第２の固定電荷膜１４の形成工程を削減でき製造コストを低減できる。
また、第１及び第２の実施形態に係る固体撮像装置１では、裏面照射型のＣＭＯＳ型固体撮像装置を例に説明したが、裏面照射型のＣＣＤ型固体撮像装置に適用することもできる。この場合も、光電変換部２４間の素子分離部２９を、溝部３０に空隙３５を残して形成することで、第１及び第２の実施形態における効果と同様の効果を得ることができる。
また、第１及び第２の実施形態に係る固体撮像装置１では、負の電荷（電子）を信号電荷として用いる場合を例に説明したが、正の電荷（ホール）を信号電荷として用いる場合に適用することもできる。ホールを信号電荷として用いる場合には、第１の固定電荷膜１３及び第２の固定電荷膜１４として正の固定電荷を有する材料を用いればよく、また、基板２内のｐ型領域とｎ型領域を逆に構成すればよい。即ち、信号電荷と同じ電荷を固定電荷とした材料を第１の固定電荷膜１３及び第２の固定電荷膜１４として用いればよい。
また、本開示は、第１及び第２の実施形態に係る固体撮像装置１のように、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置に限られるものではない。例えば、赤外線やＸ線、粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、圧力や静電容量等、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対しても適用可能である。
また、本開示は、第１及び第２の実施形態に係る固体撮像装置１のように、画素領域３の各画素９を行単位で順に走査して各画素９から画素信号を読み出す固体撮像装置に限られるものではない。例えば、画素単位で任意の画素９を選択して、選択した画素９から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。
さらに、本開示は、第１及び第２の実施形態に係る固体撮像装置１のように、ｎ型半導体領域２７の上側のｐ型半導体領域２５の界面（受光面側界面）が平坦な固体撮像装置に限られるものではない。例えば、図２３に示すように、ｐ型半導体領域２５の界面（受光面側界面）が、入射光の反射を防止するように、逆ピラミッド形状の凹部が形成された、所謂モスアイ構造の反射防止部４２を有する固体撮像装置に対しても適用可能である。
また、例えば、図２５に示すように、図２３の逆ピラミッド形状の凹部に代えて、矩形状の凹部を設け、その凹部の内部に第１の固定電荷膜１３を充填してもよい。この場合、第２の固定電荷膜１４を省略し、溝部３０の開口端を絶縁膜１５で閉塞してもよい。
さらに、本開示は、第１及び第２の実施形態に係る固体撮像装置１のように、ｎ型半導体領域２７の上側のｐ型半導体領域２５の界面（受光面側界面）が平坦な固体撮像装置に限られるものではない。例えば、図２５に示すように、画素領域の一部（例えば、端辺）において、基板２を貫通する素子分離部２９を有し、その素子分離部２９内に基板２の表面Ｓ２側に露出する遮光膜１６を有する固体撮像装置に対しても適用可能である。
〈３．第３の実施形態：電子機器〉
次に、本開示の第３の実施形態に係る電子機器について説明する。図２６は、本開示の第３の実施形態に係る電子機器１００の概略構成図である。
第３の実施形態に係る電子機器１００は、固体撮像装置１０１と、光学レンズ１０２と、シャッタ装置１０３と、駆動回路１０４と、信号処理回路１０５とを備えている。第３の実施形態の電子機器１００は、固体撮像装置１０１として、本開示の第１の実施形態に係る固体撮像装置１を電子機器（例えば、カメラ）に用いた場合の実施形態を示す。
光学レンズ１０２は、被写体からの像光（入射光１０６）を固体撮像装置１０１の撮像面上に結像させる。これにより、固体撮像装置１０１内に一定期間にわたって信号電荷が蓄積される。シャッタ装置１０３は、固体撮像装置１０１への光照射期間及び遮光期間を制御する。駆動回路１０４は、固体撮像装置１０１の転送動作及びシャッタ装置１０３のシャッタ動作を制御する駆動信号を供給する。駆動回路１０４から供給される駆動信号（タイミング信号）により、固体撮像装置１０１の信号転送を行う。信号処理回路１０５は、固体撮像装置１０１から出力される信号（画素信号）に各種信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、或いはモニタに出力される。
このような構成により、第３の実施形態の電子機器１００では、固体撮像装置１０１において光学混色の抑制が図られるため、映像信号の画質の向上を図ることができる。
なお、固体撮像装置１を適用できる電子機器１００としては、カメラに限られるものではなく、他の電子機器にも適用することができる。例えば、携帯電話機等のモバイル機器向けカメラモジュール等の撮像装置に適用してもよい。
また、第３の実施形態では、固体撮像装置１０１として、第１の実施形態に係る固体撮像装置１を電子機器に用いる構成としたが、他の構成としてもよい。例えば、第２の実施形態に係る固体撮像装置１や、変形例に係る固体撮像装置１を電子機器に用いてもよい。
なお、本技術は、以下のような構成を取ることができる。
（１）
基板と、
前記基板に形成された複数の光電変換部と、
隣接する光電変換部の間に設けられた溝部と、
前記溝部の側壁面及び底面並びに前記基板の受光面側を被覆し、ハフニウム、アルミニウム、ジルコニウム、タンタル及びチタンの少なくとも１つを含む固定電荷膜とを備え、
前記溝部の開口端の少なくとも一部は、前記固定電荷膜によって、前記溝部の内部に空隙を残して閉塞されている
固体撮像装置。
（２）
前記固定電荷膜は、第１の固定電荷膜と、第２の固定電荷膜とを含み、
前記第１の固定電荷膜は、前記溝部の内部に側壁面及び底面が当該第１の固定電荷膜で囲まれた溝状の空間を形成するように、前記溝部の側壁面及び底面並びに前記基板の受光面側全体を連続的に被覆し、
前記第２の固定電荷膜は、前記溝部の内部に空隙を残して、前記溝部の開口端を閉塞するとともに、前記第１の固定電荷膜の受光面側全体を連続的に被覆している
前記（１）に記載の固体撮像装置。
（３）
前記第２の固定電荷膜の受光面側の面に、前記溝部に沿って延伸されている凹部を備える
前記（２）に記載の固体撮像装置。
（４）
前記第２の固定電荷膜の一部は、前記溝部の開口端側の側壁面も被覆しており、
前記溝部の開口端側の側壁面を被覆している、前記第２の固定電荷膜の膜厚は、前記溝部の開口端側のほうが奥側よりも厚くなっている
前記（２）又は（３）に記載の固体撮像装置。
（５）
前記溝部同士が交差する複数の交差部の開口端のうちの、少なくとも一部の交差部の開口端は、前記固定電荷膜による前記閉塞が行われていない
前記（１）に記載の固体撮像装置。
（６）
前記溝部の開口端が、当該溝部の内部よりも狭いオーバーハング形状である
前記（１）から（５）の何れかに記載の固体撮像装置。
（７）
前記固定電荷膜の受光面側全体を連続的に被覆し、酸化シリコン、窒化シリコン及び酸窒化シリコンの少なくとも１つを含む絶縁膜を備える
前記（１）から（６）の何れかに記載の固体撮像装置。
（８）
前記溝部同士が交差する交差部において、互いに交差する前記溝部の側壁面で形成されている４つの角部のうちの、当該溝部が延伸されている方向それぞれに対して斜め方向に位置する角部間の距離が前記溝部の幅の２．５倍以下である
前記（１）から（７）の何れかに記載の固体撮像装置。
（９）
前記角部間の距離が、前記溝部の幅の０倍より大きく２．５倍以下である
前記（８）に記載の固体撮像装置。
（１０）
前記溝部同士が交差する交差部において、互いに交差する前記溝部の側壁面で形成されている４つの角部のうちの、当該溝部が延伸されている方向それぞれに対して斜め方向に位置する角部間の距離が、２５０ｎｍ以下である
前記（１）から（９）の何れかに記載の固体撮像装置。
（１１）
前記角部間の距離が、０ｎｍより大きく２５０ｎｍ以下である
前記（１０）に記載の固体撮像装置。
（１２）
前記溝部同士が交差する交差部において、互いに交差する前記溝部の側壁面で形成されている４つの角部のうちの、当該溝部が延伸されている方向それぞれに対して斜め方向に位置する角部の少なくとも１つの角部が円弧状に丸まっており、
前記円弧の曲率半径が２０ｎｍ以下である
前記（１）から（１１）の何れかに記載の固体撮像装置。
（１３）
前記４つの角部の少なくとも１つの角部が円弧状に丸まっており、
前記円弧の曲率半径が、１ｎｍ以上２０ｎｍ以下である
前記（１２）に記載の固体撮像装置。
（１４）
前記溝部同士が交差する交差部において、互いに交差する前記溝部の側壁面で形成されている４つの角部のうちの、当該溝部が延伸されている方向それぞれに対して斜め方向に位置する角部の少なくとも１つが、前記交差部の内部側に突出した凸部を形成している
前記（１）から（１３）の何れかに記載の固体撮像装置。
（１５）
前記凸部の形状は、平面視で、楕円形状、真円形状及び多角形状の少なくとも何れかである
前記（１４）に記載の固体撮像装置。
（１６）
基板、前記基板に形成された複数の光電変換部、隣接する光電変換部の間に設けられた溝部、及び、前記溝部の側壁面及び底面並びに前記基板の受光面側を被覆し、ハフニウム、アルミニウム、ジルコニウム、タンタル及びチタンの少なくとも１つを含む固定電荷膜とを備える固体撮像装置と、
被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
前記固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備え、
前記溝部の開口端の少なくとも一部は、前記固定電荷膜によって、前記溝部の内部に空隙を残して閉塞されている
電子機器。
１…固体撮像装置、２…基板、３…画素領域、４…垂直駆動回路、５…カラム信号処理回路、６…水平駆動回路、７…出力回路、８…制御回路、９…画素、１０…画素駆動配線、１１…垂直信号線、１２…水平信号線、１３…第１の固定電荷膜、１４…第２の固定電荷膜、１５…絶縁膜、１６…遮光膜、１７…平坦化膜、１８…受光層、１９…カラーフィルタ層、２０…オンチップレンズ、２１…集光層、２２…配線層、２３…支持基板、２４…光電変換部、２５，２６…ｐ型半導体領域、２７…ｎ型半導体領域、２８…画素分離層、２９…素子分離部、３０…溝部、３１…直線部、３２…交差部、３３…ウェル層、３４…フローティングディフュージョン部、３５…空隙、３６…層間絶縁膜、３７…配線、３８、３９…開口端、４０…側壁、４１…開口端、４２…反射防止部、１００…電子機器、１０１…固体撮像装置、１０２…光学レンズ、１０３…シャッタ装置、１０４…駆動回路、１０５…信号処理回路、１０６…入射光、Ｓ１…裏面、Ｓ２…表面、Ｓ４…裏面、Ｓ５…裏面、Ｓ６…裏面、Ｓ７…裏面、Ｓ８…最表面

Claims (16)

  1. 基板と、
    前記基板に形成された複数の光電変換部と、
    隣接する前記光電変換部の間に設けられた溝部と、
    前記溝部の側壁面及び底面並びに前記基板の受光面側を被覆し、ハフニウム、アルミニウム、ジルコニウム、タンタル及びチタンの少なくとも１つを含む固定電荷膜とを備え、
    前記溝部の開口端の少なくとも一部は、前記固定電荷膜によって、前記溝部の内部に空隙を残して閉塞されている
    固体撮像装置。
  2. 前記固定電荷膜は、第１の固定電荷膜と、第２の固定電荷膜とを含み、
    前記第１の固定電荷膜は、前記溝部の内部に側壁面及び底面が当該第１の固定電荷膜で囲まれた溝状の空間を形成するように、前記溝部の側壁面及び底面並びに前記基板の受光面側全体を連続的に被覆し、
    前記第２の固定電荷膜は、前記溝部の内部に空隙を残して、前記溝部の開口端を閉塞するとともに、前記第１の固定電荷膜の受光面側全体を連続的に被覆している
    請求項１に記載の固体撮像装置。
  3. 前記第２の固定電荷膜の受光面側の面に、前記溝部に沿って延伸されている凹部を備える
    請求項２に記載の固体撮像装置。
  4. 前記第２の固定電荷膜は、前記溝部の開口端側の側壁面も被覆しており、
    前記溝部の開口端側の側壁面を被覆している、前記第２の固定電荷膜の膜厚は、前記溝部の開口端側のほうが奥側よりも厚くなっている
    請求項２に記載の固体撮像装置。
  5. 前記溝部同士が交差する複数の交差部の開口端のうちの、少なくとも一部の交差部の開口端は、前記固定電荷膜による前記閉塞が行われていない
    請求項１に記載の固体撮像装置。
  6. 前記溝部の開口端が、当該溝部の内部よりも狭いオーバーハング形状である
    請求項１に記載の固体撮像装置。
  7. 前記固定電荷膜の受光面側全体を連続的に被覆し、酸化シリコン、窒化シリコン及び酸窒化シリコンの少なくとも１つを含む絶縁膜を備える
    請求項１に記載の固体撮像装置。
  8. 前記溝部同士が交差する交差部において、互いに交差する前記溝部の側壁面で形成されている４つの角部のうちの、当該溝部が延伸されている方向それぞれに対して斜め方向に位置する角部間の距離が前記溝部の幅の２．５倍以下である
    請求項１に記載の固体撮像装置。
  9. 前記角部間の距離が、前記溝部の幅の０倍より大きく２．５倍以下である
    請求項８に記載の固体撮像装置。
  10. 前記溝部同士が交差する交差部において、互いに交差する前記溝部の側壁面で形成されている４つの角部のうちの、当該溝部が延伸されている方向それぞれに対して斜め方向に位置する角部間の距離が、２５０ｎｍ以下である
    請求項１に記載の固体撮像装置。
  11. 前記角部間の距離が、０ｎｍより大きく２５０ｎｍ以下である
    請求項１０に記載の固体撮像装置。
  12. 前記溝部同士が交差する交差部において、互いに交差する前記溝部の側壁面で形成されている４つの角部のうちの、当該溝部が延伸されている方向それぞれに対して斜め方向に位置する角部の少なくとも１つの角部が円弧状に丸まっており、
    前記円弧の曲率半径が２０ｎｍ以下である
    請求項１に記載の固体撮像装置。
  13. 前記４つの角部の少なくとも１つの角部が円弧状に丸まっており、
    前記円弧の曲率半径が、１ｎｍ以上２０ｎｍ以下である
    請求項１２に記載の固体撮像装置。
  14. 前記溝部同士が交差する交差部において、互いに交差する前記溝部の側壁面で形成されている４つの角部のうちの、当該溝部が延伸されている方向それぞれに対して斜め方向に位置する角部の少なくとも１つが、前記交差部の内部側に突出した凸部を形成している
    請求項１に記載の固体撮像装置。
  15. 前記凸部の形状は、平面視で、楕円形状、真円形状及び多角形状の少なくとも何れかである
    請求項１４に記載の固体撮像装置。
  16. 基板、前記基板に形成された複数の光電変換部、隣接する光電変換部の間に設けられた溝部、及び、前記溝部の側壁面及び底面並びに前記基板の受光面側を被覆し、ハフニウム、アルミニウム、ジルコニウム、タンタル及びチタンの少なくとも１つを含む固定電荷膜を備える固体撮像装置と、
    被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
    前記固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備え、
    前記溝部の開口端の少なくとも一部は、前記固定電荷膜によって、前記溝部の内部に空隙を残して閉塞されている
    電子機器。
JP2020550008A 2018-10-11 2019-08-20 固体撮像装置及び電子機器 Active JP7346434B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018192693 2018-10-11
JP2018192693 2018-10-11
JP2019073013 2019-04-05
JP2019073013 2019-04-05
PCT/JP2019/032394 WO2020075391A1 (ja) 2018-10-11 2019-08-20 固体撮像装置及び電子機器

Publications (2)

Publication Number Publication Date
JPWO2020075391A1 true JPWO2020075391A1 (ja) 2021-09-16
JP7346434B2 JP7346434B2 (ja) 2023-09-19

Family

ID=70163854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020550008A Active JP7346434B2 (ja) 2018-10-11 2019-08-20 固体撮像装置及び電子機器

Country Status (7)

Country Link
US (2) US12107112B2 (ja)
EP (1) EP3866200A4 (ja)
JP (1) JP7346434B2 (ja)
KR (2) KR20240104226A (ja)
CN (1) CN112714953A (ja)
DE (1) DE112019005089T5 (ja)
WO (1) WO2020075391A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863851B (zh) * 2020-09-04 2024-03-08 锐芯微电子股份有限公司 图形传感器及其形成方法
US20240072090A1 (en) 2022-08-26 2024-02-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked cmos image sensor
JP2024127465A (ja) * 2023-03-09 2024-09-20 ソニーセミコンダクタソリューションズ株式会社 光検出装置の製造方法及び光検出装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012117931A1 (ja) * 2011-03-02 2012-09-07 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2015162679A (ja) * 2014-02-27 2015-09-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 負の電荷物質を含むトレンチを有するイメージセンサー及びその製造方法
WO2016080205A1 (ja) * 2014-11-18 2016-05-26 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
US20170301709A1 (en) * 2015-11-09 2017-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation fabrication for bsi image sensor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4594077B2 (ja) * 2004-12-28 2010-12-08 キヤノン株式会社 電子放出素子及びそれを用いた電子源並びに画像表示装置および情報表示再生装置
JP5682174B2 (ja) 2010-08-09 2015-03-11 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
JP5760811B2 (ja) 2011-07-28 2015-08-12 ソニー株式会社 固体撮像素子および撮像システム
US9728573B2 (en) * 2015-01-20 2017-08-08 Taiwan Semiconductor Manufacturing Company Ltd. Backside illuminated image sensor and method of manufacturing the same
KR102471593B1 (ko) 2015-06-09 2022-11-29 에스케이하이닉스 주식회사 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
KR102563588B1 (ko) * 2016-08-16 2023-08-03 삼성전자주식회사 이미지 센서 및 이의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012117931A1 (ja) * 2011-03-02 2012-09-07 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2013175494A (ja) * 2011-03-02 2013-09-05 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
US20140054662A1 (en) * 2011-03-02 2014-02-27 Sony Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device
JP2015162679A (ja) * 2014-02-27 2015-09-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 負の電荷物質を含むトレンチを有するイメージセンサー及びその製造方法
WO2016080205A1 (ja) * 2014-11-18 2016-05-26 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
JP2016100347A (ja) * 2014-11-18 2016-05-30 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
US20180301490A1 (en) * 2014-11-18 2018-10-18 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic device
US20170301709A1 (en) * 2015-11-09 2017-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation fabrication for bsi image sensor

Also Published As

Publication number Publication date
US12107112B2 (en) 2024-10-01
KR20240104226A (ko) 2024-07-04
EP3866200A4 (en) 2022-01-19
EP3866200A1 (en) 2021-08-18
US20240347577A1 (en) 2024-10-17
KR102680779B1 (ko) 2024-07-03
TW202018929A (zh) 2020-05-16
KR20210075973A (ko) 2021-06-23
DE112019005089T5 (de) 2021-07-15
WO2020075391A1 (ja) 2020-04-16
JP7346434B2 (ja) 2023-09-19
CN112714953A (zh) 2021-04-27
US20210384250A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
KR102013071B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
US10504953B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device
KR102425588B1 (ko) 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
US20190206910A1 (en) Solid state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
US8450728B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
KR102126095B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기
JP5810551B2 (ja) 固体撮像装置、および、その製造方法、電子機器
US20240347577A1 (en) Solid-state imaging device and electronic apparatus
TWI856976B (zh) 固態攝像裝置及電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230906

R150 Certificate of patent or registration of utility model

Ref document number: 7346434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150