JP7346434B2 - 固体撮像装置及び電子機器 - Google Patents

固体撮像装置及び電子機器 Download PDF

Info

Publication number
JP7346434B2
JP7346434B2 JP2020550008A JP2020550008A JP7346434B2 JP 7346434 B2 JP7346434 B2 JP 7346434B2 JP 2020550008 A JP2020550008 A JP 2020550008A JP 2020550008 A JP2020550008 A JP 2020550008A JP 7346434 B2 JP7346434 B2 JP 7346434B2
Authority
JP
Japan
Prior art keywords
groove
solid
state imaging
imaging device
fixed charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020550008A
Other languages
English (en)
Other versions
JPWO2020075391A1 (ja
Inventor
到 押山
晋一郎 納土
康史 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2020075391A1 publication Critical patent/JPWO2020075391A1/ja
Application granted granted Critical
Publication of JP7346434B2 publication Critical patent/JP7346434B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本技術は、固体撮像装置及び電子機器に関する。
近年、基板上の配線層が形成される側とは反対側から光を受光する、裏面照射型の固体撮像装置が提案されている(例えば、特許文献1参照。)。特許文献1に記載の固体撮像装置では、光学混色を低減するために、基板の、隣接する光電変換部の間に溝部が設けられ、この溝部内に固定電荷膜が被覆されるとともに、絶縁膜が隙間なく埋め込まれている。
特開2017-191950号公報
このような固体撮像装置では光学混色の低減等のさらなる特性向上が求められている。
本開示は、光学混色の低減等の特性をさらに向上させた固体撮像装置及び電子機器を提供することを目的とする。
本開示の固体撮像装置は、(a)基板と、(b)基板に形成された複数の光電変換部と、(c)隣接する光電変換部の間に設けられた溝部と、(d)溝部の側壁面及び底面並びに基板の受光面側を被覆し、ハフニウム、アルミニウム、ジルコニウム、タンタル及びチタンの少なくとも1つを含む固定電荷膜とを備え、(e)溝部の開口端の少なくとも一部は、固定電荷膜によって、溝部の内部に空隙を残して閉塞されている。
本開示の電子機器は、(a)基板、基板に形成された複数の光電変換部、隣接する光電変換部の間に設けられた溝部、及び、溝部の側壁面及び底面並びに基板の受光面側を被覆し、ハフニウム、アルミニウム、ジルコニウム、タンタル及びチタンの少なくとも1つを含む固定電荷膜とを備える固体撮像装置と、(b)被写体からの像光を固体撮像装置の撮像面上に結像させる光学レンズと、(c)固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備え、(d)溝部の開口端の少なくとも一部は、固定電荷膜によって、溝部の内部に空隙を残して閉塞されている。
本開示の第1の実施形態に係る固体撮像装置の全体構成を示す図である。 図1のA-A線で破断した場合の、画素領域の断面構成を示す図である。 図2のB-B線で破断した場合の、溝部の平面構造を示す図である。 素子分離部の断面構成を拡大して示す要部拡大図である。 第1の実施形態に係る固体撮像装置の製造工程の流れを示す図である。 第1の実施形態に係る固体撮像装置の製造工程の流れを示す図である。 第1の実施形態に係る固体撮像装置の製造工程の流れを示す図である。 第1の実施形態に係る固体撮像装置の製造工程の流れを示す図である。 第1の実施形態に係る固体撮像装置の製造工程の流れを示す図である。 変形例に係る固体撮像装置の基板の平面レイアウトを示す図である。 従来技術に係る固体撮像装置の画素領域の断面構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の交差部の構成を示す図である。 変形例に係る固体撮像装置の画素構造を示す図である。 変形例に係る固体撮像装置の画素構造を示す図である。 変形例に係る固体撮像装置の画素構造を示す図である。 変形例に係る固体撮像装置の画素構造を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図15AのC-C線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図15CのD-D線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図15EのE-E線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図15GのF-F線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図15IのG-G線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図15KのH-H線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図15MのI-I線で破断した場合の、断面構成を示す図である。 従来技術に係る固体撮像装置の製造工程の流れを示す図である。 図16AのJ-J線で破断した場合の、断面構成を示す図である。 従来技術に係る固体撮像装置の製造工程の流れを示す図である。 図16CのK-K線で破断した場合の、断面構成を示す図である。 従来技術に係る固体撮像装置の製造工程の流れを示す図である。 図16EのL-L線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図17AのM-M線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図17CのN-N線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図17EのO-O線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図17GのP-P線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の製造工程の流れを示す図である。 図17IのQ-Q線で破断した場合の、断面構成を示す図である。 変形例に係る固体撮像装置の固定電荷膜の平面レイアウトを示す図である。 第1の実施形態に係る固体撮像装置の素子分離部の断面構成を示す図である。 本開示の第2の実施形態に係る固体撮像装置の画素領域の断面構成を示す図である。 第2の実施形態に係る固体撮像装置の製造工程の流れを示す図である。 第2の実施形態に係る固体撮像装置の製造工程の流れを示す図である。 変形例に係る固体撮像装置の画素領域の断面構成を示す断面図である。 変形例に係る固体撮像装置の画素領域の断面構成を示す断面図である。 変形例に係る固体撮像装置の画素領域の断面構成を示す断面図である。 変形例に係る固体撮像装置の画素領域の断面構成を示す断面図である。 本開示の第3の実施形態に係る電子機器の概略構成図である。
本発明者らは、特許文献1に記載の固体撮像装置において、以下の課題を発見した。
特許文献1に記載の裏面照射型の固体撮像装置では、基板の屈折率(例えば、シリコン(Si)である場合には3.9)と、絶縁膜の屈折率(例えば、酸化シリコン(SiO2)である場合には1.4)との差が小さいため、隣接する光電変換部間の溝部で十分な反射特性が得られず、光が溝部を透過して、光学混色を生じる可能性があった。なお、基板と絶縁膜との間の固定電荷膜は、膜厚が極めて薄い場合には、反射特性に与える影響が小さい。
以下に、本開示の実施形態に係る固体撮像装置及び電子機器の一例を、図1~図26を参照しながら説明する。本開示の実施形態は、以下の順序で説明する。なお、本開示は、以下の例に限定されるものではない。また、本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。
1.第1の実施形態:固体撮像装置
1-1 固体撮像装置の全体の構成
1-2 要部の構成
1-3 固体撮像装置の製造方法
1-4 変形例
2.第2の実施形態:固体撮像装置
2-1 要部の構成
2-2 固体撮像装置の製造方法
2-3 変形例
3.第3の実施形態:電子機器
〈1.第1の実施形態〉
[1-1 固体撮像装置の全体の構成]
図1は、本開示の第1の実施形態に係る固体撮像装置の全体を示す概略構成図である。図1の固体撮像装置1は、裏面照射型のCMOS(Complementary Metal Oxide Semiconductor)イメージセンサである。図26に示すように、固体撮像装置1(101)は、光学レンズ102を介して、被写体からの像光(入射光106)を取り込み、撮像面上に結像された入射光106の光量を画素単位で電気信号に変換して画素信号として出力する。
図1に示すように、第1の実施形態の固体撮像装置1は、基板2と、画素領域3と、垂直駆動回路4と、カラム信号処理回路5と、水平駆動回路6と、出力回路7と、制御回路8とを備えている。
画素領域3は、基板2上に、2次元アレイ状に規則的に配列された複数の画素9を有している。画素9は、図2に示した光電変換部24と、複数の画素トランジスタ(不図示)とを有している。複数の画素トランジスタとしては、例えば、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタの4つのトランジスタを採用できる。また、例えば、選択トランジスタを除いた3つのトランジスタを採用してもよい。
垂直駆動回路4は、例えば、シフトレジスタによって構成され、所望の画素駆動配線10を選択し、選択した画素駆動配線10に画素9を駆動するためのパルスを供給し、各画素9を行単位で駆動する。即ち、垂直駆動回路4は、画素領域3の各画素9を行単位で順次垂直方向に選択走査し、各画素9の光電変換部24において受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線11を通してカラム信号処理回路5に供給する。
カラム信号処理回路5は、例えば、画素9の列毎に配置されており、1行分の画素9から出力される信号に対して画素列毎にノイズ除去等の信号処理を行う。例えばカラム信号処理回路5は画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling:相関2重サンプリング)及びAD(Analog Digital)変換等の信号処理を行う。
水平駆動回路6は、例えば、シフトレジスタによって構成され、水平走査パルスをカラム信号処理回路5に順次出して、カラム信号処理回路5の各々を順番に選択し、カラム信号処理回路5の各々から、信号処理が行われた画素信号を水平信号線12に出力させる。
出力回路7は、カラム信号処理回路5の各々から水平信号線12を通して、順次に供給される画素信号に対し信号処理を行って出力する。信号処理としては、例えば、バファリング、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を用いることができる。
制御回路8は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路4、カラム信号処理回路5、及び水平駆動回路6等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路8は、生成したクロック信号や制御信号を、垂直駆動回路4、カラム信号処理回路5、及び水平駆動回路6等に出力する。
[1-2 要部の構成]
次に、図1の固体撮像装置1の詳細構造について説明する。図2は、第1の実施形態の固体撮像装置1の画素領域3等の断面構成を示す図である。図2では、固体撮像装置1として、裏面照射型のCMOSイメージセンサ(CMOS型固体撮像装置)を用いている。
図2に示すように、第1の実施形態の固体撮像装置1は、基板2、第1の固定電荷膜13、第2の固定電荷膜14、絶縁膜15、遮光膜16及び平坦化膜17がこの順に積層されてなる受光層18を備えている。また、受光層18の平坦化膜17側の面(以下、「裏面S1側」とも呼ぶ)には、カラーフィルタ層19及びオンチップレンズ20がこの順に積層されてなる集光層21が形成されている。さらに、受光層18の基板2側の面(以下「表面S2側」とも呼ぶ)には、配線層22及び支持基板23がこの順に積層されている。なお、受光層18の裏面S1と平坦化膜17の裏面とは同一の面であるため、以下の記載では、平坦化膜17の裏面も「裏面S1」と表す。また、受光層18の表面S2と基板2の表面とは同一の面であるため、以下の記載では基板2の表面も「表面S2」と表す。
基板2は、例えば、シリコン(Si)からなる半導体基板によって構成され、図1に示すように、画素領域3を形成している。画素領域3には、図2に示すように、基板2に形成された(埋設された)複数の光電変換部24を含んで構成される複数の画素9が、二次元アレイ状に配置されている。光電変換部24は、基板2の表面S2側及び裏面S3側のそれぞれに形成されたp型半導体領域25、26と、p型半導体領域25、26間に形成されたn型半導体領域27とによって構成されている。光電変換部24では、p型半導体領域25、26とn型半導体領域27との間のpn接合によって、フォトダイオードが構成されている。光電変換部24では、入射された光の光量に応じた信号電荷が生成され、生成された信号電荷がn型半導体領域27に蓄積される。また、基板2の界面で発生する暗電流の原因となる電子は、基板2の表面S2及び裏面S3に形成されたp型半導体領域25、26の多数キャリアである正孔に吸収されることで、暗電流が抑制される。
また、各光電変換部24は、p形半導体領域で構成された画素分離層28と、画素分離層28内に形成された素子分離部29とによって電気的に分離されている。画素分離層28及び素子分離部29は、図3に示すように、各光電変換部24を取り囲むように、格子状に形成されている。素子分離部29は、図2に示すように、基板2の裏面S3側から深さ方向に形成された溝部30を有している。即ち、基板2(画素分離層28)の裏面S3側の、隣接する光電変換部24の間には、溝部30が彫り込まれて形成されている。溝部30は、画素分離層28及び素子分離部29と同様に、図3に示すように、各光電変換部24を取り囲むように、直線部31及び交差部32からなる格子状に形成されている。直線部31は、隣り合う2つの光電変換部24間を区切る領域であって、溝部30同士が交差していない部分である。また、交差部32は、溝部30同士が交差する部分である。
また、溝部30の深さは、例えば、画素トランジスタが形成されるp-ウェル層33に達する深さ以上、フローティングディフュージョン部34やソース・ドレイン領域に達する深さ未満とするのが好ましい。例えば、フローティングディフュージョン部34やソース・ドレイン領域の深さが1μm未満の場合、0.25~5.0μm程度の深さとする。
ここで、交差部32の開口端の最大幅は、通常、直線部31の開口端の最大幅よりも広くなる。また後述するように、溝部30の開口端は、PVD法又はCVD法によって溝部30の内部に空隙35が残るように第2の固定電荷膜14で閉塞する。それゆえ、溝部30(直線部31、交差部32)の開口端の幅は、PVD法又はCVD法による第2の固定電荷膜14によって、交差部32の開口端全部を閉塞可能な幅とするのが好ましい。例えばPVD法又はCVD法を用いて、第2の固定電荷膜14によって閉塞可能な交差部32の最大幅が30nm程度の場合、直線部31の開口端の幅は20nm程度とする。
第1の固定電荷膜13は、溝部30の側壁面及び底面、並びに基板2の裏面S3側全体(受光面側全体)を連続的に被覆している。第1の固定電荷膜13の膜厚は、溝部30内に空間を形成するために、溝部30内を全て埋め込まない均一な膜厚とする。例えば、15nm程度とする。これにより、溝部30の内部には、側壁面及び底面が第1の固定電荷膜13で囲まれた溝状の空間(空隙35)が形成されている。第1の固定電荷膜13の材料としては、例えば、基板2上に堆積することで、固定電荷を発生させてピニングを強化させることが可能な、負の電荷を有する高屈折率材料膜又は高誘電体膜を用いることができる。具体的には、ハフニウム(Hf)、アルミニウム(Al)、ジルコニウム(Zr)、タンタル(Ta)及びチタン(Ti)の少なくとも1つの元素を含む酸化物又は窒化物等を採用できる。例えば、溝部30の形成時のエッチングによって受ける基板2のダメージに応じた材料を用いるのが好ましい。特に、基板2上に堆積することで、ブリスターの発生を抑制でき、基板2の平面部から剥がれ難い、酸化ハフニウム(HfO2)がより好ましい。
また、第1の固定電荷膜13の材料としては、上記の材料に加え、例えば、ランタン(La)、プラセオジム(Pr)、セリウム(Ce)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)及びイットリウム(Y)の少なくとも1つの元素を含む酸化物又は窒化物等も採用できる。
また、第1の固定電荷膜13の成膜方法としては、例えば、原子層蒸着法(以下、「ALD(Atomic Layer Deposition)法」とも呼ぶ)、化学気相成長法(以下、「CVD(Chemical Vapor Deposition)法」とも呼ぶ)を用いることができる。特に、高アスペクト比の溝部30に均一な成膜を行うことを考慮すると、ALD法を採用するのがより好ましい。
このように、第1の実施形態では、溝部30の側壁面及び底面、並びに基板2の裏面S3側全体に負の電荷を有する第1の固定電荷膜13が形成されているため、第1の固定電荷膜13に接する面に反転層が形成される。これにより、シリコン界面が反転層によりピニングされるため、暗電流が抑制される。また、基板2への溝部30の形成時に、溝部30の側壁面及び底面に物理的ダメージが発生し、溝部30の周辺部でピニング外れが発生する可能性がある。この問題点に対し、第1の実施形態では、溝部30の側壁面及び底面に固定電荷を持つ第1の固定電荷膜13を形成することで、ピニング外れが防止される。
また、第1の実施形態では、溝部30内に側壁面及び底面が第1の固定電荷膜13で囲まれた溝状の空隙35が形成されるため、隣接する光電変換部24が電気的により確実に分離される。
第2の固定電荷膜14は、溝部30の開口端を閉塞するとともに、第1の固定電荷膜13の裏面S4側全体(受光面側全体)を連続的に被覆している。第2の固定電荷膜14の膜厚は、溝部30の開口端をより確実に塞ぐために、例えば、45nm程度とする。これにより、溝部30の内部は、空隙35(いわゆる、ボイド)を残して閉塞されている。即ち、素子分離部29は、空隙35(ボイド)を有する中空構造とされている。空隙35の内部は、空気が充填された状態であってもよく、或いは真空の状態であってもよい。
より具体的には、図4に示すように、第2の固定電荷膜14の一部は、溝部30内に入り込み溝部30の開口端側の側壁面も被覆している。溝部30の開口端側の側壁面を被覆している第2の固定電荷膜14の膜厚は、溝部30の開口端側のほうが奥側(底面側)よりも厚くなっている。これにより、第2の固定電荷膜14が、開口端の幅方向中心から溝部30の内壁面方向に張り出した形状となっており、溝部30の開口端が、第2の固定電荷膜14で閉じられている。また、第2の固定電荷膜14の裏面S5側(受光面側)の面には、溝部30に沿って延伸されて、格子状に形成された凹部14aが設けられている。
第2の固定電荷膜14の材料としては、例えば、基板2上に堆積することで、固定電荷を発生させてピニングを強化させることが可能な負の電荷を有する高屈折率材料膜又は高誘電体膜を用いることができる。具体的には、ハフニウム(Hf)、アルミニウム(Al)、ジルコニウム(Zr)、タンタル(Ta)及びチタン(Ti)の少なくとも1つの元素を含む酸化物又は窒化物等を採用できる。例えば、基板2のダメージに応じた材料が用いられる。特に、溝部30のピニングを強化させる酸化アルミニウム(Al2O3)がより好ましい。
また、第2の固定電荷膜14の成膜方法としては、例えば、物理気相成長法(以下「PVD(Physical Vapor Deposition)法」とも呼ぶ)、CVD法を用いることができる。特に、溝部30内にハフニウム酸化物等を入り込み難くし、溝部30の開口端を塞ぐことを考慮すると、側壁面や底面のカバレッジが悪い、PVD法を採用するのがより好ましい。
絶縁膜15は、第2の固定電荷膜14の裏面S5側全体(受光面側全体)を連続的に被覆している。絶縁膜15の材料としては、例えば、第2の固定電荷膜14とは異なる屈折率を有する酸化膜等を採用できる。具体的には、酸化シリコン(SiO2)、窒化シリコン(Si3N4)及び酸窒化シリコン(SiON)の少なくとも1つを採用できる。絶縁膜15の材料としては、例えば、正の固定電荷を持たない材料、正の固定電荷が少ない材料が好ましい。
遮光膜16は、絶縁膜15の裏面S6側の一部(受光面側の一部)に、複数の光電変換部24のそれぞれの受光面を開口するように、格子状に形成されている。即ち、遮光膜16は、受光層18を裏面S1側から見た場合に、格子状に形成された溝部30と重なる位置に形成されている。遮光膜16の材料としては、例えば、光を遮光可能な材料を採用できる。具体的には、アルミニウム(Al)、タングステン(W)、銅(Cu)等を採用できる。
平坦化膜17は、遮光膜16を含む絶縁膜15の裏面S6側全体(受光面側全体)を連続的に被覆している。これにより、受光層18の裏面S1は、凹凸がない平坦面とされている。平坦化膜17の材料としては、例えば、樹脂等の有機材料を用いることができる。
カラーフィルタ層19は、平坦化膜17の裏面S1側(受光面側)に、R、G、B等の各画素9に受光させたい光の波長に対応して形成されている。カラーフィルタ層19は、特定の波長の光を透過させ、透過させた光を基板2内の光電変換部24に入射させる。
オンチップレンズ20は、カラーフィルタ層19の裏面S7側(受光面側)に、各画素9に対応して形成されている。オンチップレンズ20は、照射光を集光し、集光した光を、カラーフィルタ層19を介して基板2内の光電変換部24に効率よく入射させる。
配線層22は、基板2の表面S2側に形成されており、層間絶縁膜36を介して複数層(図2では3層)に積層された配線37を含んで構成されている。配線層22に形成された複数層の配線37を介して、各画素9を構成する画素トランジスタが駆動される。
支持基板23は、配線層22の基板2に面する側とは反対側の面に形成されている。支持基板23は、固体撮像装置1の製造段階において、基板2の強度を確保するための基板である。支持基板23の材料としては、例えば、シリコン(Si)を採用できる。
以上の構成を有する固体撮像装置1では、基板2の裏面側(受光層18の裏面S1側)から光が照射され、照射された光がオンチップレンズ20及びカラーフィルタ層19を透過し、透過した光が光電変換部24で光電変換されることで、信号電荷が生成される。そして、生成された信号電荷が、基板2の表面S2側に形成された画素トランジスタを介して、配線37で形成された図1に示した垂直信号線11で画素信号として出力される。
[1-3 固体撮像装置の製造方法]
次に、第1の実施形態の固体撮像装置1の製造方法について説明する。図5A、図5B図5C、図5D及び図5Eは、第1の実施形態の固体撮像装置1の製造工程を示す断面図である。
まず、図5Aに示すように、基板2に、光電変換部24、画素トランジスタ及び画素分離層28を形成した後、基板2の表面S2に層間絶縁膜36と配線37とを交互に形成して配線層22を形成する。基板2に形成される光電変換部24等の不純物領域は、基板2に対し、所望の不純物を基板2の表面S2側からイオン注入することで形成する。
続いて、配線層22の最表面S8にシリコンからなる支持基板23(図5B参照)を接着した後、基板2、配線層22及び支持基板23の積層体を反転させる。ここまでの製造工程は、通常の裏面照射型の固体撮像装置と同様である。続いて、基板2を反転させた後、図5Bに示すように、基板2を裏面S3側から研磨して所望の厚さまで薄肉化する。
続いて、図5Cに示すように、基板2の各画素9の境界、つまり、画素分離層28が形成された部分において、基板2の裏面S3側から深さ方向(裏面S3から表面S2に向かう方向)に選択的にエッチングすることにより、所望の深さの溝部30を形成する。溝部30の形成方法としては、例えば、基板2の裏面S3に所望の開口を有するハードマスク(不図示)を設け、設けたハードマスクを介してエッチングを行う方法を採用できる。
なお、溝部30を形成する工程は、他の基板貫通工程と共通化することが可能である。このように、他の基板貫通工程と共通化した場合、工程数の削減を図ることができる。
続いて、溝部30の加工に用いたハードマスクを除去し、ALD法又はCVD法を用いて、図5Dに示すように、溝部30の側壁面及び底面、並びに基板2の裏面S3側全体(受光面側全体)が連続的に被覆されるように第1の固定電荷膜13を成膜させる。その後、PVD法又はCVD法を用いて、溝部30の開口端が閉塞されるとともに、第1の固定電荷膜13の裏面S4側全体(受光面側全体)が被覆されるように第2の固定電荷膜14を成膜させる。第2の固定電荷膜14の成膜工程では、溝部30の内部が第2の固定電荷膜14で全て埋め込まれる前に、溝部30の開口端側が閉塞されるような成膜条件とする。このように、成膜条件を最適化することで、空隙35を有する素子分離部29を形成することができる。これにより、図3に示した溝部30の直線部31及び交差部32は、第2の固定電荷膜14で溝部30の内部に空隙35を残して閉塞される。空隙35の内部空間は、溝部30の直線部31及び交差部32に沿って延伸する格子状に形成される。
続いて、PVD法又はCVD法を用いて、第2の固定電荷膜14の裏面S5側全体(受光面側全体)を被覆するように絶縁膜15を成膜させる。続いて、絶縁膜15の裏面S6側全体に遮光材料層を成膜した後、遮光材料層を所望の形状にパターニングする。これにより、図5Eに示すように、光電変換部24を開口し、隣接する画素9間を遮光する遮光膜16を形成する。その後、基板2の表面S2側に、カラーフィルタ層19及びオンチップレンズ20を形成することにより、図2に示すように、固体撮像装置1が完成する。
以上説明したように、第1の実施形態の固体撮像装置1では、隣接する光電変換部24間に設けられた溝部30は、第2の固定電荷膜14によって、溝部30の内部に空隙35を残して閉塞されている。それゆえ、基板2の屈折率(例えば、シリコン (Si)である場合には3.9)と、空隙35の屈折率(例えば、空気が充填されている場合には1.0)との差が大きいため、隣接する光電変換部24間の溝部30で十分な反射特性を得ることができ、光が溝部30を透過し難く、光学混色を抑制できる。なお、基板2と空隙35との間の第1の固定電荷膜13は、膜厚が極めて薄いため反射特性に与える影響は小さい。
また、各画素9の光電変換部24が、溝部30内に空隙35が形成された素子分離部29によって分離されている。それゆえ、光電変換部24に蓄積された信号電荷の隣接する光電変換部24側への漏れを抑制できる。そのため、光電変換部24で飽和電荷量以上の信号電荷が生成された場合に、効率的にフローティングディフュージョン部34側へ掃き出させることが可能となる。これにより、ブルーミングの発生を抑制することができる。
また、第1の実施形態の固体撮像装置1では、溝部30に負の電荷を有する第1の固定電荷膜13が形成されている。それゆえ、第1の固定電荷膜13の負バイアス効果により、界面準位の発生を抑制でき、界面準位に起因する暗電流の発生を抑制できる。さらに第1の固定電荷膜13に接する面には反転層(p型)が形成され、プラスの電荷が誘起される。そのため、p型半導体領域で構成されるp-ウェル層33や画素分離層28を薄いp型不純物濃度で形成しても、画素9の分離機能や暗電流抑制の効果を十分に発揮できる。
[1-4 変形例]
(1)第1の実施形態の変形例に係る固体撮像装置1として、交差部32において、互いに交差する溝部30の側壁面で形成されている角部43a、43b、43c、44dの配置・形状等を調整した例を説明する。図6は変形例に係る基板2の平面レイアウトを示す図である。図6において、図2に対応する部分には同一符号を付し重複説明を省略する。
図6に示すように、変形例に係る固体撮像装置1では、交差部32の4つの角部43a、43b、43c、44dのうちの、溝部30が延伸されている方向それぞれに対して斜め方向に位置する角部43aと角部43cとの間の距離d1、並びに角部43bと角部44dとの間の距離d2を、溝部30の幅d0の所定値倍以下とする。所定値倍としては、例えば、2.5倍が好ましく、1.4倍がより好ましく、1.0倍が最も好ましい。このような上限値を設定した場合、距離d1、d2の下限値としては、0倍より大きいことが好ましい。
また、距離d1、d2を幅d0の所定値倍にすることに加え、又は距離d1、d2を幅d0の所定値倍にすることに代えて、距離d1、d2を所定距離以下としてもよい。所定距離としては、例えば、250nmが好ましく、150nmがより好ましく、50nmが最も好ましい。このような上限値を設定した場合、距離d1、d2の下限値としては、0nmより大きいことが好ましい。
距離d1、d2が幅d0の2.5倍より大きい場合、或いは、距離d1、d2が250nmよりも大きい場合、図2に示すように、交差部32の開口端を第2の固定電荷膜14で閉塞させるためには、第2の固定電荷膜14を成膜させる際にPVD法やCVD法を長時間行わなければならず、図7に示すように、第2の固定電荷膜14の膜厚が増大して、第2の固定電荷膜14が高背化する可能性がある。そして、第2の固定電荷膜14が高背化することで、遮光膜16と溝部30との間の距離が増大し、光が第1の固定電荷膜13と第2の固定電荷膜14とを透過して、光学混色(上層混色)を生じる可能性がある。また、画素9の開口面積と光電変換部24の体積とが低減し、感度が低下する可能性がある。
これに対し、変形例に係る固体撮像装置1では、距離d1、d2を幅d0の2.5倍以下とすること、及び距離d1、d2を250nm以下とすることの少なくとも何れかを行うようにした。それゆえ、第2の固定電荷膜14を低背化でき、光学混色を抑制できる。また、画素9の開口面積と光電変換部24の体積とを増大でき、感度を向上できる。
一方、距離d1、d2が0nmである場合、角部43a、43b、43c、44dが互いに接触する。これに対し、変形例に係る固体撮像装置1では、距離d1、d2を0nmより大きくした。それゆえ、角部43a、43b、43c、44dが互いに接触せずに済む。
また、変形例に係る固体撮像装置1では、光の入射側から見た場合に、交差部32の4つの角部43a、43b、43c、44dの少なくとも1つの角部を円弧状に丸まらせ、その円弧の曲率半径Rを、所定値以下としてもよい。所定値としては、例えば、20nmが好ましく、10nm以下がより好ましく、5nm以下が最も好ましい。曲率半径Rの計測方法としては、例えば、最小二乗法を用いて、角部43a、43b、43c、44dの形状の計測値に様々な半径を有する円弧の近似曲線をフィッティングさせる方法を用いることができる。このような上限値を設定した場合、曲率半径Rの下限値としては、例えば、1nm以上が好ましく、2nm以上がより好ましく、3nm以上が最も好ましい。
曲率半径Rが20nmより大きい場合、距離d1、d2を幅d0の2.5倍以下とすることや、距離d1、d2を250nm以下とすることが困難となる可能性がある。また、画素9の開口面積と光電変換部24の体積とが低減し、感度が低下する可能性がある。これに対し、変形例に係る固体撮像装置1では、角部43a、43b、43c、44dの曲率半径Rを20nm以下とした。それゆえ、距離d1、d2を幅d0の2.5倍以下とすることや、距離d1、d2を250nm以下とすることの難易度を低下できる。また、画素9の開口面積と光電変換部24の体積とを増大でき、固体撮像装置1の感度を向上できる。
一方、曲率半径Rが1nmより小さい場合、角部43a、43b、43c、44dの形成が困難となり、また、交差部32形成の工程数が増大するため、製造コストが増大する可能性がある。これに対し、変形例に係る固体撮像装置1では、曲率半径Rを1nm以上とした。それゆえ、角部43a、43b、43c、44dの形成の難易度を低下でき、また、交差部32形成の工程数を低減できるため、製造コストの増大を抑制ができる。
また、変形例に係る固体撮像装置1では、図8A、図8B、図8C、図8D、図8E、図9A、図9B、図9C、図9D、図9E、図10A、図10B、図10C、図10D、図10E、図11A、図11B、図11C、図11D、図11E、図12、図13に示すように、交差部32の4つの角部43a、43b、43c、44dのうちの少なくとも1つに、交差部32の内部側に突出した凸部44を形成するようにしてもよい。凸部44の形状としては、例えば、平面視で、楕円形状、真円形状及び多角形状の少なくとも何れかを採用できる。図8A~図8Eでは、凸部44を頂点が突出した二等辺三角形状とした一例を示している。また、図9A~図9Eでは、凸部44を長軸の一端が突出した楕円形状とした一例を示している。さらに、図10A~図10Eは、凸部44を真円形状とした一例を示している。また、図11A~図11Eは、凸部44を角部の一つが突出した四角形状とした一例を示している。さらに、図8A、図9A、図10A、図11Aは、4つの角部43a、43b、43c、44d全てに凸部44が設けられた一例を示している。
また、図8B、図9B、図10B、図11Bは、3つの角部43a、43c、44dにのみ凸部44が設けられた一例を示している。さらに、図8C、図8D、図9C、図9D、図10C、図10D、図11C、図11Dは、4つの角部43a、43b、43c、44dのうちの2つの角部43aと43c、又は43aと43dにのみ凸部44が設けられた一例を示している。また、図8E、図9E、図10E、図11Eは、1つの角部43aにのみ凸部44が設けられた一例を示している。さらに、図12、図13は、4つの角部43a、43b、43c、43dの凸部44配置が非対称である一例を示している。
ここで、交差部32の角部43a、43b、43c、44dに凸部44を設けない場合、距離d1、d2を幅d0の1.4倍以下とすることができない。これに対し、変形例に係る固体撮像装置1では、角部43a、43b、43c、44dに凸部44を形成したため、距離d1、d2を短縮でき、距離d1、d2を幅d0の1.4倍以下とすることができる。
なお、変形例に係る固体撮像装置1は、例えば、図14A、図14B、図14C、図14Dに示すように、正方形画素構造、2重画素構造、4重画素構造、長方形画素構造の画素9に用いることができる。4重画素構造の画素9に用いる場合には、4重画素構造の中心の交差部32にも用いることができる。
次に、変形例に係る固体撮像装置1の製造時に、交差部32において、凸部44を有さない角部43a、43b、43c、43dを形成する手順について説明する。
図5Bに示すように、基板2、配線層22及び支持基板23の積層体を形成した後、図15A、図15Bに示すように、基板2の裏面S3側に、TEOS層45とBARC層46とフォトレジスト層47とをこの順に積層する。続いて、互いに直行する溝部30の延伸方向(以下、「X方向」、「Y方向」とも呼ぶ)のうちの、Y方向に沿って延伸する溝部30に対応する箇所に開口部を有するマスクを介してフォトレジスト層47に露光・現像を行う。これにより、図15C、図15Dに示すように、フォトレジスト層47に対して、Y方向に延伸する溝部30に対応した開口部を有するレジストパターン48を形成する。続いて、レジストパターン48を介して、BARC層46とTEOS層45とにエッチングを行った後、フォトレジスト層47とBARC層46とを除去することで、図15E、図15Fに示すように、Y方向に沿って延伸する溝部30に対応する箇所に開口部を有するハードマスク49を形成する。
続いて、図15G、図15Hに示すように、ハードマスク49にBARC層50とフォトレジスト層51とをこの順に積層する。その際、BARC層50にV字溝52が形成される。続いて、X方向に沿って延伸する溝部30に対応する箇所に開口部を有するマスクを介してフォトレジスト層51に露光・現像を行う。これにより、図15I、図15Jに示すように、フォトレジスト層51に対して、X方向に延伸する溝部30に対応した開口部を有するレジストパターン53を形成する。続いて、レジストパターン53を介して、BARC層50とTEOS層45とにエッチングを行った後、フォトレジスト層51とBARC層50とを除去することで、図15K、図15Lに示すように、Y方向に沿って延伸する溝部30に対応する箇所に加え、X方向に沿って延伸する溝部30に対応する箇所に開口部を有するハードマスク54を形成した。すなわち、ハードマスク54として、互いに直行するX方向及びY方向の両方向に延伸する溝部30全てに対応する箇所に開口部を有するマスクを形成する。
続いて、形成したハードマスク54を介して、基板2をエッチングし、図15M、図15Nに示すように、X方向及びY方向の両方向に延伸する溝部30を基板2に形成する。これにより、角部43a、43b、43c、43dが丸まっていない交差部32が形成される。
ちなみに、1つのレジストパターン55のみでハードマスク57を形成する方法では、図16A、図16Bに示すように、交差部32の角部43a、43b、43c、43dに対応する、レジストパターン55の角部56a、56b、56c、56dが丸まってしまう。それゆえ、角部56a、56b、56c、56dが丸まってしまうことで、図16C、図16Dに示すように、ハードマスク57の角部58a、58b、58c、58dも丸まってしまい、図16E、図16Fに示すように、交差部32の角部43a、43b、43c、43dも丸まってしまう。
次に、変形例に係る固体撮像装置1の製造時に、交差部32において、凸部44を有する角部43a、43b、43c、43dを形成する手順について説明する。
図15Aに示すように、基板2の裏面S3側に、TEOS層45とBARC層46とフォトレジスト層47とをこの順に積層した後、Y方向に沿って延伸する溝部30に対応する箇所に開口部を有するマスクを介してフォトレジスト層47に露光・現像を行う。マスクとしては、交差部32の中央位置に対応する箇所の幅を狭めた開口部を有するものを用いる。これにより、図17A、図17Bに示すように、フォトレジスト層47に対して、Y方向に沿って延伸する溝部30に対応する箇所に設けられ、且つ交差部32の中央位置に対応する箇所の幅が狭められた開口部を有するレジストパターン48を形成する。続いて、レジストパターン48を介して、BARC層46とTEOS層45とにエッチングを行った後、フォトレジスト層47とBARC層46とを除去することで、図17C、図17Dに示すように、Y方向に沿って延伸する溝部30に対応する箇所に開口部が設けられ、その開口部における、交差部32の中央位置に対応する箇所の幅が狭められたハードマスク49を形成した。
続いて、図15Dに示すように、ハードマスク49にBARC層50とフォトレジスト層51とをこの順に積層する。その際、BARC層50にV字溝52が形成される。続いて、X方向に沿って延伸する溝部30に対応する箇所に開口部を有するマスクを介してフォトレジスト層51に露光・現像を行う。マスクとしては、交差部32の中央位置に対応する箇所の幅を狭めた開口部を有するものを用いる。これにより、図17E、図17Fに示すように、フォトレジスト層51に対して、X方向に沿って延伸する溝部30に対応する箇所に設けられ、且つ交差部32の中央市に対応する箇所の幅が狭められた開口部を有するレジストパターン53を形成する。続いて、レジストパターン53を介してBARC層50とTEOS層45とにエッチングを行った後、フォトレジスト層51とBARC層50とを除去することで、図17G、図17Hに示すように、Y方向に沿って延伸する溝部30に対応する箇所に加え、X方向に沿って延伸する溝部30に対応する箇所に開口部を有するハードマスク54を形成する。すなわち、ハードマスク54として、互いに直行するX方向及びY方向の両方向に延伸する溝部30全てに対応する箇所に開口部を有するマスクを形成する。
続いて、形成したハードマスク54を介して、図17I、図17Jに示すように、基板2をエッチングし、X方向及びY方向の両方向に延伸する溝部30を基板2に形成した。これにより、角部43a、43b、43c、43dに凸部44を有する交差部32が形成される。図17I、図17Jでは、頂点が突出した二等辺三角形状の凸部44を一例として示している。
(2)第1の実施形態の変形例に係る固体撮像装置1として、溝部30の開口端の全部ではなく、一部のみを第2の固定電荷膜14によって、溝部30の内部に空隙35を残して閉塞した例を説明する。図18は、変形例に係る第2の固定電荷膜14の平面レイアウトを示す図である。図18において、図3に対応する部分には同一符号を付し重複説明を省略する。
図18に示すように、変形例に係る固体撮像装置1では、溝部30が交差する複数の交差部32の開口端のうちの、少なくとも一部の交差部32の開口端は、第2の固定電荷膜14による閉塞が行われていない。即ち、交差部32以外の溝部30の開口端(直線部31の開口端)38は、何れも第2の固定電荷膜14によって、直線部31の内部に空隙35を残して閉塞されている。しかし、第2の固定電荷膜14による交差部32の開口端39の閉塞は、一部の開口端でのみ行われているか又は何れの開口端でも行われていない。
なお、第2の固定電荷膜14によって閉塞されていない開口端39でも、図19に示すように、第2の固定電荷膜14の一部は溝部30内に入り込み溝部30の開口端側の側壁面40も被覆している。そして、溝部30の開口端39側の側壁面40を被覆している第2の固定電荷膜14の膜厚も、溝部30の開口端39側のほうが奥側(底面側)よりも厚くなっている。これにより、第2の固定電荷膜14が、開口端39の幅方向中心の開口部から溝部30の内壁面方向に張り出した形状となっており、溝部30の開口端39が、第2の固定電荷膜14で狭められている。そして、第2の固定電荷膜14で狭められている開口端39は、絶縁膜15によって溝部30の内部に空隙35を残して閉塞されている。
ここで、交差部32の開口端39の最大幅は、直線部31の開口端の最大幅よりも広くなる。それゆえ、交差部32の開口端39全部を第2の固定電荷膜14で閉塞させるためには、溝部30の全ての溝幅を細くする必要がある。しかし、溝部30の全ての溝幅を細くする場合、溝部30形成の工程数が増大して、製造コストが増大する可能性がある。
これに対し、変形例に係る固体撮像装置1では、溝部30同士が交差する複数の交差部32の開口端39のうちの、少なくとも一部の交差部32の開口端39は、第2の固定電荷膜14による閉塞が行われていない。それゆえ、溝部30の全ての溝幅を細くする必要がなく、溝部30形成の工程数の増大を抑制でき、製造コストの増大を抑制できる。
〈2.第2の実施形態:固体撮像装置〉
[2-1 要部の構成]
次に本開示の第2の実施形態に係る固体撮像装置について説明する。第2の実施形態の固体撮像装置の全体構成は、図1と同様であるから図示を省略する。図20、図21A及び図21Bは、本実施形態の固体撮像装置1の要部の断面構成図である。図20、図21A及び図21Bにおいて、図2に対応する部分には同一符号を付し重複説明を省略する。
第2の実施形態の固体撮像装置1は、素子分離部29の構成が、第1の実施形態の固体撮像装置1と異なっている。第2の実施形態では、図20に示すように、少なくとも溝部30の開口端側において、溝部30の開口端41が、溝部30の内部よりも狭いオーバーハング形状となっている。深さ方向で切断した場合の溝部30の断面形状は、例えば開口側及び奥側が狭く中央部側が広い楕円状であってもよく、開口側のみが狭く中央部及び奥側が広い一定幅である形状(三角と四角とを組み合わせたような形状)であってもよい。
そして、第1の固定電荷膜13が、溝部30の内部に空隙35が残るように、溝部30のオーバーハング形状の開口端41を閉塞している。第1の固定電荷膜13の厚さは、例えば溝部30の内部の全てが第1の固定電荷膜13で埋められず、溝部30の開口端41が閉塞されるように、開口端41の溝幅の半分程度の厚さとする。例えば、開口端41の溝幅が30nm程度である場合、第1の固定電荷膜13の厚さは15nm程度とする。
また、第2の固定電荷膜14は、溝部30の開口端41が第1の固定電荷膜13で閉塞されているため、第1の固定電荷膜13の裏面S4側(受光面側全体)のみを被覆する。また第1の固定電荷膜13及び第2の固定電荷膜14は、第1の実施形態で用いた第1の固定電荷膜13及び第2の固定電荷膜14の材料と同様の材料で形成することができる。
[2-2 固体撮像装置の製造方法]
図21A及び図21Bに、第2の実施形態の固体撮像装置1の製造工程を示す。支持基板23を接着する工程までは、第1の実施形態と同様であるから、重複説明を省略する。支持基板23を接着した後、図21Aに示すように、基板2の各画素9の境界において、基板2の裏面S3側から深さ方向(裏面S3から表面S2に向かう方向)に選択的にエッチングすることにより、所望の深さの溝部30を形成する。溝部30の形成方法としては、例えば、基板2の裏面S3に所望の開口を有するハードマスク(不図示)を設け、そのハードマスクを介してエッチングを行う方法を採用できる。溝部30のエッチング行程では、溝部30の開口端41をオーバーハング形状とさせるボーイングが発生するようなエッチング条件とする。このように、エッチング条件を最適化することで、溝部30の内部よりも狭い溝部30の開口端41を形成することができる。これにより、図20に示した溝部30は、第1の固定電荷膜13のみで溝部30の内部に空隙35を残して閉塞される。空隙35の内部空間は、図3と同様に、溝部30に沿って延伸している格子状に形成される。
続いて、溝部30の加工に用いたハードマスクを除去する。そして、図21Bに示すように、ALD法又はCVD法を用いて、溝部30の側壁面及び底面、並びに基板2の裏面S3側全体(受光面側全体)が連続的に被覆されるとともに、溝部30の開口端41が閉塞されるように、第1の固定電荷膜13を成膜させる。第1の固定電荷膜13の成膜工程では、溝部30の内部が第1の固定電荷膜13で全て埋め込まれる前に、溝部30の開口端41側が閉塞されるような成膜条件とする。このように、成膜条件を最適化することで、空隙35を有する素子分離部29を形成することができる。これにより、図20に示した溝部30の開口端41は、第1の固定電荷膜13で溝部30の内部に空隙35を残して閉塞される。空隙35の内部空間は、溝部30に沿って延伸している格子状に形成される。
続いて、PVD法又はCVD法を用いて、第1の固定電荷膜13の裏面S4側全体(受光面側全体)が被覆されるように第2の固定電荷膜14を成膜させる。その後、第1の実施形態と同様の工程により、図20に示す第2の実施形態の固体撮像装置1が完成する。
以上説明したように、第2の実施形態の固体撮像装置1では、溝部30の開口端41は、溝部30の内部よりも狭いオーバーハング形状とした。それゆえ、隣接する光電変換部24間に設けられた溝部30は、第1の固定電荷膜13によって、溝部30の内部により確実に空隙35を残して閉塞できる。そのため、第1の実施形態と同様に、基板2の屈折率(例えば、シリコン (Si)である場合には3.9)と、空隙35の屈折率(例えば、空気が充填されている場合には1.0)との差を増大でき、隣接する光電変換部24間の溝部30で十分な反射特性を得ることができ、光が溝部30を透過し難く、光学混色を抑制できる。
[2-3 変形例]
図22は、第2の実施形態の変形例に係る固体撮像装置1の断面構成図である。図22において、図20に対応する部分には同一符号を付し、重複説明を省略する。変形例に係る固体撮像装置1は、第2の固定電荷膜14を省略した点が第2の実施形態と異なっている。これにより、第2の固定電荷膜14の形成工程を削減でき製造コストを低減できる。
また、第1及び第2の実施形態に係る固体撮像装置1では、裏面照射型のCMOS型固体撮像装置を例に説明したが、裏面照射型のCCD型固体撮像装置に適用することもできる。この場合も、光電変換部24間の素子分離部29を、溝部30に空隙35を残して形成することで、第1及び第2の実施形態における効果と同様の効果を得ることができる。
また、第1及び第2の実施形態に係る固体撮像装置1では、負の電荷(電子)を信号電荷として用いる場合を例に説明したが、正の電荷(ホール)を信号電荷として用いる場合に適用することもできる。ホールを信号電荷として用いる場合には、第1の固定電荷膜13及び第2の固定電荷膜14として正の固定電荷を有する材料を用いればよく、また、基板2内のp型領域とn型領域を逆に構成すればよい。即ち、信号電荷と同じ電荷を固定電荷とした材料を第1の固定電荷膜13及び第2の固定電荷膜14として用いればよい。
また、本開示は、第1及び第2の実施形態に係る固体撮像装置1のように、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置に限られるものではない。例えば、赤外線やX線、粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、圧力や静電容量等、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置(物理量分布検知装置)全般に対しても適用可能である。
また、本開示は、第1及び第2の実施形態に係る固体撮像装置1のように、画素領域3の各画素9を行単位で順に走査して各画素9から画素信号を読み出す固体撮像装置に限られるものではない。例えば、画素単位で任意の画素9を選択して、選択した画素9から画素単位で信号を読み出すX-Yアドレス型の固体撮像装置に対しても適用可能である。
さらに、本開示は、第1及び第2の実施形態に係る固体撮像装置1のように、n型半導体領域27の上側のp型半導体領域25の界面(受光面側界面)が平坦な固体撮像装置に限られるものではない。例えば、図23に示すように、p型半導体領域25の界面(受光面側界面)が、入射光の反射を防止するように、逆ピラミッド形状の凹部が形成された、所謂モスアイ構造の反射防止部42を有する固体撮像装置に対しても適用可能である。
また、例えば、図25に示すように、図23の逆ピラミッド形状の凹部に代えて、矩形状の凹部を設け、その凹部の内部に第1の固定電荷膜13を充填してもよい。この場合、第2の固定電荷膜14を省略し、溝部30の開口端を絶縁膜15で閉塞してもよい。
さらに、本開示は、第1及び第2の実施形態に係る固体撮像装置1のように、n型半導体領域27の上側のp型半導体領域25の界面(受光面側界面)が平坦な固体撮像装置に限られるものではない。例えば、図25に示すように、画素領域の一部(例えば、端辺)において、基板2を貫通する素子分離部29を有し、その素子分離部29内に基板2の表面S2側に露出する遮光膜16を有する固体撮像装置に対しても適用可能である。
〈3.第3の実施形態:電子機器〉
次に、本開示の第3の実施形態に係る電子機器について説明する。図26は、本開示の第3の実施形態に係る電子機器100の概略構成図である。
第3の実施形態に係る電子機器100は、固体撮像装置101と、光学レンズ102と、シャッタ装置103と、駆動回路104と、信号処理回路105とを備えている。第3の実施形態の電子機器100は、固体撮像装置101として、本開示の第1の実施形態に係る固体撮像装置1を電子機器(例えば、カメラ)に用いた場合の実施形態を示す。
光学レンズ102は、被写体からの像光(入射光106)を固体撮像装置101の撮像面上に結像させる。これにより、固体撮像装置101内に一定期間にわたって信号電荷が蓄積される。シャッタ装置103は、固体撮像装置101への光照射期間及び遮光期間を制御する。駆動回路104は、固体撮像装置101の転送動作及びシャッタ装置103のシャッタ動作を制御する駆動信号を供給する。駆動回路104から供給される駆動信号(タイミング信号)により、固体撮像装置101の信号転送を行う。信号処理回路105は、固体撮像装置101から出力される信号(画素信号)に各種信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、或いはモニタに出力される。
このような構成により、第3の実施形態の電子機器100では、固体撮像装置101において光学混色の抑制が図られるため、映像信号の画質の向上を図ることができる。
なお、固体撮像装置1を適用できる電子機器100としては、カメラに限られるものではなく、他の電子機器にも適用することができる。例えば、携帯電話機等のモバイル機器向けカメラモジュール等の撮像装置に適用してもよい。
また、第3の実施形態では、固体撮像装置101として、第1の実施形態に係る固体撮像装置1を電子機器に用いる構成としたが、他の構成としてもよい。例えば、第2の実施形態に係る固体撮像装置1や、変形例に係る固体撮像装置1を電子機器に用いてもよい。
なお、本技術は、以下のような構成を取ることができる。
(1)
基板と、
前記基板に形成された複数の光電変換部と、
隣接する光電変換部の間に設けられた溝部と、
前記溝部の側壁面及び底面並びに前記基板の受光面側を被覆し、ハフニウム、アルミニウム、ジルコニウム、タンタル及びチタンの少なくとも1つを含む固定電荷膜とを備え、
前記溝部の開口端の少なくとも一部は、前記固定電荷膜によって、前記溝部の内部に空隙を残して閉塞されている
固体撮像装置。
(2)
前記固定電荷膜は、第1の固定電荷膜と、第2の固定電荷膜とを含み、
前記第1の固定電荷膜は、前記溝部の内部に側壁面及び底面が当該第1の固定電荷膜で囲まれた溝状の空間を形成するように、前記溝部の側壁面及び底面並びに前記基板の受光面側全体を連続的に被覆し、
前記第2の固定電荷膜は、前記溝部の内部に空隙を残して、前記溝部の開口端を閉塞するとともに、前記第1の固定電荷膜の受光面側全体を連続的に被覆している
前記(1)に記載の固体撮像装置。
(3)
前記第2の固定電荷膜の受光面側の面に、前記溝部に沿って延伸されている凹部を備える
前記(2)に記載の固体撮像装置。
(4)
前記第2の固定電荷膜の一部は、前記溝部の開口端側の側壁面も被覆しており、
前記溝部の開口端側の側壁面を被覆している、前記第2の固定電荷膜の膜厚は、前記溝部の開口端側のほうが奥側よりも厚くなっている
前記(2)又は(3)に記載の固体撮像装置。
(5)
前記溝部同士が交差する複数の交差部の開口端のうちの、少なくとも一部の交差部の開口端は、前記固定電荷膜による前記閉塞が行われていない
前記(1)に記載の固体撮像装置。
(6)
前記溝部の開口端が、当該溝部の内部よりも狭いオーバーハング形状である
前記(1)から(5)の何れかに記載の固体撮像装置。
(7)
前記固定電荷膜の受光面側全体を連続的に被覆し、酸化シリコン、窒化シリコン及び酸窒化シリコンの少なくとも1つを含む絶縁膜を備える
前記(1)から(6)の何れかに記載の固体撮像装置。
(8)
前記溝部同士が交差する交差部において、互いに交差する前記溝部の側壁面で形成されている4つの角部のうちの、当該溝部が延伸されている方向それぞれに対して斜め方向に位置する角部間の距離が前記溝部の幅の2.5倍以下である
前記(1)から(7)の何れかに記載の固体撮像装置。
(9)
前記角部間の距離が、前記溝部の幅の0倍より大きく2.5倍以下である
前記(8)に記載の固体撮像装置。
(10)
前記溝部同士が交差する交差部において、互いに交差する前記溝部の側壁面で形成されている4つの角部のうちの、当該溝部が延伸されている方向それぞれに対して斜め方向に位置する角部間の距離が、250nm以下である
前記(1)から(9)の何れかに記載の固体撮像装置。
(11)
前記角部間の距離が、0nmより大きく250nm以下である
前記(10)に記載の固体撮像装置。
(12)
前記溝部同士が交差する交差部において、互いに交差する前記溝部の側壁面で形成されている4つの角部のうちの、当該溝部が延伸されている方向それぞれに対して斜め方向に位置する角部の少なくとも1つの角部が円弧状に丸まっており、
前記円弧の曲率半径が20nm以下である
前記(1)から(11)の何れかに記載の固体撮像装置。
(13)
前記4つの角部の少なくとも1つの角部が円弧状に丸まっており、
前記円弧の曲率半径が、1nm以上20nm以下である
前記(12)に記載の固体撮像装置。
(14)
前記溝部同士が交差する交差部において、互いに交差する前記溝部の側壁面で形成されている4つの角部のうちの、当該溝部が延伸されている方向それぞれに対して斜め方向に位置する角部の少なくとも1つが、前記交差部の内部側に突出した凸部を形成している
前記(1)から(13)の何れかに記載の固体撮像装置。
(15)
前記凸部の形状は、平面視で、楕円形状、真円形状及び多角形状の少なくとも何れかである
前記(14)に記載の固体撮像装置。
(16)
基板、前記基板に形成された複数の光電変換部、隣接する光電変換部の間に設けられた溝部、及び、前記溝部の側壁面及び底面並びに前記基板の受光面側を被覆し、ハフニウム、アルミニウム、ジルコニウム、タンタル及びチタンの少なくとも1つを含む固定電荷膜とを備える固体撮像装置と、
被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
前記固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備え、
前記溝部の開口端の少なくとも一部は、前記固定電荷膜によって、前記溝部の内部に空隙を残して閉塞されている
電子機器。
1…固体撮像装置、2…基板、3…画素領域、4…垂直駆動回路、5…カラム信号処理回路、6…水平駆動回路、7…出力回路、8…制御回路、9…画素、10…画素駆動配線、11…垂直信号線、12…水平信号線、13…第1の固定電荷膜、14…第2の固定電荷膜、15…絶縁膜、16…遮光膜、17…平坦化膜、18…受光層、19…カラーフィルタ層、20…オンチップレンズ、21…集光層、22…配線層、23…支持基板、24…光電変換部、25,26…p型半導体領域、27…n型半導体領域、28…画素分離層、29…素子分離部、30…溝部、31…直線部、32…交差部、33…ウェル層、34…フローティングディフュージョン部、35…空隙、36…層間絶縁膜、37…配線、38、39…開口端、40…側壁、41…開口端、42…反射防止部、100…電子機器、101…固体撮像装置、102…光学レンズ、103…シャッタ装置、104…駆動回路、105…信号処理回路、106…入射光、S1…裏面、S2…表面、S4…裏面、S5…裏面、S6…裏面、S7…裏面、S8…最表面

Claims (15)

  1. 基板と、
    前記基板に形成された複数の光電変換部と、
    隣接する前記光電変換部の間に設けられた溝部と、
    前記溝部の側壁面及び底面並びに前記基板の受光面側を被覆し、ハフニウム、アルミニウム、ジルコニウム、タンタル及びチタンの少なくとも1つを含む固定電荷膜とを備え、
    前記溝部は、前記溝部同士が交差する交差部において、互いに交差する前記溝部の側壁面で形成されている4つの角部のうちの少なくとも1つが、前記交差部の内部側に突出した凸部を有し、
    前記溝部の開口端の少なくとも一部は、前記固定電荷膜によって、前記溝部の内部に空隙を残して閉塞されている
    固体撮像装置。
  2. 前記固定電荷膜は、第1の固定電荷膜と、第2の固定電荷膜とを含み、
    前記第1の固定電荷膜は、前記溝部の内部に側壁面及び底面が当該第1の固定電荷膜で囲まれた溝状の空間を形成するように、前記溝部の側壁面及び底面並びに前記基板の受光面側全体を連続的に被覆し、
    前記第2の固定電荷膜は、前記溝部の内部に空隙を残して、前記溝部の開口端を閉塞するとともに、前記第1の固定電荷膜の受光面側全体を連続的に被覆している
    請求項1に記載の固体撮像装置。
  3. 前記第2の固定電荷膜の受光面側の面に、前記溝部に沿って延伸されている凹部を備える
    請求項2に記載の固体撮像装置。
  4. 前記第2の固定電荷膜は、前記溝部の開口端側の側壁面も被覆しており、
    前記溝部の開口端側の側壁面を被覆している、前記第2の固定電荷膜の膜厚は、前記溝部の開口端側のほうが奥側よりも厚くなっている
    請求項2又は3に記載の固体撮像装置。
  5. 前記溝部同士が交差する複数の交差部の開口端のうちの、少なくとも一部の交差部の開口端は、前記固定電荷膜による前記閉塞が行われていない
    請求項1に記載の固体撮像装置。
  6. 前記溝部の開口端が、当該溝部の内部よりも狭いオーバーハング形状である
    請求項1から5の何れかに記載の固体撮像装置。
  7. 前記固定電荷膜の受光面側全体を連続的に被覆し、酸化シリコン、窒化シリコン及び酸窒化シリコンの少なくとも1つを含む絶縁膜を備える
    請求項1から6の何れかに記載の固体撮像装置。
  8. 前記溝部同士が交差する交差部において、互いに交差する前記溝部の側壁面で形成されている4つの角部のうちの、当該溝部が延伸されている方向それぞれに対して斜め方向に位置する角部間の距離が前記溝部の幅の2.5倍以下である
    請求項1から7の何れかに記載の固体撮像装置。
  9. 前記角部間の距離が、前記溝部の幅の0倍より大きく2.5倍以下である
    請求項8に記載の固体撮像装置。
  10. 前記溝部同士が交差する交差部において、互いに交差する前記溝部の側壁面で形成されている4つの角部のうちの、当該溝部が延伸されている方向それぞれに対して斜め方向に位置する角部間の距離が、250nm以下である
    請求項1から9の何れかに記載の固体撮像装置。
  11. 前記角部間の距離が、0nmより大きく250nm以下である
    請求項10に記載の固体撮像装置。
  12. 前記溝部同士が交差する交差部において、互いに交差する前記溝部の側壁面で形成されている4つの角部のうちの少なくとも1つの角部が円弧状に丸まっており、
    前記円弧の曲率半径が20nm以下である
    請求項1から11の何れかに記載の固体撮像装置。
  13. 前記4つの角部のうちの少なくとも1つの角部が円弧状に丸まっており、
    前記円弧の曲率半径が、1nm以上20nm以下である
    請求項12に記載の固体撮像装置。
  14. 前記凸部の形状は、平面視で、楕円形状、真円形状及び多角形状の少なくとも何れかである
    請求項1から13の何れかに記載の固体撮像装置。
  15. 基板、前記基板に形成された複数の光電変換部、隣接する光電変換部の間に設けられた溝部、及び、前記溝部の側壁面及び底面並びに前記基板の受光面側を被覆し、ハフニウム、アルミニウム、ジルコニウム、タンタル及びチタンの少なくとも1つを含む固定電荷膜を備える固体撮像装置と、
    被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
    前記固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備え、
    前記溝部は、前記溝部同士が交差する交差部において、互いに交差する前記溝部の側壁面で形成されている4つの角部のうちの少なくとも1つが、前記交差部の内部側に突出した凸部を有し、
    前記溝部の開口端の少なくとも一部は、前記固定電荷膜によって、前記溝部の内部に空隙を残して閉塞されている
    電子機器。
JP2020550008A 2018-10-11 2019-08-20 固体撮像装置及び電子機器 Active JP7346434B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018192693 2018-10-11
JP2018192693 2018-10-11
JP2019073013 2019-04-05
JP2019073013 2019-04-05
PCT/JP2019/032394 WO2020075391A1 (ja) 2018-10-11 2019-08-20 固体撮像装置及び電子機器

Publications (2)

Publication Number Publication Date
JPWO2020075391A1 JPWO2020075391A1 (ja) 2021-09-16
JP7346434B2 true JP7346434B2 (ja) 2023-09-19

Family

ID=70163854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020550008A Active JP7346434B2 (ja) 2018-10-11 2019-08-20 固体撮像装置及び電子機器

Country Status (7)

Country Link
US (2) US12107112B2 (ja)
EP (1) EP3866200A4 (ja)
JP (1) JP7346434B2 (ja)
KR (2) KR20240104226A (ja)
CN (1) CN112714953A (ja)
DE (1) DE112019005089T5 (ja)
WO (1) WO2020075391A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863851B (zh) * 2020-09-04 2024-03-08 锐芯微电子股份有限公司 图形传感器及其形成方法
US20240072090A1 (en) 2022-08-26 2024-02-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked cmos image sensor
JP2024127465A (ja) * 2023-03-09 2024-09-20 ソニーセミコンダクタソリューションズ株式会社 光検出装置の製造方法及び光検出装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012117931A1 (ja) 2011-03-02 2012-09-07 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2015162679A (ja) 2014-02-27 2015-09-07 三星電子株式会社Samsung Electronics Co.,Ltd. 負の電荷物質を含むトレンチを有するイメージセンサー及びその製造方法
WO2016080205A1 (ja) 2014-11-18 2016-05-26 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
US20170301709A1 (en) 2015-11-09 2017-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation fabrication for bsi image sensor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4594077B2 (ja) * 2004-12-28 2010-12-08 キヤノン株式会社 電子放出素子及びそれを用いた電子源並びに画像表示装置および情報表示再生装置
JP5682174B2 (ja) 2010-08-09 2015-03-11 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
JP5760811B2 (ja) 2011-07-28 2015-08-12 ソニー株式会社 固体撮像素子および撮像システム
US9728573B2 (en) * 2015-01-20 2017-08-08 Taiwan Semiconductor Manufacturing Company Ltd. Backside illuminated image sensor and method of manufacturing the same
KR102471593B1 (ko) 2015-06-09 2022-11-29 에스케이하이닉스 주식회사 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
KR102563588B1 (ko) * 2016-08-16 2023-08-03 삼성전자주식회사 이미지 센서 및 이의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012117931A1 (ja) 2011-03-02 2012-09-07 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2013175494A (ja) 2011-03-02 2013-09-05 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
US20140054662A1 (en) 2011-03-02 2014-02-27 Sony Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device
JP2015162679A (ja) 2014-02-27 2015-09-07 三星電子株式会社Samsung Electronics Co.,Ltd. 負の電荷物質を含むトレンチを有するイメージセンサー及びその製造方法
WO2016080205A1 (ja) 2014-11-18 2016-05-26 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
JP2016100347A (ja) 2014-11-18 2016-05-30 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
US20180301490A1 (en) 2014-11-18 2018-10-18 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic device
US20170301709A1 (en) 2015-11-09 2017-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation fabrication for bsi image sensor

Also Published As

Publication number Publication date
US12107112B2 (en) 2024-10-01
KR20240104226A (ko) 2024-07-04
EP3866200A4 (en) 2022-01-19
EP3866200A1 (en) 2021-08-18
US20240347577A1 (en) 2024-10-17
KR102680779B1 (ko) 2024-07-03
TW202018929A (zh) 2020-05-16
JPWO2020075391A1 (ja) 2021-09-16
KR20210075973A (ko) 2021-06-23
DE112019005089T5 (de) 2021-07-15
WO2020075391A1 (ja) 2020-04-16
CN112714953A (zh) 2021-04-27
US20210384250A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
KR102013071B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
US10504953B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device
US10771664B2 (en) Solid-state imaging device with uneven structures and the method for manufacturing the same, and electronic apparatus
KR102126095B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기
JP5810551B2 (ja) 固体撮像装置、および、その製造方法、電子機器
US8450728B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
JP7346434B2 (ja) 固体撮像装置及び電子機器
TWI856976B (zh) 固態攝像裝置及電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230906

R150 Certificate of patent or registration of utility model

Ref document number: 7346434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150