JPWO2020059054A1 - 通信装置、通信システム、及びプログラム - Google Patents
通信装置、通信システム、及びプログラム Download PDFInfo
- Publication number
- JPWO2020059054A1 JPWO2020059054A1 JP2019526333A JP2019526333A JPWO2020059054A1 JP WO2020059054 A1 JPWO2020059054 A1 JP WO2020059054A1 JP 2019526333 A JP2019526333 A JP 2019526333A JP 2019526333 A JP2019526333 A JP 2019526333A JP WO2020059054 A1 JPWO2020059054 A1 JP WO2020059054A1
- Authority
- JP
- Japan
- Prior art keywords
- communication device
- physical layer
- communication
- layer circuit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/2803—Home automation networks
- H04L12/283—Processing of data at an internetworking point of a home automation network
- H04L12/2834—Switching of information between an external network and a home network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4418—Suspend and resume; Hibernate and awake
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/403—Bus networks with centralised control, e.g. polling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Automation & Control Theory (AREA)
- Computing Systems (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
図1に示すように、本発明の実施の形態1に係る通信装置100〜102は、プログラマブルロジックコントローラ1に含まれている通信装置である。プログラマブルロジックコントローラ1は、通信装置100〜102と、CPUユニット200とを含む。プログラマブルロジックコントローラ1は、例えば、生産システム、制御システム等において稼動する検出器、被制御機器を制御する。通信装置100〜102は、オートネゴシエーションと通信ケーブルの自動識別機能とを使わずにリンクアップすることが可能である。ここで、リンクアップとは、通信装置100〜102が、物理層のレベルで、他の通信装置と通信する準備が整った状態となったことをいう。別の言い方をすると、リンクアップとは、通信装置100〜102の物理層回路が、他の通信装置の物理層回路と、電気信号の送受信を行うことができる状態をいう。
以下、電源投入以外のイベントを検出する構成として、実施の形態2を説明する。図5に示すように、実施の形態2に係る通信システムにおいては、通信装置100及び102へは、電源装置800ではなく、電源装置810からの電源供給が行われる。図示するように、電源装置810と通信装置100との間の電源ケーブル上には、接続/切断装置700が設けられていない。電源装置810と通信装置102との間の電源ケーブル上においても、接続/切断装置700が設けられていない。このような構成により、実施の形態1とは異なり、電源装置810が正常に動作している間は、通信装置100、102への電源供給が遮断されることがない。
実施の形態1、2では、クロックスレーブとして設定されたPHY部の初期化完了を待ってから、クロックマスタとして設定されたPHY部の初期化を開始する例を説明したが、これに限られない。クロックスレーブとして設定されたPHY部の初期化が完了する前に、クロックマスタとして設定されたPHY部の初期化が完了していればよいため、例えば、次のようなタイミングで通信装置100のクロックマスタとして設定された第1PHY部121の初期化を開始してもよい。
Claims (13)
- 物理層における信号の送受信を担い、通信線を介して接続された第2の通信装置の第2の物理層回路と信号の送受信を行い、前記第2の物理層回路に対して、信号の送受信のタイミングを規定するクロック信号を送信するクロックマスタとして設定された第1の物理層回路と、
設定されたイベントを検出すると、前記第2の通信装置のクロックスレーブとして設定された前記第2の物理層回路の初期化が完了した後に、前記クロックマスタとして設定された前記第1の物理層回路の初期化を完了する第1の制御部と、
を備える通信装置。 - 前記第1の制御部は、前記設定されたイベントを検出すると、前記第2の通信装置の前記クロックスレーブとして設定された前記第2の物理層回路の初期化完了のため、設定された期間を待って、前記クロックマスタとして設定された前記第1の物理層回路の初期化を完了する、
請求項1に記載の通信装置。 - 前記設定された期間は、(i)前記通信装置のハードウェアリセットの解除が可能になるまでの期間と、(ii)前記通信装置のハードウェアリセットの解除が可能になってから、前記通信装置のソフトウェアリセットの解除が可能になるまでの期間と、(iii)前記通信装置のソフトウェアリセットの解除が可能になってから、前記通信装置が有する前記第1の物理層回路以外の物理層回路であって、前記クロックスレーブとして設定された他の物理層回路の初期化が完了するまでの期間とを含む第1の期間と、予め設定された待機期間と、を合わせた期間である、
請求項2に記載の通信装置。 - (iv)前記第2の通信装置のハードウェアリセットの解除が可能になるまでの期間と、(v)前記第2の通信装置のハードウェアリセットの解除が可能になってから、前記第2の通信装置のソフトウェアリセットの解除が可能になるまでの期間と、(vi)前記第2の通信装置のソフトウェアリセットの解除が可能になってから、前記第2の通信装置の前記第2の物理層回路の初期化が完了するまでの期間とを含む第2の期間が、前記第1の期間より長い場合は、前記待機期間は、前記第1の期間と前記第2の期間との差分の期間以上に設定されている、
請求項3に記載の通信装置。 - 前記設定されたイベントは、この通信装置への電源の投入である、
請求項1から4のいずれか1項に記載の通信装置。 - 電源ケーブルを介して、電源を供給する電源装置に接続されており、
前記電源装置と前記通信装置との間に設けられた前記電源ケーブルの経路上には、前記電源ケーブルの接続/切断を切り換える切換手段が設けられており、
前記切換手段が、前記電源ケーブルを接続することにより、前記通信装置への電源投入が行われる、
請求項5に記載の通信装置。 - 前記設定されたイベントは、前記通信装置と前記第2の通信装置との間のリンクダウンの発生である、
請求項1から4のいずれか1項に記載の通信装置。 - 前記クロックマスタとして設定された前記第1の物理層回路は、前記第1の物理層回路の初期化が完了すると、前記クロックスレーブとして設定された前記第2の物理層回路に前記クロック信号を送信する、
請求項1から7のいずれか1項に記載の通信装置。 - 第1の通信装置と、
第2の通信装置と、
を含み、
前記第1の通信装置は、
物理層における信号の送受信を担い、通信線を介して接続された第2の通信装置の第2の物理層回路と信号の送受信を行い、前記第2の物理層回路に対して信号の送受信のタイミングを規定するクロック信号の供給元であるクロックマスタとして設定された第1の物理層回路と、
設定されたイベントを検出すると、クロックスレーブとして設定された前記第2の物理層回路の初期化が完了した後に、前記第1の物理層回路の初期化を完了し、前記第1の物理層回路が前記クロック信号を前記第2の物理層回路に送信するよう制御する第1の制御部と、
を備え、
前記第2の通信装置は、
物理層における信号の送受信を担い、前記クロック信号が示すタイミングで前記第1の物理層回路と信号の送受信を行う第2の物理層回路、
を備える、
通信システム。 - 前記設定されたイベントは、前記第1の通信装置への電源の投入である、
請求項9に記載の通信システム。 - 前記設定されたイベントは、前記第1の通信装置と前記第2の通信装置との間のリンクダウンの発生である、
請求項9に記載の通信システム。 - 物理層における信号の送受信のタイミングを規定するクロック信号をクロックスレーブに送信するクロックマスタとして設定された第1の物理層回路を有する通信装置が、
設定されたイベントを検出すると、前記第1の物理層回路に通信線を介して接続された第2の通信装置の物理層回路であって、前記クロックスレーブとして設定された第2の物理層回路の初期化が完了した後に、前記第1の物理層回路の初期化を完了するステップ、
を含む方法。 - 物理層における信号の送受信のタイミングを規定するクロック信号をクロックスレーブに送信するクロックマスタとして設定された第1の物理層回路を有する第1のコンピュータに、
設定されたイベントを検出させ、
前記設定されたイベントを検出した場合に、前記第1の物理層回路に通信線を介して接続された第2のコンピュータの物理層回路であって、前記クロックスレーブとして設定された第2の物理層回路の初期化が完了した後に、前記第1の物理層回路の初期化を完了させる、
プログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/034690 WO2020059054A1 (ja) | 2018-09-19 | 2018-09-19 | 通信装置、通信システム、方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6611996B1 JP6611996B1 (ja) | 2019-11-27 |
JPWO2020059054A1 true JPWO2020059054A1 (ja) | 2020-12-17 |
Family
ID=68692063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019526333A Active JP6611996B1 (ja) | 2018-09-19 | 2018-09-19 | 通信装置、通信システム、及びプログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US11042182B1 (ja) |
JP (1) | JP6611996B1 (ja) |
DE (1) | DE112018007891B4 (ja) |
WO (1) | WO2020059054A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6731602B1 (ja) * | 2019-02-28 | 2020-07-29 | 株式会社安川電機 | スレーブ機器及び通信システム |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3906015B2 (ja) * | 2000-07-12 | 2007-04-18 | 株式会社東芝 | クロック周波数切り替え機能を有するlsi、計算機システム及びクロック周波数切り替え方法 |
GB2399722A (en) | 2003-03-21 | 2004-09-22 | Sony Uk Ltd | Data communication synchronisation |
JP2005123892A (ja) * | 2003-10-16 | 2005-05-12 | Matsushita Electric Ind Co Ltd | データ伝送装置およびデータ伝送システム、並びにその初期化方法 |
US20060072624A1 (en) | 2003-10-17 | 2006-04-06 | Takashi Akita | Data transmission system, data transmitter, and transmitting method |
US7483370B1 (en) * | 2003-12-22 | 2009-01-27 | Extreme Networks, Inc. | Methods and systems for hitless switch management module failover and upgrade |
WO2006113965A1 (en) * | 2005-04-26 | 2006-11-02 | Semitech Innovations Pty Ltd. | Communications method and device |
JP2007026033A (ja) | 2005-07-15 | 2007-02-01 | Fujitsu Ltd | 半導体装置及び半導体装置の動作モード自動判定方法 |
JP2008113207A (ja) * | 2006-10-30 | 2008-05-15 | Sumitomo Electric Ind Ltd | 光データリンク |
WO2011161828A1 (ja) * | 2010-06-25 | 2011-12-29 | 富士通株式会社 | データ伝送システム、データ伝送方法および送信装置 |
JP2012133070A (ja) * | 2010-12-21 | 2012-07-12 | Sanyo Engineer & Construction Inc | Lcos素子の駆動回路 |
JP2013030932A (ja) | 2011-07-27 | 2013-02-07 | Denso Corp | 通信システム及び、当該通信システムに用いられるサブマスタノード |
JP6205847B2 (ja) | 2013-05-28 | 2017-10-04 | 沖電気工業株式会社 | 通信制御装置及びプログラム |
US10033586B2 (en) * | 2014-12-03 | 2018-07-24 | Intel Corporation | Technologies for autonegotiating 10G and 1G serial communications over copper cable |
US9787543B2 (en) | 2015-01-26 | 2017-10-10 | Mitsubishi Electric Corporation | Communication apparatus and communication method |
JP6235506B2 (ja) * | 2015-03-05 | 2017-11-22 | ファナック株式会社 | 通信先を切替えて物理データを測定するデータ測定装置 |
-
2018
- 2018-09-19 US US17/259,560 patent/US11042182B1/en active Active
- 2018-09-19 DE DE112018007891.4T patent/DE112018007891B4/de active Active
- 2018-09-19 JP JP2019526333A patent/JP6611996B1/ja active Active
- 2018-09-19 WO PCT/JP2018/034690 patent/WO2020059054A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US20210165443A1 (en) | 2021-06-03 |
WO2020059054A1 (ja) | 2020-03-26 |
DE112018007891T5 (de) | 2021-05-06 |
US11042182B1 (en) | 2021-06-22 |
DE112018007891B4 (de) | 2022-05-05 |
JP6611996B1 (ja) | 2019-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7936685B2 (en) | Intelligent fast switch-over network tap system and methods | |
US9602304B2 (en) | Data transfer device system, network system, and method of changing configuration of network system | |
US20080052557A1 (en) | Method, system, and program for error handling in a dual adaptor system where one adaptor is a master | |
JP2006148911A (ja) | ネットワークを動作させるための方法及び装置 | |
US20100274943A1 (en) | Line-card disabling for power management | |
US9019959B2 (en) | Node, switch, and system | |
US20100061404A1 (en) | Method for starting a communication system, a communication system having a communication medium and a plurality of subscribers connected thereto, and subscribers of such a communication system | |
US20140043957A1 (en) | Automatic Recover After Loss Of Signal Event In A Network Device | |
JP2011108235A (ja) | 周辺機器、スイッチング・デバイスのための省電力回路及び動作方法 | |
WO2013000201A1 (zh) | 一种通信接口的多速率自适应方法及系统 | |
TWI408559B (zh) | 在通信系統中埠從活動狀態到待命狀態的過渡 | |
US20220137695A1 (en) | Power consumption reduction in usb redrivers and repeaters | |
WO2018098639A1 (zh) | 一种掉电处理、获取连接关系的方法及设备 | |
CN115589273A (zh) | Epa通信系统 | |
JP6611996B1 (ja) | 通信装置、通信システム、及びプログラム | |
JP2010244457A (ja) | Usb通信制御方法、usb通信制御システム及びusbハブ機器 | |
US9742623B2 (en) | Master device, communication system, and communication method | |
US20130242798A1 (en) | Apparatus for duplicating router in building automatic control system and controlling method thereof | |
US9705823B2 (en) | Port status synchronization method, related device, and system | |
CN103188338A (zh) | 数字保护继电器及其联接以太网通信的方法 | |
JP4341305B2 (ja) | 電源管理装置 | |
KR20160146048A (ko) | 차량 네트워크에서 통신 노드의 동작방법 | |
CN117666746B (zh) | 多节点服务器、应用于多节点服务器的方法、装置和介质 | |
JP7283776B2 (ja) | イーサーネット端末,通信方法及び通信プログラム | |
US10797932B2 (en) | Communication device, link-up method, and communication system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190515 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190515 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190515 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6611996 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |