JPWO2019232530A5

JPWO2019232530A5 -

Info

Publication number: JPWO2019232530A5
Application number: JP2020567127A
Authority: JP
Publication date: 2022-06-28
Anticipated expiration: 2039-06-03

Claims

装置であって、
第１のコントローラ出力と第２のコントローラ出力とを有するコントローラであって、
時間期間の間に前記第１のコントローラ出力においてチャージイネーブル信号を一時的にアサート解除し、
前記時間期間内に前記第２のコントローラ出力においてチャージ制御信号を変更し、
前記所定時間の経過の後に前記第１のコントローラ出力において前記チャージイネーブル信号を再アサートする、
ように構成される、前記コントローラと、
回路であって、
複数のトランジスタと、
トランジスタ制御回路であって、
前記複数のトランジスタと前記第２のコントローラ出力とに結合される複数のスイッチであって、バッテリチャージ信号を変更するために前記チャージ制御信号を変更することに応答して前記複数のスイッチの各々のそれぞれの状態を制御するように構成される、前記複数のスイッチと、
前記複数のスイッチと前記第１のコントローラ出力とに結合される制御トランジスタであって、
前記チャージイネーブル信号を一時的にアサート解除することに応答して前記時間期間内に前記バッテリチャージ信号の提供をディセーブルし、
前記チャージイネーブル信号を再アサートすることに応答して前記バッテリチャージ信号の提供をイネーブルする、
ように構成される、前記制御トランジスタと、
を含む、前記トランジスタ制御回路と、
を含む、回路と、
を含む、装置。
請求項１に記載の装置であって、
前記複数のトランジスタと前記制御トランジスタとが電界効果トランジスタである、装置。
請求項１に記載の装置であって、
前記第２のコントローラ出力に結合されるシフトレジスタ入力と、前記複数のスイッチに結合される複数のシフトレジスタ出力とを有するシフトレジスタを更に含む、装置。
請求項３に記載の装置であって、
前記複数のスイッチが複数のスイッチの相補対を含み、各スイッチの相補対が前記複数のトランジスタアの異なる１つに結合される、装置。
請求項１に記載の装置であって、
前記コントローラが、コントローラ入力を更に有し、前記コントローラが、前記コントローラ入力におけるコマンド信号に応答して、前記チャージイネーブル信号をアサート解除し、前記チャージ制御信号を変更するように更に構成される、装置。
請求項１に記載の装置であって、
前記時間期間が１０マイクロ秒と５００ミリ秒との間である、装置。
請求項１に記載の装置であって、
前記チャージ信号の電流が、前記コントローラが前記チャージ制御信号を変更する前と変更する間と変更した後とに、安全閾値であるか又は安全閾値未満である、装置。
バッテリを充電するための方法であって、
バッテリ電力レギュレータによって、チャージ制御信号とチャージイネーブル信号のアサートとに基づいて第１のチャージ信号をバッテリに印加することと、
コントローラによって、前記チャージ制御信号を変更すべきである旨を判定することと、
前記コントローラによって、前記判定することに基づいて前記チャージイネーブル信号をアサート解除することであって、それによって前記バッテリ電力レギュレータに前記第１のチャージ信号をディセーブルさせる、前記アサート解除することと、
前記コントローラによって、前記アサート解除することに応答して前記チャージ制御信号を変更することと、
前記コントローラによって、前記変更することの後に所定時間前記チャージイネーブル信号を再アサートすることと、
前記バッテリ電力レギュレータによって、前記変更されたチャージ制御信号と前記チャージイネーブル信号の再アサートとに基づいて第２のチャージ信号を前記バッテリに印加することと、
を含む、方法。
請求項８に記載の方法であって、
前記所定時間が１０マイクロ秒と５００ミリ秒との間である、方法。
請求項８に記載の方法であって、
前記第１のチャージ信号の電流と前記第２のチャージ信号の電流とが、前記チャージ制御信号の変更の前と変更の間と変更の後とに、安全閾値であるか又は安全閾値未満である、方法。
回路であって、
バッテリ端子と、
チャージイネーブル出力とチャージ制御出力とを有するコントローラと、
チャージ制御回路であって、
第１の制御入力と第１及び第２のトランジスタ端子とを有する第１のトランジスタであって、前記第１の制御入力が前記チャージイネーブル出力に結合される、前記第１のトランジスタと、
トランジスタアレイであって、
第２の制御入力と第３及び第４のトランジスタ端子とを有する第２のトランジスタであって、前記第３のトランジスタ端子が前記第１のトランジスタ端子に結合され、前記第４のトランジスタ端子が前記バッテリ端子に結合される、前記第２のトランジスタと、
第３の制御入力と第５及び第６のトランジスタ端子とを有する第３のトランジスタであって、前記第５のトランジスタ端子が前記第１のトランジスタ端子に結合され、前記第６のトランジスタ端子が前記バッテリ端子に結合される、前記第３のトランジスタと、
前記第２のトランジスタ端子と前記第２の制御入力と前記チャージ制御出力とに結合される第１のスイッチと、
前記第１のトランジスタ端子と前記第２の制御入力と前記チャージ制御出力とに結合される第２のスイッチと、
前記第２のトランジスタ端子と前記第３の制御入力と前記チャージ制御出力とに結合される第３のスイッチと、
前記第１のトランジスタ端子と前記第３の制御入力と前記チャージ制御出力とに結合される第４のスイッチと、
を含む、前記トランジスタアレイと、
を含む、チャージ制御回路と、
を含む、回路。
請求項１１に記載の回路であって、
前記チャージ制御出力を前記第１、第２、第３及び第４のスイッチに結合するシフトレジスタを更に含む、回路。
請求項１１に記載の回路であって、
前記第１、第２及び第３のトランジスタが電界効果トランジスタである、回路。
請求項１１に記載の回路であって、
前記第２のトランジスタ端子と前記第１のスイッチと前記第３のスイッチとに結合される電流源と、
前記電流源と前記第２のトランジスタ端子と前記第１のスイッチと前記第３のスイッチとに結合される第７のトランジスタ端子を有する第４のトランジスタと、
を更に含む、回路。
請求項１４に記載の回路であって、
前記第４のトランジスタが第４の制御端子を有し、
前記回路が、
参照入力と、前記第４及び第６のトランジスタ端子に結合されるオペアンプ入力と、オペアンプ出力とを有する演算増幅器（オペアンプ）と、
前記オペアンプ出力に結合されと第５の制御入力と、前記第４の制御入力に結合される第８のトランジスタ端子とを有する第５のトランジスタと、
を更に含む、回路。
請求項１５に記載の回路であって、
前記第１、第２、第３及び第４のトランジスタがＰＭＯＳトランジスタであり、前記第５のトランジスタがＮＭＯＳトランジスタである、回路。
請求項１４に記載の回路であって、
前記第４のトランジスタが第４の制御端子を更に有し、前記電流源が第１の電流源であり、
前記回路が、
第５の制御入力と第８及び第９のトランジスタ端子とを有する第５のトランジスタであって、前記第８のトランジスタ端子が前記第１のトランジスタ端子に結合され、前記第５の制御入力が前記第２のトランジスタ端子と前記第１の電流源と前記第７のトランジスタ端子とに結合される、前記第５のトランジスタと、
第６の制御入力と第１０及び第１１のトランジスタ端子とを有する第６のトランジスタであって、前記第６の制御入力が前記第２のトランジスタ端子と前記第１の電流源と前記第７のトランジスタ端子とに結合され、前記第１０のトランジスタ端子が前記第１のトランジスタ端子に結合され、前記第１１のトランジスタ端子が前記第４及び第６のトランジスタ端子に結合される、前記第６のトランジスタと、
第７の制御入力と第１２及び第１３のトランジスタ端子とを有する第７のトランジスタであって、前記第１２のトランジスタ端子が前記第９のトランジスタ端子に結合される、前記第７のトランジスタと、
第１のオペアンプ入力と第２のオペアンプ入力と第１のオペアンプ出力とを有する第１の演算増幅器（オペアンプ）であって、前記第１のオペアンプ入力が前記第９及び第１２のトランジスタ端子に結合され、前記第２のオペアンプ入力が前記第４、第６及び第７のトランジスタ端子に結合され、前記第１のオペアンプ出力が前記第７の制御入力に結合される、前記第１のオペアンプと、
参照入力と第３のオペアンプ入力と第２のオペアンプ出力とを有する第２のオペアンプであって、前記第３のオペアンプ入力が前記第１３のトランジスタ端子に結合される、前記第２のオペアンプと、
第８の制御入力と第１４のトランジスタ端子とを有する第８のトランジスタであって、前記第８の制御入力が前記第２のオペアンプ出力に結合され、前記第１４のトランジスタ端子が前記第４の制御入力に結合される、前記第８のトランジスタと、
前記第１４のトランジスタ端子と前記第４の制御入力とに結合される第２の電流源と、
を更に含む、回路。
請求項１７に記載の回路であって、
前記第１、第２、第３、第４、第５、第６及び第７のトランジスタがＰＭＯＳトランジスタであり、前記第８のトランジスタがＮＭＯＳトランジスタである、回路。
請求項１１に記載の回路であって、
電圧入力端子と、
第７及び第８のトランジスタ端子を有する第４のトランジスタであって、前記第７のトランジスタ端子が前記電圧入力端子に結合される、前記第４のトランジスタと、
第９及び第１０のトランジスタ端子を有する第５のトランジスタであって、前記第９のトランジスタ端子が前記第８のトランジスタ端子に結合され、前記第１０のトランジスタ端子が前記第１、第３及び第５のトランジスタ端子と前記第２及び第４のスイッチとに結合される、前記第５のトランジスタと、
を更に含む、回路。
システムであって、
バッテリ端子と、
前記バッテリ端子に結合されるバッテリ入力とバッテリ出力とを有するバッテリと、
前記バッテリ出力に結合されるプロセッサ入力とプロセッサ出力とを有するプロセッサと、
前記プロセッサ出力に結合されるコントローラ入力とチャージイネーブル出力とチャージ制御出力とを有するコントローラと、
チャージ制御回路であって、
前記チャージイネーブル出力に結合される第１の制御入力と第１及び第２のトランジスタ端子とを有する第１のトランジスタと、
トランジスタアレイであって、
第２の制御端子と第３及び第４のトランジスタ端子とを有する第２のトランジスタであって、前記第３のトランジスタ端子が前記第１のトランンジスタ端子に結合され、前記第４のトランジスタ端子が前記バッテッリ端子に結合される、前記第２のトランジスタと、
第３の制御入力と第５及び第６のトランジスタ端子を有する第３のトランジスタであって、前記第５のトランジスタ端子が前記第１のトランジスタ端子に結合され、前記第６のトランジスタ端子が前記バッテリ端子に結合される、前記第３のトランジスタと、
前記第２のトランジスタ端子と前記第２の制御入力と前記チャージ制御出力とに結合される第１のスイッチと、
前記第１のトランジスタ端子と前記第２の制御入力と前記チャージ制御出力とに結合される第２のスイッチと、
前記第２のトランジスタ端子と前記第３の制御入力と前記チャージ制御出力とに結合される第３のスイッチと、
前記第１のトランジスタ端子と前記第３の制御入力と前記チャージ制御出力とに結合される第４のスイッチと、
を含む、トランジスタアレイと、
を含む、チャージ制御回路と、
を含む、システム。