JPWO2019182847A5

JPWO2019182847A5 -

Info

Publication number: JPWO2019182847A5
Application number: JP2020549047A
Authority: JP
Publication date: 2022-04-20
Anticipated expiration: 2039-03-14

Description

また、プロセッサ１０８は、クロック信号などのデジタルパルス信号１３６を生成し、デジタルパルス信号１３６をデジタル信号プロセッサＤＳＰＡに提供する。さらに、プロセッサ１０８は、別のデジタルパルス信号１３８を生成し、デジタルパルス信号１３８をデジタル信号プロセッサＤＳＰＡに提供する。デジタルパルス信号１３６は、接続媒体１４０を介してデジタル信号プロセッサＤＳＰＡに供給される。同様に、デジタルパルス信号１３８は、別の接続媒体１４２を介してデジタル信号プロセッサＤＳＰＡに供給される。接続媒体１４０は、プロセッサ１０８をデジタル信号プロセッサＤＳＰＡに接続し、接続媒体１４２は、プロセッサ１０８をデジタル信号プロセッサＤＳＰＡに接続する。

様々な実施形態では、デジタルパルス信号１３８が状態Ｓ４および状態Ｓ５のない状態Ｓ１ないしＳ３の３つの状態を有するときは、デジタルパルス信号１３８の発生状態がＳ１、Ｓ２、またはＳ３であるとの特定に応答して、デジタル信号プロセッサＤＳＰＡは、パラメータ制御装置ＰＲＡＳ（ｎ－Ｎ）、パラメータ制御装置ＰＲＡＳ（ｎ－１）、およびパラメータ制御装置ＰＲＡＳ（ｎ）のうちの対応する１つに信号を送信する。対応するパラメータ制御装置ＰＲＡＳ（ｎ－Ｎ）、パラメータ制御装置ＰＲＡＳ（ｎ－１）、またはパラメータ制御装置ＰＲＡＳ（ｎ）は、デジタルパルス信号１３８の状態Ｓ１、状態Ｓ２、または状態Ｓ３の発生中に信号を受信すると、パラメータ制御装置に格納されたパラメータレベルにアクセスし、ドライバシステムＤＲＶＲＡにパラメータレベルを提供する。いくつかの実施形態では、デジタルパルス信号１３８が状態Ｓ５のない状態Ｓ１ないし状態Ｓ４の４つの状態を有するときは、デジタルパルス信号１３８の発生状態がＳ１、Ｓ２、Ｓ３、またはＳ４であるとの認識に応答して、デジタル信号プロセッサＤＳＰＡは、パラメータ制御装置ＰＲＡＳ（ｎ－Ｎ）、パラメータ制御装置ＰＲＡＳ（ｎ－２）、パラメータ制御装置ＰＲＡＳ（ｎ－１）、およびパラメータ制御装置ＰＲＡＳ（ｎ）のうちの対応する１つに信号を送信する。対応するパラメータ制御装置ＰＲＡＳ（ｎ－Ｎ）、パラメータ制御装置ＰＲＡＳ（ｎ－２）、パラメータ制御装置ＰＲＡＳ（ｎ－１）、またはパラメータ制御装置ＰＲＡＳ（ｎ）は、デジタルパルス信号１３８の状態Ｓ１、状態Ｓ２、状態Ｓ３、または状態Ｓ４の発生中に信号を受信すると、パラメータ制御装置に格納されたパラメータレベルにアクセスし、ドライバシステムＤＲＶＲＡにパラメータレベルを提供する。

状態Ｓ１の間のデジタルパルス信号２０４のデューティサイクルは、ｐ％（ｐは、１００未満の正の実数）であることに注意されたい。例えば、ｐ％は、２０％から４０％を含む範囲である。また、状態Ｓ２の間のデジタルパルス信号２０４のデューティサイクルは、ｑ％（ｑは、１００未満の正の実数）である。例えば、ｑ％は、２０％から４０％を含む範囲である。加えて、状態Ｓ３の間のデジタルパルス信号２０４のデューティサイクルは、（１００－ｐ－ｑ）％である。例えば、状態Ｓ３の間のデジタルパルス信号２０４のデューティサイクルは、２０％から４０％を含む範囲である。デジタルパルス信号２０４の状態Ｓ１から状態Ｓ３のデューティサイクルは、デジタルパルス信号２０４の１回のサイクル発生である１００％に増えることに注意されたい。

周波数２１６の低レベルでのパルス化と同時にパラメータ２１２が低レベルでパルス化され、周波数２１６の高レベルでのパルス化と同時にパラメータ２１２が高レベルでパルス化されるときは、図１のプラズマチャンバ１１２内部でプラズマイオンの角度拡散が低減する。角度拡散の低減は、図１の基板１１８のエッチングなどの処理の速度を増加させる。低レベルの周波数２１６の例は、周波数レベルｆ１であり、高レベルの周波数２１６は、周波数レベルｆ２である。低レベルのパラメータ２１２の例は、パラメータレベルＰＲ１であり、高レベルのパラメータ２１２の例は、パラメータレベルＰＲ３である。

デジタルパルス信号３０４の状態Ｓ１から状態Ｓ４は、時間ｔ４３の後に定期的に繰り返す。例えば、時間ｔ４３から時間ｔ５３の期間のデジタルパルス信号３０４のロジックレベルは１であり、時間ｔ５３から時間ｔ６３の期間のデジタルパルス信号３０４のロジックレベルは２であり、時間ｔ６３から時間ｔ７３の期間のデジタルパルス信号３０４のロジックレベルは３であり、時間ｔ７３から時間ｔ８３の期間のデジタルパルス信号３０４のロジックレベルは４である。別の例として、時間ｔ８３から時間ｔ９３の期間のデジタルパルス信号３０４のロジックレベルは１であり、時間ｔ９３から時間ｔ１０３の期間のデジタルパルス信号３０４のロジックレベルは２であり、時間ｔ１０３から時間ｔ１１３の期間のデジタルパルス信号３０４のロジックレベルは３であり、時間ｔ１１３から時間ｔ１２３の期間のデジタルパルス信号３０４のロジックレベルは４である。

状態Ｓ１の間のデジタルパルス信号３０４のデューティサイクルは、ｐ１１％（ｐ１１は、１００未満の正の実数）であることに注意されたい。例えば、ｐ１１％は、１５％から３５％を含む範囲である。また、状態Ｓ２の間のデジタルパルス信号３０４のデューティサイクルは、ｑ１１％（ｑ１１は、１００未満の正の実数）である。例えば、ｑ１１％は、１５％から３５％を含む範囲である。加えて、状態Ｓ３の間のデジタルパルス信号３０４のデューティサイクルは、ｒ１１％である。例えば、ｒ１１％は、１５％から３５％を含む範囲である。状態Ｓ４の間のデジタルパルス信号３０４のデューティサイクルは、（１００－ｐ１１－ｑ１１－ｒ１１）％である。状態Ｓ１から状態Ｓ４の間のデジタルパルス信号３０４のデューティサイクルは、デジタルパルス信号３０４の１サイクルの発生である１００％まで増加する。

グラフ３２２は、時間ｔに対するＲＦ信号１２２の周波数３２４を表す。周波数３２４は、デジタルパルス信号３２０と同時発生（例えば、実質的に同期）し、図３Ａの周波数３１６に対して反転してパルス化される。例えば、周波数３２４は、時間０から時間ｔ１３の期間に状態Ｓ１を有し、時間ｔ１３から時間ｔ４３の期間に状態Ｓ０を有する。例えば、周波数３２４は、時間０から時間ｔ１３の期間に周波数レベルｆ２を有し、時間ｔ１３から時間ｔ４３の期間に周波数レベルｆ１を有する。別の例として、周波数３２４は、デジタルパルス信号３２０がロジックレベル１からロジックレベル０に遷移する時間ｔ１３において、または時間ｔ１３から既定の期間内になど、ほぼ同時に周波数レベルｆ２から周波数レベルｆ１に遷移する。さらに別の例として、周波数３２４は、デジタルパルス信号３２０がロジックレベル０からロジックレベル１に遷移する時間ｔ４３において、または時間ｔ４３から既定の期間内になど、ほぼ同時に周波数レベルｆ１から周波数レベルｆ２に遷移する。

状態Ｓ１の間のデジタルパルス信号４０４のデューティサイクルは、ｐ１１１％であることに注意されたい（ｐ１１１は、１００未満の正の実数）。例えば、ｐ１１１％は、１０％から２４％を含む範囲である。また、状態Ｓ２の間のデジタルパルス信号４０４のデューティサイクルは、ｑ１１１％である（ｑ１１１は、１００未満の正の実数）。例えば、ｑ１１１％は、１０％から２４％を含む範囲である。加えて、状態Ｓ３の間のデジタルパルス信号４０４のデューティサイクルは、ｒ１１１％である。例えば、ｒ１１１％は、１０％から２４％を含む範囲である。状態Ｓ４の間のデジタルパルス信号４０４のデューティサイクルは、ｓ１１１％である。例えば、ｓ１１１％は、１０％から２４％を含む範囲である。状態Ｓ５の間のデジタルパルス信号４０４のデューティサイクルは、（１００－ｐ１１１－ｑ１１１－ｒ１１１－ｓ１１１）％である。デジタルパルス信号４０４の状態Ｓ１から状態Ｓ５のデューティサイクルは、デジタルパルス信号４０４の１サイクルの発生である１００％まで増加する。

図４Ｂに関する別の例として、周波数レベルｆ２は、パラメータレベルＰＲ３１１がパラメータレベルＰＲ４１１にパルス化される時間ｔ３４、もしくは時間ｔ８４、もしくは時間ｔ１０４に、または、時間ｔ３４、もしくは時間から既定の期間内になど、ほぼ同時に周波数レベルｆ１にパルス化される。また、周波数レベルｆ１は、パラメータレベルＰＲ５１１がパラメータレベルＰＲ１１１にパルス化される時間０、もしくは時間ｔ５４、もしくは時間ｔ１０４に、または、時間０、もしくは時間ｔ５４、もしくは時間ｔ１０４から既定の期間内になど、ほぼ同時に周波数レベルｆ２にパルス化される。

「ほぼ同時に」という用語は、本明細書では時に「略同期して」を意味し、これらの用語は、本明細書では同義で用いられることに注意されたい。また、ＲＦ信号１２２の周波数は、ＲＦ信号１２２のパラメータと同時に（例えば、略同期して）パルス化することにさらに注意されたい。例えば、周波数レベルｆ２は、パラメータレベルＰＲ３１１からパラメータレベルＰＲ４１１にパルス化する時間ｔ３４、もしくは時間ｔ８４、もしくは時間ｔ１０４に、または、時間ｔ３４、もしくは時間ｔ８４から既定の期間内になど、略同期して周波数レベルｆ１にパルス化される。また、周波数レベルｆ１は、パラメータレベルＰＲ５１１からパラメータレベルＰＲ１１１にパルス化する時間０、もしくは時間ｔ５４、もしくは時間ｔ１０４に、または、時間０、もしくは時間ｔ５４、もしくは時間ｔ１０４から既定の期間内になど、略同期して周波数レベルｆ２にパルス化される。

図５Ｊは、５レベルパルスのパラメータの図１のＲＦ信号１２２が基板支持体１１４（図１）に印加され、ＲＦ信号１２２が一定の周波数レベルを有するときの、図１のプラズマチャンバ１１２内のプラズマイオンのエネルギを表すグラフ５２０の実施形態である。グラフ５２０は、プラズマチャンバ１１２内のイオンの角度拡散に対するプラズマチャンバ１１２内のプラズマイオンのエネルギを示す。５レベルパルスのパラメータのＲＦ信号１２２は、ＲＦ信号１２２のパラメータレベルを状態Ｓ１から状態Ｓ５の５つの状態の間でパルス化することである。５レベルパルスのパラメータのＲＦ信号１２２は、図４Ａおよび図４Ｂのグラフ４１０に表されている。グラフ５１４、グラフ５１６、グラフ５１８、およびグラフ５２０に表されるように、マスク層内に形成される経路の上部における角度拡散は、グラフ５０２、グラフ５０４、グラフ５０６、グラフ５０８、およびグラフ５１２に表される角度分布より小さい。また、プラズマチャンバ１１２内のプラズマイオンのエネルギは、経路の底部において、連続波電圧信号を用いて実現されたプラズマリアクタ内のプラズマイオンのエネルギより小さい。さらに、グラフ５１６、グラフ５１８、およびグラフ５２０に表されるように、ＲＦ信号１２２のパラメータのレベル数の増加に伴って図１の基板１１８に関するマスク選択性が増加する。

図１０Ｂは、図１の基板支持体１１４における時間に対するＲＦ信号１２２（図１）によって生成されたＤＣバイアスを示すグラフ１００６の実施形態である。グラフ１００６は、マルチレベルパルスのパラメータのＲＦ信号１２２、および２レベルパルスの周波数のＲＦ信号１２２が基板支持体１１４に印加されたときに形成される。グラフ１００６に示されたＤＣバイアスのＲＣ時定数は、約２００μｓであることに注意されたい。従って、ＲＦ信号１２２の周波数が一定周波数レベルにあるときと比較して、ＲＦ信号１２２の周波数がパルス化されるときは、ＲＣ時定数が増加する。ＲＣ時定数の増加は、図１のプラズマチャンバ１１２内のプラズマのシース電圧の増加を促す。また、ＲＣ時定数の増加は、プラズマチャンバ１１２内のプラズマのピークエネルギイオンの数を増加させる。ピークエネルギイオン数の増加は、イオンエネルギを増加させ、エネルギの増加は、基板１１８をエッチングするエッチング速度を増加させる。

図１１Ｈは、マスク層１１０４Ａの水平距離に対するマスク層１１０４Ａの垂直距離を示すグラフ１１１６の実施形態である。グラフ１１１６は、図１の２レベルパルスのパラメータのＲＦ信号１２２および一定周波数レベルが図１の基板支持体１１４に印加されるときに形成される。また、グラフ１１１６は、エッチング動作中にマスク層１１０４Ａ内に形成される経路の限界寸法を示す。

図１１Ｋは、マスク層１１１０Ａの水平距離に対するマスク層１１１０Ａの垂直距離を示すグラフ１１２２の実施形態である。グラフ１１２２は、図１の５レベルパルスのパラメータのＲＦ信号１２２および一定周波数レベルのＲＦ信号１２２が図１の基板支持体１１４に印加されるときに形成される。また、グラフ１１２２は、エッチング動作中にマスク層１１１０Ａ内に形成される経路の限界寸法を示す。

前述の実施形態は、理解を明確にするためにある程度詳細に説明されたが、添付の特許請求の範囲内で一定の変更および修正が行われうることは明らかだろう。従って、本実施形態は、制限的でなく例示的とみなされ、実施形態は、本明細書に記載の詳細に限定されない。
本開示は、以下の形態により実現されてもよい。
［形態１］
方法であって、
一定期間に複数のパラメータレベル間および複数の周波数レベル間で同時にパルス化するＲＦ信号を生成するように無線周波数（ＲＦ）生成器を制御する工程であって、前記複数のパラメータレベルは、第１のパラメータレベルおよび第２のパラメータレベルを含み、前記複数の周波数レベルは、第１の周波数レベルおよび第２の周波数レベルを含む、工程を含み、
前記一定期間に、前記第１の周波数レベルから前記第２の周波数レベルへの遷移は、前記第１のパラメータレベルから前記第２のパラメータレベルへの遷移と略同期して起こり、前記第２の周波数レベルから前記第１の周波数レベルへの遷移は、前記第２のパラメータレベルから前記第１のパラメータレベルへの遷移と略同期して起こる、方法。
［形態２］
形態１に記載の方法であって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御する前記工程は、
前記ＲＦ信号が前記第２の周波数レベルを有する期間に、前記ＲＦ信号を前記第１のパラメータレベルから第３のパラメータレベルに遷移させるように前記ＲＦ生成器を制御する工程と、
前記ＲＦ信号を前記第３のパラメータレベルから前記第２のパラメータレベルに遷移させるように前記ＲＦ生成器を制御する工程と、
を含む、方法。
［形態３］
形態１に記載の方法であって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御する前記工程は、
前記ＲＦ信号が前記第２の周波数レベルを有する期間に、前記ＲＦ信号を前記第１のパラメータレベルから第３のパラメータレベルに遷移させるように前記ＲＦ生成器を制御する工程と、
前記ＲＦ信号が前記第２の周波数レベルを有する前記期間に、前記ＲＦ信号を前記第３のパラメータレベルから第４のパラメータレベルに遷移させるように前記ＲＦ生成器を制御する工程と、
前記ＲＦ信号を前記第４のパラメータレベルから前記第２のパラメータレベルに遷移させるように前記ＲＦ生成器を制御する工程と、
を含む、方法。
［形態４］
形態１に記載の方法であって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御する前記工程は、
前記ＲＦ信号が前記第２の周波数レベルを有する期間に、前記ＲＦ信号を前記第１のパラメータレベルから第３のパラメータレベルに遷移させるように前記ＲＦ生成器を制御する工程と、
前記ＲＦ信号が前記第２の周波数レベルを有する前記期間に、前記ＲＦ信号を前記第３のパラメータレベルから第４のパラメータレベルに遷移させるように前記ＲＦ生成器を制御する工程と、
前記ＲＦ信号が前記第２周波数レベルを有する前記期間に、前記ＲＦ信号を前記第４のパラメータレベルから第５のパラメータレベルに遷移させるように前記ＲＦ生成器を制御する工程と、
前記ＲＦ信号を前記第５のパラメータレベルから前記第２のパラメータレベルに遷移させるように前記ＲＦ生成器を制御する工程と、
を含む、方法。
［形態５］
形態１に記載の方法であって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御する前記工程は、
第１のデジタルパルス信号を前記ＲＦ生成器に提供する工程であって、前記複数のパラメータレベルは、前記第１のデジタルパルス信号と略同期してパルス化する、工程と、
第２のデジタルパルス信号を前記ＲＦ生成器に提供する工程であって、前記複数の周波数レベルは、前記第２のデジタルパルス信号と略同期してパルス化し、前記第１のデジタルパルス信号は、３つ以上のロジックレベル間で遷移し、前記第２のデジタルパルス信号は、２つのロジックレベル間で遷移するクロック信号である、工程と、
を含む、方法。
［形態６］
形態１に記載の方法であって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御する前記工程は、前記ＲＦ信号が前記第１の周波数レベルから前記第２の周波数レベルにパルス化する前記期間前後に、前記第１のパラメータレベルから１つ以上の付加的パラメータレベルを介して前記第２のパラメータレベルまで段階的な増加傾向でパルス化する前記ＲＦ信号を生成するように前記ＲＦ生成器を制御する工程を含む、方法。
［形態７］
形態１に記載の方法であって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御する前記工程は、前記複数のパラメータレベル間で段階的に遷移するように前記ＲＦ生成器を制御する工程を含む、方法。
［形態８］
形態１に記載の方法であって、
前記第２の周波数レベルは、前記第１の周波数レベルより大きい、方法。
［形態９］
形態１に記載の方法であって、
前記複数のパラメータレベルは、複数の電圧レベルを含む、方法。
［形態１０］
形態１に記載の方法であって、
前記複数のパラメータレベルは、複数の電力レベルを含む、方法。
［形態１１］
コントローラであって、
プロセッサであって、
一定期間に複数のパラメータレベル間および複数の周波数レベル間で同時にパルス化するＲＦ信号を生成するよう無線周波数（ＲＦ）生成器を制御するように構成され、前記複数のパラメータレベルは、第１のパラメータレベルおよび第２のパラメータレベルを含み、前記複数の周波数レベルは、第１の周波数レベルおよび第２の周波数レベルを含み、前記一定期間に、前記第１の周波数レベルから前記第２の周波数レベルへの遷移は、前記第１のパラメータレベルから前記第２のパラメータレベルへの遷移と略同期して起こり、前記第２の周波数レベルから前記第１の周波数レベルへの遷移は、前記第２のパラメータレベルから前記第１のパラメータレベルへの遷移と略同期して起こる、プロセッサと、
前記プロセッサに接続されたメモリデバイスと、
を備える、コントローラ。
［形態１２］
形態１１に記載のコントローラであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記プロセッサは、
前記ＲＦ信号が前記第２の周波数レベルを有する期間に、前記ＲＦ信号を前記第１のパラメータレベルから第３のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号を前記第３のパラメータレベルから前記第２のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成されている、コントローラ。
［形態１３］
形態１１に記載のコントローラであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記プロセッサは、
前記ＲＦ信号が前記第２の周波数レベルを有する期間に、前記ＲＦ信号を前記第１のパラメータレベルから第３のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号が前記第２の周波数レベルを有する前記期間に、前記ＲＦ信号を前記第３のパラメータレベルから第４のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号を前記第４のパラメータレベルから前記第２のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成されている、コントローラ。
［形態１４］
形態１１に記載のコントローラであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記プロセッサは、
前記ＲＦ信号が前記第２の周波数レベルを有する期間に、前記ＲＦ信号を前記第１のパラメータレベルから第３のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号が前記第２の周波数レベルを有する前記期間に、前記ＲＦ信号を前記第３のパラメータレベルから第４のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号が前記第２の周波数レベルを有する前記期間に、前記ＲＦ信号を前記第４のパラメータレベルから第５のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号を前記第５のパラメータレベルから前記第２のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成されている、コントローラ。
［形態１５］
形態１１に記載のコントローラであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記プロセッサは、
第１のデジタルパルス信号を前記ＲＦ生成器に提供するように構成され、前記複数のパラメータレベルは、前記第１のデジタルパルス信号と略同期してパルス化し、
第２のデジタルパルス信号を前記ＲＦ生成器に提供するように構成され、前記複数の周波数レベルは、前記第２のデジタルパルス信号と略同期してパルス化し、前記第１のデジタルパルス信号は、３つ以上のロジックレベル間で遷移し、前記第２のデジタルパルス信号は、２つのロジックレベル間で遷移するクロック信号である、コントローラ。
［形態１６］
形態１１に記載のコントローラであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記プロセッサは、前記ＲＦ信号が前記第１の周波数レベルから前記第２の周波数レベルにパルス化する前記期間前後に、前記第１のパラメータレベルから１つ以上の付加的パラメータレベルを介して前記第２のパラメータレベルまで段階的な増加傾向でパルス化する前記ＲＦ信号を生成するよう前記ＲＦ生成器を制御するように構成されている、コントローラ。
［形態１７］
形態１１に記載のコントローラであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記プロセッサは、前記複数のパラメータレベル間で段階的に遷移するよう前記ＲＦ生成器を制御するように構成されている、コントローラ。
［形態１８］
形態１１に記載のコントローラであって、
前記第２の周波数レベルは、前記第１の周波数レベルより大きい、コントローラ。
［形態１９］
形態１１に記載のコントローラであって、
前記複数のパラメータレベルは、複数の電圧レベルを含む、コントローラ。
［形態２０］
形態１１に記載のコントローラであって、
前記複数のパラメータレベルは、複数の電力レベルを含む、コントローラ。
［形態２１］
システムであって、
無線周波数（ＲＦ）生成器と、
前記ＲＦ生成器に接続されたコントローラであって、一定期間に複数のパラメータレベル間および複数の周波数レベル間で同時にパルス化するＲＦ信号を生成するようＲＦ生成器を制御するように構成され、前記複数のパラメータレベルは、第１のパラメータレベルおよび第２のパラメータレベルを含み、前記複数の周波数レベルは、第１の周波数レベルおよび第２の周波数レベルを含む、コントローラと、を備え、
前記一定期間に、前記第１の周波数レベルから前記第２の周波数レベルへの遷移は、前記第１のパラメータレベルから前記第２のパラメータレベルへの遷移と略同期して起こり、前記第２の周波数レベルから前記第１の周波数レベルへの遷移は、前記第２のパラメータレベルから前記第１のパラメータレベルへの遷移と略同期して起こる、システム。
［形態２２］
形態２１に記載のシステムであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記コントローラは、
前記ＲＦ信号が前記第２の周波数レベルを有する期間に、前記ＲＦ信号を前記第１のパラメータレベルから第３のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号を前記第３のパラメータレベルから前記第２のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成されている、システム。
［形態２３］
形態２１に記載のシステムであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記コントローラは、
前記ＲＦ信号が前記第２の周波数レベルを有する期間に、前記ＲＦ信号を前記第１のパラメータレベルから第３のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号が前記第２の周波数レベルを有する前記期間に、前記ＲＦ信号を前記第３のパラメータレベルから第４のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号を前記第４のパラメータレベルから前記第２のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成されている、システム。
［形態２４］
形態２１に記載のシステムであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記コントローラは、
前記ＲＦ信号が前記第２の周波数レベルを有する期間に、前記ＲＦ信号を前記第１のパラメータレベルから第３のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号が前記第２の周波数レベルを有する前記期間に、前記ＲＦ信号を前記第３のパラメータレベルから第４のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号が前記第２の周波数レベルを有する前記期間に、前記ＲＦ信号を前記第４のパラメータレベルから第５のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号を前記第５のパラメータレベルから前記第２のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成されている、システム。
［形態２５］
形態２１に記載のシステムであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記コントローラは、
第１のデジタルパルス信号を前記ＲＦ生成器に提供するように構成され、前記複数のパラメータレベルは、前記第１のデジタルパルス信号と略同期してパルス化し、
第２のデジタルパルス信号を前記ＲＦ生成器に提供するように構成され、前記複数の周波数レベルは、前記第２のデジタルパルス信号と略同期してパルス化し、前記第１のデジタルパルス信号は、３つ以上のロジックレベル間で遷移し、前記第２のデジタルパルス信号は、２つのロジックレベル間で遷移するクロック信号である、システム。
［形態２６］
形態２１に記載のシステムであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記コントローラは、前記ＲＦ信号が前記第１の周波数レベルから前記第２の周波数レベルにパルス化する前記期間前後に、前記第１のパラメータレベルから１つ以上の付加的パラメータレベルを介して前記第２のパラメータレベルまで段階的な増加傾向でパルス化する前記ＲＦ信号を生成するよう前記ＲＦ生成器を制御するように構成されている、システム。
［形態２７］
形態２１に記載のシステムであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記コントローラは、前記複数のパラメータレベル間で段階的に遷移するよう前記ＲＦ生成器を制御するように構成されている、システム。
［形態２８］
形態２１に記載のシステムであって、
前記第２の周波数レベルは、前記第１の周波数レベルより大きい、システム。
［形態２９］
形態２１に記載のシステムであって、
前記複数のパラメータレベルは、複数の電圧レベルを含む、システム。
［形態３０］
形態２１に記載のシステムであって、
前記複数のパラメータレベルは、複数の電力レベルを含む、システム。

Claims

コントローラであって、
プロセッサであって、
一定期間に複数のパラメータレベル間および複数の周波数レベル間で同時にパルス化するＲＦ信号を生成するよう無線周波数（ＲＦ）生成器を制御するように構成され、前記複数のパラメータレベルは、第１のパラメータレベルおよび第２のパラメータレベルを含み、前記複数の周波数レベルは、第１の周波数レベルおよび第２の周波数レベルを含み、前記一定期間に、前記第１の周波数レベルから前記第２の周波数レベルへの遷移は、前記第１のパラメータレベルから前記第２のパラメータレベルへの遷移と略同期して起こり、前記第２の周波数レベルから前記第１の周波数レベルへの遷移は、前記第２のパラメータレベルから前記第１のパラメータレベルへの遷移と略同期して起こる、プロセッサと、
前記プロセッサに接続されたメモリデバイスと、
を備える、コントローラ。
請求項１に記載のコントローラであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記プロセッサは、
前記ＲＦ信号が前記第２の周波数レベルを有する期間に、前記ＲＦ信号を前記第１のパラメータレベルから第３のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号を前記第３のパラメータレベルから前記第２のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成されている、コントローラ。
請求項１に記載のコントローラであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記プロセッサは、
前記ＲＦ信号が前記第２の周波数レベルを有する期間に、前記ＲＦ信号を前記第１のパラメータレベルから第３のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号が前記第２の周波数レベルを有する前記期間に、前記ＲＦ信号を前記第３のパラメータレベルから第４のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号を前記第４のパラメータレベルから前記第２のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成されている、コントローラ。
請求項１に記載のコントローラであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記プロセッサは、
前記ＲＦ信号が前記第２の周波数レベルを有する期間に、前記ＲＦ信号を前記第１のパラメータレベルから第３のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号が前記第２の周波数レベルを有する前記期間に、前記ＲＦ信号を前記第３のパラメータレベルから第４のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号が前記第２の周波数レベルを有する前記期間に、前記ＲＦ信号を前記第４のパラメータレベルから第５のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号を前記第５のパラメータレベルから前記第２のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成されている、コントローラ。
請求項１に記載のコントローラであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記プロセッサは、
第１のデジタルパルス信号を前記ＲＦ生成器に提供するように構成され、前記複数のパラメータレベルは、前記第１のデジタルパルス信号と略同期してパルス化し、
第２のデジタルパルス信号を前記ＲＦ生成器に提供するように構成され、前記複数の周波数レベルは、前記第２のデジタルパルス信号と略同期してパルス化し、前記第１のデジタルパルス信号は、３つ以上のロジックレベル間で遷移し、前記第２のデジタルパルス信号は、２つのロジックレベル間で遷移するクロック信号である、コントローラ。
請求項１に記載のコントローラであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記プロセッサは、前記ＲＦ信号が前記第１の周波数レベルから前記第２の周波数レベルにパルス化する前記期間前後に、前記第１のパラメータレベルから１つ以上の付加的パラメータレベルを介して前記第２のパラメータレベルまで段階的な増加傾向でパルス化する前記ＲＦ信号を生成するよう前記ＲＦ生成器を制御するように構成されている、コントローラ。
請求項１に記載のコントローラであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記プロセッサは、前記複数のパラメータレベル間で段階的に遷移するよう前記ＲＦ生成器を制御するように構成されている、コントローラ。
請求項１に記載のコントローラであって、
前記第２の周波数レベルは、前記第１の周波数レベルより大きい、コントローラ。
請求項１に記載のコントローラであって、
前記複数のパラメータレベルは、複数の電圧レベルを含む、コントローラ。
請求項１に記載のコントローラであって、
前記複数のパラメータレベルは、複数の電力レベルを含む、コントローラ。
システムであって、
無線周波数（ＲＦ）生成器と、
前記ＲＦ生成器に接続されたコントローラであって、一定期間に複数のパラメータレベル間および複数の周波数レベル間で同時にパルス化するＲＦ信号を生成するようＲＦ生成器を制御するように構成され、前記複数のパラメータレベルは、第１のパラメータレベルおよび第２のパラメータレベルを含み、前記複数の周波数レベルは、第１の周波数レベルおよび第２の周波数レベルを含む、コントローラと、を備え、
前記一定期間に、前記第１の周波数レベルから前記第２の周波数レベルへの遷移は、前記第１のパラメータレベルから前記第２のパラメータレベルへの遷移と略同期して起こり、前記第２の周波数レベルから前記第１の周波数レベルへの遷移は、前記第２のパラメータレベルから前記第１のパラメータレベルへの遷移と略同期して起こる、システム。
請求項１１に記載のシステムであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記コントローラは、
前記ＲＦ信号が前記第２の周波数レベルを有する期間に、前記ＲＦ信号を前記第１のパラメータレベルから第３のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号を前記第３のパラメータレベルから前記第２のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成されている、システム。
請求項１１に記載のシステムであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記コントローラは、
前記ＲＦ信号が前記第２の周波数レベルを有する期間に、前記ＲＦ信号を前記第１のパラメータレベルから第３のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号が前記第２の周波数レベルを有する前記期間に、前記ＲＦ信号を前記第３のパラメータレベルから第４のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号を前記第４のパラメータレベルから前記第２のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成されている、システム。
請求項１１に記載のシステムであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記コントローラは、
前記ＲＦ信号が前記第２の周波数レベルを有する期間に、前記ＲＦ信号を前記第１のパラメータレベルから第３のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号が前記第２の周波数レベルを有する前記期間に、前記ＲＦ信号を前記第３のパラメータレベルから第４のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号が前記第２の周波数レベルを有する前記期間に、前記ＲＦ信号を前記第４のパラメータレベルから第５のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成され、
前記ＲＦ信号を前記第５のパラメータレベルから前記第２のパラメータレベルに遷移させるよう前記ＲＦ生成器を制御するように構成されている、システム。
請求項１１に記載のシステムであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記コントローラは、
第１のデジタルパルス信号を前記ＲＦ生成器に提供するように構成され、前記複数のパラメータレベルは、前記第１のデジタルパルス信号と略同期してパルス化し、
第２のデジタルパルス信号を前記ＲＦ生成器に提供するように構成され、前記複数の周波数レベルは、前記第２のデジタルパルス信号と略同期してパルス化し、前記第１のデジタルパルス信号は、３つ以上のロジックレベル間で遷移し、前記第２のデジタルパルス信号は、２つのロジックレベル間で遷移するクロック信号である、システム。
請求項１１に記載のシステムであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記コントローラは、前記ＲＦ信号が前記第１の周波数レベルから前記第２の周波数レベルにパルス化する前記期間前後に、前記第１のパラメータレベルから１つ以上の付加的パラメータレベルを介して前記第２のパラメータレベルまで段階的な増加傾向でパルス化する前記ＲＦ信号を生成するよう前記ＲＦ生成器を制御するように構成されている、システム。
請求項１１に記載のシステムであって、
前記ＲＦ信号を生成するように前記ＲＦ生成器を制御するために、前記コントローラは、前記複数のパラメータレベル間で段階的に遷移するよう前記ＲＦ生成器を制御するように構成されている、システム。
請求項１１に記載のシステムであって、
前記第２の周波数レベルは、前記第１の周波数レベルより大きい、システム。
請求項１１に記載のシステムであって、
前記複数のパラメータレベルは、複数の電圧レベルを含む、システム。
請求項１１に記載のシステムであって、
前記複数のパラメータレベルは、複数の電力レベルを含む、システム。
コントローラであって、
ＲＦ信号を生成するよう無線周波数（ＲＦ）生成器を制御するように構成されたプロセッサであって、前記プロセッサは、前記ＲＦ信号の第１のパラメータレベルを前記ＲＦ信号の第２のパラメータレベルにパルス化するよう前記ＲＦ生成器を制御するように構成され、前記ＲＦ信号の第２のパラメータレベルを前記ＲＦ信号の第３のパラメータレベルにパルス化するよう前記ＲＦ生成器を制御するように構成され、前記ＲＦ信号の第１の周波数レベルを前記ＲＦ信号の第２の周波数レベルにパルス化するよう前記ＲＦ生成器を制御するように構成され、前記第１の周波数レベルは、前記第２のパラメータレベルへの前記第１のパラメータレベルの前記パルス化と同時に、前記第２の周波数レベルにパルス化される、プロセッサと、
前記プロセッサに接続されたメモリデバイスと、
を備える、コントローラ。
請求項２１に記載のコントローラであって、
前記第２のパラメータレベルは、前記第１のパラメータレベルより大きく、前記第３のパラメータレベルは、前記第２のパラメータレベルより大きい、コントローラ。
請求項２２に記載のコントローラであって、
前記第２のパラメータレベルは、前記第１のパラメータレベルより少なくとも既定割合だけ大きく、前記第３のパラメータレベルは、前記第２のパラメータレベルより少なくとも前記既定割合だけ大きく、前記第１のパラメータレベルは、パラメータの複数の値を有し、前記第２のパラメータレベルは、前記パラメータの複数の値を有し、前記第３のパラメータレベルは、前記パラメータの複数の値を有し、前記第１のパラメータレベルの前記複数の値は、既定範囲内であり、前記第２のパラメータレベルの前記複数の値は、既定範囲内であり、前記第３のパラメータレベルの前記複数の値は、既定範囲内である、コントローラ。
請求項２１に記載のコントローラであって、
前記第１のパラメータレベルを前記第２のパラメータレベルにパルス化するために、前記プロセッサは、ある時間に前記第１のパラメータレベルを前記第２のパラメータレベルに遷移するよう前記ＲＦ生成器を制御するように構成され、前記第２のパラメータレベルを前記第３のパラメータレベルにパルス化するために、前記プロセッサは、別の時間に前記第２のパラメータレベルを前記第３のパラメータレベルに遷移するよう前記ＲＦ生成器を制御するように構成されている、コントローラ。
請求項２４に記載のコントローラであって、
前記第２のパラメータレベルへの前記第１のパラメータレベルの前記パルス化と同時に、前記第１の周波数レベルを前記第２の周波数レベルにパルス化するため、前記プロセッサは、前記ＲＦ信号の前記第１のパラメータレベルが前記ＲＦ信号の前記第２のパラメータレベルに遷移する時間に、前記ＲＦ信号の前記第１の周波数レベルを前記ＲＦ信号の前記第２の周波数レベルに遷移するよう前記ＲＦ生成器を制御するように構成されている、コントローラ。
請求項２１に記載のコントローラであって、
前記第２の周波数レベルは、前記第１の周波数レベルより既定割合だけ大きい、コントローラ。
請求項２１に記載のコントローラであって、
前記プロセッサは、前記ＲＦ信号が前記第１の周波数レベルを有する期間に、前記第１のパラメータレベルを生成するよう前記ＲＦ生成器を制御するように構成され、前記プロセッサは、前記ＲＦ信号が前記第２の周波数レベルを有する期間に、前記第２のパラメータレベルおよび前記第３のパラメータレベルを生成するよう前記ＲＦ生成器を制御するように構成されている、コントローラ。
請求項２１に記載のコントローラであって、
前記プロセッサは、前記ＲＦ生成器を制御して、
前記ＲＦ信号を前記第３のパラメータレベルから前記第１のパラメータレベルにパルス化し、
前記ＲＦ信号を前記第１のパラメータレベルから前記第２のパラメータレベルにパルス化し、
前記ＲＦ信号を前記第２のパラメータレベルから前記第３のパラメータレベルにパルス化し、
前記ＲＦ信号を前記第２の周波数レベルから前記第１の周波数レベルにパルス化し、
前記ＲＦ信号を前記第１の周波数レベルから前記第２の周波数レベルにパルス化するように構成されている、コントローラ。
システムであって、
ＲＦ信号を生成するように構成された無線周波数（ＲＦ）生成器と、
ＲＦケーブルを介して前記ＲＦ生成器に接続されたインピーダンス整合回路であって、前記ＲＦケーブルを介して前記ＲＦ信号を受信して、修正ＲＦ信号を出力するように構成されている、インピーダンス整合回路と、
前記修正ＲＦ信号を受信するために前記インピーダンス整合回路に接続されたプラズマチャンバと、
前記ＲＦ生成器に接続されたホストコンピュータであって、
デジタルパルス信号を生成し、
前記デジタルパルス信号を前記ＲＦ生成器に送信して、前記ＲＦ信号の第１のパラメータレベルを前記ＲＦ信号の第２のパラメータレベルにパルス化し、前記ＲＦ信号の前記第２のパラメータレベルを前記ＲＦ信号の第３のパラメータレベルにパルス化し、
別のデジタルパルス信号を生成し、
前記別のデジタルパルス信号を前記ＲＦ生成器に送信して、前記ＲＦ信号の第１の周波数レベルを前記ＲＦ信号の第２の周波数レベルにパルス化し、前記第１の周波数レベルは、前記第２のパラメータレベルへの前記第１のパラメータレベルの前記パルス化と同時に前記第２の周波数レベルにパルス化されるように構成されている、ホストコンピュータと、
を備える、システム。
請求項２９に記載のシステムであって、
前記第２のパラメータレベルは、前記第１のパラメータレベルより大きく、前記第３のパラメータレベルは、前記第２のパラメータレベルより大きい、システム。
請求項２９に記載のシステムであって、
前記第２のパラメータレベルは、前記第１のパラメータレベルより少なくとも既定割合だけ大きく、前記第３のパラメータレベルは、前記第２のパラメータレベルより少なくとも前記既定割合だけ大きく、前記第１のパラメータレベルは、パラメータの複数の値を有し、前記第２のパラメータレベルは、前記パラメータの複数の値を有し、前記第３のパラメータレベルは、前記パラメータの複数の値を有し、前記第１のパラメータレベルの前記複数の値は、既定範囲内であり、前記第２のパラメータレベルの前記複数の値は、既定範囲内であり、前記第３のパラメータレベルの前記複数の値は、既定範囲内である、システム。