JPWO2019181155A1 - 電気回路のシミュレーション方法、及びプログラム - Google Patents

電気回路のシミュレーション方法、及びプログラム Download PDF

Info

Publication number
JPWO2019181155A1
JPWO2019181155A1 JP2020507372A JP2020507372A JPWO2019181155A1 JP WO2019181155 A1 JPWO2019181155 A1 JP WO2019181155A1 JP 2020507372 A JP2020507372 A JP 2020507372A JP 2020507372 A JP2020507372 A JP 2020507372A JP WO2019181155 A1 JPWO2019181155 A1 JP WO2019181155A1
Authority
JP
Japan
Prior art keywords
constant circuit
points
circuit
conductor
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020507372A
Other languages
English (en)
Inventor
阿部　真之
真之 阿部
博 土岐
博 土岐
崇馬 神野
崇馬 神野
秀二 木虎
秀二 木虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osaka University NUC
Original Assignee
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osaka University NUC filed Critical Osaka University NUC
Publication of JPWO2019181155A1 publication Critical patent/JPWO2019181155A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

二次元または三次元の回路シミュレーションの計算において、境界条件の計算量を抑制する。分布定数回路及び集中定数回路の回路構成並びに各変数の初期値を入力し、分布定数回路を直交する二次元又は三次元の格子状の点に分割し、分布定数回路及び集中定数回路の回路構成、並びに各変数の初期値を入力し、回路構成及び初期値の下で新たな伝送理論を拡張した基礎方程式を集中定数回路の回路網における各枝について素子の電圧−電流特性とキルヒホッフの電圧則により定まる条件、集中定数回路の回路網における各節点及び分布定数回路を分割して得られた格子状の点のうち集中定数回路と接続されている点についてキルヒホッフの電流則により定まる条件、及び格子状の点のうち集中定数回路と接続されている点が満たす差分方程式から定まる条件からなる境界条件を用いて解く。

Description

本発明は、電気回路における伝送線路の電位・電流、素子の電位・電流、及び当該電気回路の内外で発生するノイズを含めた周辺電磁界を包括的に計算する、電気回路のシミュレーション方法、及びプログラムに関する。
従来、機器周辺の電磁界をシミュレーションで調べる場合、(1)機器を構成する回路の情報の入力、(2)集中定数回路理論や多導体伝送線路に関する分布定数回路理論（非特許文献１参照）に基づく伝送線路や素子の電位・電流の計算、(3)電磁界の計算、の順で行っていた。もしくは、伝送線路や素子の電位・電流を初期値とし電磁界を計算していた。もしくは、電源を等価な電磁場源とし電磁界を計算していた。しかし、実際には伝送線路や素子の電位・電流と周辺の電磁界とは相互作用しており、相互作用が考慮されない従来の電磁界計算方法では電磁界を精度よく計算することができなかった。そのため、ひとまずシミュレーションによる計算結果に基づいて回路設計をした上で、結果的に発生してしまった電磁ノイズに対して、経験的に知られている方法や対症療法などによる対策をとるのが一般的であった。
このような中、多導体伝送線路理論とアンテナ理論とを融合し、伝送線路の電位・電流、素子の電位・電流、及びこれらから発生するノイズを含めた電磁界を包括的に計算するための新たな伝送理論が提唱された。
この新たな伝送理論は、従来の多導体伝送線路理論にアンテナ理論を取り込んだものであり、その基礎方程式として、スカラーポテンシャルＵ(t,x)とベクトルポテンシャルＡ(t,x)について、以下の式（１）〜（４）がマクスウェルの方程式から直接導出される。
Figure 2019181155
 ただし、ｔは時刻、ｘ及びｘ'は各伝送線路上の位置、ｉ、ｊ(＝１,２，・・・,ｎ)は各伝送線路の番号、Ｕi(ｔ,ｘ)及びＡi(ｔ,ｘ)はそれぞれ時刻ｔ、位置ｘにおける伝送線路ｉのスカラーポテンシャル（電位）及びベクトルポテンシャル、Ｉj(ｔ,ｘ)は時刻ｔ、位置ｘにおける伝送線路ｊに流れる電流、Ｐij及びＬijはそれぞれ伝送線路ｉ、ｊ間の電位係数及び誘導係数、Ｒiは伝送線路ｉの単位長さあたりの抵抗、~Ｕ(ｔ,ｘ)及び~Ａ(ｔ,ｘ)は時刻ｔ、位置ｘにおける電磁放射量を示すアンテナ項、εは誘電率、μは透磁率、Ｑｔ(ｔ,ｘ)及びＩｔ(ｔ,ｘ)は時刻ｔ、位置ｘにおける全伝送線路の電荷及び電流である。以下では、Ｐijを要素とする行列をＰｄと呼ぶ場合がある。また、Ｌijを要素とする行列をＬｄと呼ぶ場合がある。
この基礎方程式を解くには、適切な境界条件を与える必要がある。境界条件は、例えば、分布定数回路と集中定数回路との接続条件を用いて与えることが可能であるところ、特許文献１では、分布定数回路である多導体線路が一方向に延びる一次元の系において、分布定数回路と集中定数回路との接続条件を用いて境界条件を与え、効率的に計算する方法を示している。
国際公開第２０１７／０５６５７４号
基礎方程式は、次の式（１）’〜（４）’のようにｘ軸と直交するｙ軸方向の成分を考慮に加えて二次元に、つまり有限の大きさをもつ導体における信号の伝達を記述することに拡張することができる。なお、式（１）’〜（４）’は、導体面間の遅延を考慮に入れることにより、現実の系をより正確に表したものとなっている。また、式は省略するが、同様にｚ軸方向を加えて三次元導体に拡張することも可能である。
Figure 2019181155
 ただし、ｔは時刻、ｘ及びｘ'は導体上のｘ方向における位置、ｙ及びｙ'は各導体上のｙ方向における位置、ｉ、ｊ(＝１,２，・・・,ｎ)は各導体の番号、Ｕi(ｔ,ｘ,ｙ)及びＡxi(ｔ,ｘ,ｙ)はそれぞれ時刻ｔ、位置（ｘ,ｙ）における導体ｉのスカラーポテンシャル（電位）及びx方向のベクトルポテンシャル、ＩＸj(ｔ,ｘ,ｙ)は時刻ｔ、位置（ｘ,ｙ）における導体ｊに流れる電流のｘ方向成分、Ｐi(x,y) i(x,y)及びＬi(x,y) i(x,y)はそれぞれ位置（ｘ,ｙ）近傍における導体ｉの自己電位係数及び自己誘導係数で電磁気学の理論を用いて計算できる。Ｒiは導体ｉの単位長さあたりの抵抗、~Ｕ(ｔ,ｘ,ｙ)、~Ａｘi(ｔ,ｘ,ｙ)及び~Ａｙi(ｔ,ｘ,ｙ)は時刻ｔ、位置（ｘ,ｙ）における電磁放射量を示すアンテナ項（~Ａについての添え字ｘはｘ方向成分であることを示す）、εは誘電率、μは透磁率、Ｑｉ(ｔ,ｘ,ｙ)時刻ｔ、位置（ｘ,ｙ）における導体ｉの電荷密度、~ｄｉｊは導体i、j間の距離をあらわすが、導体の構造や次元によって近似値を使う。例えば、電磁気学で用いられている幾何学的平均距離やそれに類似する手法を用いて算出することがある。さらに導体をセルに区分した場合の距離とする場合もある。以下では、ＰＸijを要素とする行列をＰｘｄと呼ぶ場合がある。また、ＬＸijを要素とする行列をＬｘｄと呼ぶ場合がある。また、Ｎは導体の数を表す。
したがって、原理的には特許文献１に記載の方法をそのまま二次元や三次元の系に適用することは可能であると言える。
しかしながら、分布定数回路が二次元または三次元に広がる形状を有する系に、特許文献１に記載の方法を適用すると、以下で説明するように、境界条件を表す式が複雑化し、計算量が膨大となってしまう。
図１は、２つの平面導体である分布定数回路１１に、電源Ｖｓや抵抗Ｒからなる集中定数回路１２が接続された回路系１を示している。図１に示されるように、分布定数回路１１は、格子状の点の集合として表現される。図１において、黒い丸は電位Ｕが定義される点であり、白い丸は電位Ｕが定義される点間の電流Ｉが定義される点である。図１に例示されるような二次元の分布定数回路を含んだ回路系における境界条件には、以下の３つの条件が含まれる。
第１は、集中定数回路の回路網の各枝における素子の電圧−電流特性とキルヒホッフの電圧則により定まる条件であり、式（５）のように一般化して表すことができる。

Ｕi(ｔ,ｘ,ｙ)−Ｕj(ｔ,ｘ,ｙ)＝Ｖij(ｔ)＋Ｚij・Δ・Ｉij(ｔ) （５）

ただし、Ｉij(ｔ)は集中定数回路側で時刻ｔにおいて節点ｉからｊ(≠ｉ)に流れる電流であり、Ｖijは集中定数回路側で時刻ｔにおいて節点ｉ、ｊ(≠ｉ)間に接続される電源電圧である。また、Ｚijは節点ｉ、ｊ(≠ｉ)間に接続される負荷であり、Δは、節点ｉと節点ｊの間に挿入される負荷の種類に応じて、Ｚijが抵抗Ｒijのとき１、ＺijがインダクタＬijのときｄ／ｄｔ、Ｚijがキャパシタ１／Ｃijのとき(ｄ／ｄｔ)-1である。
例えば図１の回路系の場合、この条件は、次のようになる。
Figure 2019181155
第２は、集中定数回路が接続される各節点におけるキルヒホッフの電流則から定まる条件である。特に分布定数回路と集中定数回路が接続される節点においては、式（６）のように一般化して表される。
Figure 2019181155
 ただし、βは節点ｊにおける分布定数回路に流出または流入する電流の向きを表し、節点ｊから電流が流出する場合には１、節点ｊに電流が流入する場合には−１を取る。また、電流Ｉｉjは節点ｉと節点ｊを結ぶ枝ｉj間をｉからjに向かって流れる方向を正とした時の電流の大きさを表す。
図１の回路系の場合、この条件は、次のようになる。
Figure 2019181155
第３は、分布定数回路として表現される導体の境界部における各点が満たす差分方程式から定まる条件である。この差分方程式は、基礎方程式（１）’を離散化し、分布定数回路の境界部では効果の少ないアンテナ項〜Ｕを除くとともに、境界部において定義範囲外となる点を定義範囲内の点にて近似する処理を施すことによって得られる。この差分方程式は、式（７）のように一般化して表すことができる。
Figure 2019181155
 ただし、式（７）において、
Figure 2019181155
 である。また、係数ａ（ｋ,ｌ）、ｂ（ｋ,ｌ）、ｃ（ｋ,ｌ）、ｄ（ｋ,ｌ）、ｅ（ｋ,ｌ）、及びｆ（ｋ,ｌ）は図２中に符号Ａ〜Ｈで示した場所、に応じて次表の値を取る。なお、図２は長方形の平面導体を格子状の点（ｘ方向に０〜Ｍ、ｙ方向に０〜Ｎ）の集合として表現した模式図である。ただし、ここでのNは式（１）’〜（４）’のNとは異なるものとして定義している。図１と同様、黒い丸は電位Ｕが定義される点であり、白い丸は電位Ｕが定義される点間の電流密度Ｉが定義される点である。
Figure 2019181155
また、ＵやＩの右上に付されたｍは、当該ベクトルが時刻ｔ＝ｍ・Δｔにおけるものであることを示す。
例えば、図１の回路系の場合、分布定数回路の境界部における各点が満たす差分方程式から定まる条件は、次のようになる。なお、下の式では、式変形によりｍ＋１の項を左辺に移動している。
Figure 2019181155
 ただし、上の式における電流Ｉの添え字の表記方法について、例えば、Ｕ１の定義されている点からｘ方向にｋ、ｙ方向にｌだけずれた点におけるｘ方向に流れる電流をＩｘ１＋（ｋ，ｌ）と表し、Ｕ４の定義されている点からｘ方向に−ｋ、ｙ方向に−ｌだけずれた点におけるｙ方向に流れる電流をＩｙ４−（ｋ，ｌ）と表すものとする。
これらの条件は、１つの行列式にまとめると、式（８）のように表すことができる。
Figure 2019181155
 なお、式（８）において、各ベクトルの右上に付されたｍは、当該ベクトルが時刻ｔ＝ｍ・Δｔにおけるものであることを示す。UV0 ｍは、導体iごとの境界の節点でのスカラーポテンシャル（電位）を要素とするベクトルである。また、vI0 ｍは電流源が接続されていない各節点間に流れる電流Iij0 ｍ及び各導体に流れる電流Iｉ0 ｍを要素とするベクトルであり、vIJ0 m+1は電流源が接続されている各節点間に流れる電流IJij 0 m+1を要素とするベクトルである。また、Ａdは各節点における、電流源が含まれない各節点間接続への関わりの有無及び各伝送線路との接続の有無を示す接続行列であり、ＡdJは各節点における、電流源が含まれる各節点間接続への関わりの有無を示す接続行列である。また、VVは、各節点間に加えられる電圧Ｖijを要素とするベクトルである。また、Zdr及びZdlは、いずれも各節点間のインピーダンス及び各伝送線路間の特性インピーダンスを要素とするインピーダンス行列である。定義範囲外となる点の近似処理に伴い式（８）の右辺で用いるインピーダンス行列（Zdr）と左辺で用いるインピーダンス行列（Zdl）は、同一でなくなるため、両者を区別して表記している。γｄ、δdは、各節点間に接続される素子の種類に応じたγij、δijを要素とする対角行列である。すなわち、抵抗Ｒijが接続されている場合には、Ｚij＝Ｒij、γij＝１、δij＝１となる。また、インダクタＬijが接続されている場合には、Ｚij＝２Ｌij／Δｔ、γij＝１、δij＝−１となる。また、キャパシタＣijが接続されている場合には、Ｚij＝Δｔ／２Ｃij、γij＝−１、δij＝１となる。
図１の回路系の場合、式（８）において用いられる行列及びベクトルは次のとおりである。
Figure 2019181155
Figure 2019181155
このように、境界条件を計算するための行列の大きさは、集中定数回路の枝の数、集中定数回路に接続されている節点の数及び分布定数回路において境界部分に位置する点の数を合わせた数の行および列を有する行列となる。例えば図１の回路の場合、集中定数回路の枝の数が６本、集中定数回路に接続されている節点の数が１１個、分布定数回路の境界部に位置する点の数が８個であるから、これらを合計した２５行×２５列の行列の式となっている。より大きな分布定数回路について計算を行う場合や、計算の精度を高めるべく分布定数回路を表す格子状の点の格子間隔を狭めて点の数を増やした場合には、行列の大きさが飛躍的に大きくなり、計算負荷が増大するという問題が生じる。
また、式（８）において係数ベクトルｃやｅは、導体の境界における位置に応じて決まるものである。導体の形状が複雑となりより細かい格子に分割するようになると、境界に位置する点の数が増加し境界条件の行列式が複雑になり、その結果煩雑な計算が必要となる。
本発明の課題は、上記の問題を解決し、二次元または三次元の回路計算において、境界条件の計算量を抑制することのできる電気回路のシミュレーション方法、及びプログラムを提供することにある。
上記の課題を解決すべく、本発明の電気回路のシミュレーション方法は、コンピュータが、分布定数回路を構成する多導体における電位と電流密度、分布定数回路に接続される集中定数回路を構成する素子における電位と電流、及び各回路からの電磁放射量を計算する、電気回路における電位、電流、及び周辺電磁界の計算方法であって、分布定数回路及び集中定数回路の回路構成、並びに各変数の初期値を入力する回路構成入力ステップと、分布定数回路を含む領域を直交する二次元又は三次元の格子状の点に分割する格子分割ステップと、分布定数回路及び集中定数回路の回路構成、並びに各変数の初期値を入力する回路構成入力ステップと、回路構成及び初期値の下で、二次元又は三次元に拡張された新たな伝送理論を拡張した基礎方程式を、集中定数回路の回路網における各枝について素子の電圧−電流特性とキルヒホッフの電圧則により定まる条件、集中定数回路の回路網における各節点及び格子分割ステップで得られた格子状の点のうち集中定数回路と接続されている点についてキルヒホッフの電流則により定まる条件、及び、格子分割ステップで得られた格子状の点のうち集中定数回路と接続されている点が満たす差分方程式から定まる条件からなる境界条件を用いて解くことにより、分布定数回路である多導体における電位と電流密度、素子における電位と電流、及び電磁放射量を得る計算ステップと、を実行することを特徴とする。
また、本発明に係るプログラムは、コンピュータに上記の電気回路のシミュレーション方法を実行させることを特徴とする。
２つの平面導体である分布定数回路に、集中定数回路である電源Ｖｓや抵抗Ｒからなる回路網が接続された回路系を示している。 図２は長方形の平面導体を格子状の点の集合として表現した模式図である。 ＦＤＴＤ法を適用すべく離散化した式を回路系に適用して計算を行う手順を示すフローチャートである。 図４（ａ）は、長方形の平面導体を配置した領域を格子状に分割した状態を示している。図４（ｂ）は、図４（ａ）に対応する場所行列を示している。 図５（ａ）は、図４（ｂ）の場所行列に対応する係数行列Ｘを示している。図５（ｂ）は、図４（ｂ）の場所行列に対応する係数行列Ｙを示している。 図３のフローチャートにおけるステップＳ０６のサブルーチンの手順を示すフローチャートである。
分布定数回路の境界部の点について、集中定数回路と接続されている点と接続されていない点とを区別して扱うことにより、境界条件を計算するための行列の大きさを劇的に小さくするとともに、計算の負荷を減少することのできる方法を見出した。
背景技術で説明したように、境界条件は、式（８）の行列式で表すことができる
本発明においては、これらの行列式に用いる各行列を作る際、分布定数回路の境界部にある点のうち集中定数回路と接続されない点については、行列式に含めないようにする。例えば、図１の回路では、分布定数回路の境界部にある点（それぞれ番号１〜８で示される）のうち、点１、２、７、８には集中定数回路に接続されていない。すなわち、点１、２、７、８についての電流保存則により定まる条件、および点１、２、７、８についての分布定数回路が満たす差分方程式から定まる条件が省かれる。例えば、行列Ａは、背景技術において説明したように、各節点における節点間接続への関わりの有無、及び各節点と分布定数回路の境界部の点との接続の有無を示す接続行列であるところ、分布定数回路の境界部の点のうちで集中定数回路との接続がある点のみが行列Ａに含まれることになる。その結果、行列の大きさは省かれた条件の数に対応して８行、８列小さくなり、１７行×１７列となる。
このように、行列の大きさは、集中定数回路の枝の数、集中定数回路に接続されている節点の数、及び分布定数回路の境界部の点のうち集中定数回路と接続されている点の数に依存するが、分布定数回路の境界部の点のうち集中定数回路と接続されていない点の数には依存しない。このため、分布定数回路を表す格子状の点の格子間隔を狭める等により分布定数回路の境界部の点の数が増加したとしても、分布定数回路の境界部にある点のうち集中定数回路と接続されている点の数が増えなければ行列が大きくなることはない。したがって、計算負荷の増加を抑制しつつ精度を高めることができる。
一方、境界条件の行列式から省かれた集中定数回路が接続されていない点については、分布定数回路内の境界以外の点とともに計算することができる。
図２は長方形の平面導体を格子状の点（ｘ方向に０〜Ｍ、ｙ方向に０〜Ｎ）の集合として表現した模式図である。図１と同様、黒い丸は電位Ｕが定義される点であり、白い丸は電位Ｕが定義される点間の電流密度Ｉが定義される点である。
２次元の分布定数回路では、分布定数回路内の境界以外の点（図２におけるＵ（ｋ，ｌ））における時刻ｔ＝（ｍ＋１）×Δｔの電位Ｕ（ｋ，ｌ） ｍ＋１は式（９）にて求められる。
Figure 2019181155
一方、分布定数回路における境界部分の式は、境界部において定義範囲外となる点を定義範囲内の点にて近似する処理を行う結果として、次の式に示されるように位置（それぞれ図２における符号Ａ〜Ｈに対応する）によって異なる。
Figure 2019181155
これらの式は式（９）とまとめて、次の式（１０）のように一般化することができる。
Figure 2019181155
ここで、Ｘｉ（ｋ，ｌ）及びＹｉ（ｋ，ｌ）は、それぞれ係数行列ＸとＹの行列要素であり、導体ｉについてのｋ行ｌ列の点について明記している。
係数行列Ｘ及びＹの各要素の値は、上述のように対応する分布定数回路における点の位置に応じて０または１または２の値を取る。例えば、分布定数回路の境界部以外の場所にある点については、式（９）に対応して、Ｘ及びＹの要素はいずれも１となる。また、角に位置する点ではＸ及びＹの要素はいずれも１となる。上辺及び下辺の点（すなわち、Ｙ方向については境界となるがＸ方向については境界とならない点）については、Ｘの要素が１、Ｙの要素が２となる。左辺及び右辺の点（すなわち、Ｘ方向については境界となるがＹ方向については境界とならない点）については、Ｘの要素が２、Ｙの要素が１となる。導体がない場合はいずれの行列においても０とする。なお、ＸとＹの効率的な求め方については後述する。
この式（１０）を用いれば、境界に位置するか否かに関わらず、分布定数回路内の集中定数回路と接続されていない全て点の電位をまとめて表現し、一括して計算することができる。
〔ＦＤＴＤ法の適用〕
回路系における電磁界の新たな伝送理論に基づく計算は、ＦＤＴＤ（Finite Difference Time Domain：有限差分時間領域）法を用いることで効率的に行うことができる。ＦＤＴＤ法では、未知電界を配置する格子と未知磁界を配置する格子とを、格子の半分の幅だけずらすＹｅｅ格子という構造により解析が行なわれる。ＦＤＴＤ法は、これらの未知電界及び磁界と、隣接する未知電界及び磁界との間に働く関係式を、マクスウェルの方程式（ファラデーの電磁誘導法則とアンペールの法則）を空間的・時間的に差分化（離散化）することによって導き、それを基に未知電界及び磁界をあるタイムステップを単位に更新していくことで全体の電磁界挙動を求める解析手法である。この解析手法に従えば、あるタイムステップで電界を更新し、１／２タイムステップ後に磁界を更新し、１タイムステップ後に電界を更新するというようにして、電界及び磁界を交互に求めることができる。特に、空間及び時間の離散化に用いるグリッドの間隔を十分に小さく設定することで、電磁界の時間変化を詳細かつ効率的にシミュレートすることができる。本発明ではこの手法を伝送線路内の電位および電流を求めるときに利用している。伝送線路部分と集中回路部分の境界条件においては、ＦＤＴＤで計算した結果と集中定数側で用いられる回路理論をもとにした理論を用いることで計算が可能になる。具体的には、集中定数側では、キルヒホッフの電圧則およびキルヒホッフの電流則、素子の電圧−電流特性を用いればよい。
このようにＦＤＴＤ法に適用すべく、二次元に拡張した式を、空間的・時間的に離散化する。このとき、導体ｉ上のｘ方向の位置ｘ＝ｋ・Δｘ（ｋ＝０,１,・・・,Ｎ、Ｌ＝Ｎ・Δｘ）、導体ｉ上のｙ方向の位置ｙ＝ｌ・Δｙ（ｌ＝０,１,・・・,Ｍ、Ｗ＝Ｗ・Δｙ）及び時刻ｔ＝ｍ・Δｔ（ｍ＝０,１,・・・,任意）におけるスカラーポテンシャルをＵｉ(k,l) m、電流のｘ方向成分をＩｘｉ(k,l) mと表すこととする。ｋの部分がｋ＋１／２でｍの部分がｍ＋１／２であるような場合には、Ｉｘｉ(k+1/2,l) m+1/2というように表す。このようにして、ＦＤＴＤ法の格子を０を起点としてｘ方向に伝送路長Ｌ、ｙ方向に伝送路幅Ｗまでの範囲で、ｔ方向に任意の時間までの範囲で、それぞれ定義する。
基礎方程式の式（１）’については、離散化するとともに、分布定数回路の境界部分における集中定数回路に接続されていない点を非境界部分の点とともに計算するための係数行列の要素Ｘｉ（ｋ，ｌ）及びＹｉ（ｋ，ｌ）を組み込んで、式（１）’’とする。
Figure 2019181155
また、式（２）’〜（４）’については、それぞれ次のように離散化して、式（２）’’〜（４）’’とする。
Figure 2019181155
 Ｒは点ｉ（ｋ＋１／２、ｌ＋１／２）から点ｊ（ｋ’＋１／２、ｌ’＋１／２）までにかかる時間を差分時間で割ったものである。つまり、Ｒは差分時間の何倍、遅れているかを表している。ここで、Ｑは差分時間の整数倍、Ｉは差分時間の半整数倍の時間で値が定義されている。Ｒがその時間でない場合は、その前後で定義されている時間の値を用いて補完する。例えば、線形補完などを用いればよい。
なお、ＱおよびＩは整数点でしか定義されていないので、非整数の点については、線形近似（すなわち、当該非整数点を挟む２つの整数点の値を按分）して得られる値とする。
また、任意の点における電荷と電流の連続性について、式（１１）を得る。
Figure 2019181155
〔計算の手順〕
続いて、以上のようにＦＤＴＤ法を適用すべく離散化した式を回路系に適用して計算を行う手順を、図３に示すフローチャートを参照して説明する。
はじめに、対象とする分布定数回路を離散化した式に当てはめられるよう、分布定数回路を構成する導体を格子点に分割する（ステップＳ０１）。すなわち、分布定数回路を構成する長方形の平面導体（図４（ａ）における斜線部）を配置した領域を、格子状に分割する（図４（ａ）。なお、図４（ａ）中に示したように、水平方向をｘ軸、垂直方向をｙ軸とする。本例では、ｘ方向にＮ個、ｙ方向にＭ個の格子状の点に分割できたものとする。
次に、分布定数回路の形状に応じた場所行列を作成する（ステップＳ０２）。この場所行列は、格子状の点に対応したｋ行ｌ列の行列であり、その要素は、図４（ｂ）に模式的に示したように、格子状の点に導体が存在する場合には１、存在しない場合には０の値となる。
続いて、場所行列をもとに係数行列Ｘ及びＹを生成する（ステップＳ０３）。係数行列Ｘの要素Ｘｉ（ｋ，ｌ）は、図５（ａ）に示したように、導体が存在しない点（場所行列の要素値が０の点）については０とする。また、ｘ方向において導体の端部となっている点については２、その他の導体が存在する点については１とする。
同様に、係数行列Ｙの要素Ｙｉ（ｋ，ｌ）は、図５（ｂ）に示したように、導体が存在しない点（場所行列の要素値が０の点）については０とする。また、ｙ方向において導体の端部となっている点については２、その他の導体が存在する点については１とする。
このＸｉ（ｋ，ｌ）及びＹｉ（ｋ，ｌ）を要素とする係数行列Ｘ及びＹは、集中定数回路に接続されていない分布定数回路内の点のポテンシャルＵの計算（後述のステップＳ１４）に用いられる。
続いて、集中定数回路の回路網及び集中定数回路が接続される箇所について、集中定数回路と分布定数回路の接続条件に基づき、式（８）を用いて境界条件の行列式を作る（ステップＳ０４）。この行列式には、分布定数回路の境界部分の点のうち集中定数回路に接続されていない点は含まれないので、行列式のサイズを抑制することができる。
続いて、ｍ＝０から任意の時刻までの計算を順次行う。なお、各素子についての電位、電流、電荷、及びアンテナ項の初期値は適宜設定する。
まず、ｍ＝０（時刻ｔ＝０・Δｔ）とし（ステップＳ０５）、導体の電位・電流密度、素子の電位・電流、及び周辺電磁界を計算する（ステップＳ０６）。
図６は、ステップＳ０６のサブルーチンの手順を示すフローチャートである。このサブルーチンの各ステップでは、与えられた初期値または既に計算済みの電位・電流・電磁界の値を利用して次の時刻における電位・電流・電磁界を計算する。
初めにステップＳ０４で作った境界条件の行列式を解くことにより、集中定数回路が接続された点におけるＵとＩを計算する（ステップＳ１１）。続いて、ステップＳ１１で用いたＩを式（１１）に適用して、集中定数回路が接続されている点でのＱｉ（ｋ,ｌ） ｍ＋１を求める（ステップＳ１２）。さらに、ステップＳ１２で求めたＱｉ（ｋ,ｌ） ｍ＋１を式（３）’’に適用して、集中定数回路が接続されている点での~Ｕ（ｋ,ｌ） ｍ＋１を求める（ステップＳ１３）。
続いて、式（１）’’を用いて、集中定数回路が接続されていない点のＵｉ（ｋ,ｌ） ｍ＋１を求める（ステップＳ１４）。続いて、式（１１）を用いて、集中定数回路が接続されていない点のＱｉ（ｋ,ｌ） ｍ＋１を求める（ステップＳ１５）。さらに、式（３）’’を用いて集中定数回路が接続されていない点の~Ｕ（ｋ,ｌ） ｍ＋１を求める（ステップＳ１６）。
続いて、式（４）’’を用いて、集中定数回路が接続されていない点の~Ａを求める（ステップＳ１７）。続いて、式（２）’’を用いて、集中定数回路が接続されていない点のＩｘｉ（ｋ＋１／２,ｌ） ｍ＋３／２、Ｉｙｉ（ｋ,ｌ＋１／２） ｍ＋３／２等の各部の電流密度を求める（ステップＳ１８）。
以上により、あるｍの値のとき（例えばｍ＝０）の導体の電位・電流密度、素子の電位・電流、及び当該電気回路の内外で発生するノイズを含めた周辺電磁界を計算することができる。
ステップＳ０６における計算が終了すると、ｍが所定値に達したか否かを判定し（ステップＳ０７）、所定値に達していない場合（ステップＳ０７；Ｎｏ）には、ｍを１増加させて（ステップＳ０８）処理をステップＳ０６に戻す。一方、ステップＳ０７においてｍが所定値に達している場合（ステップＳ０７；Ｙｅｓ）、所望の時刻までの計算が終了したものとして、処理を終了する。
以上のようにして、ｍが０から任意の値まで、ｍを順次増加させつつ、初期値または既に計算済みの電位・電流・電流密度・電磁界の値を利用して、導体の電位・電流密度、素子の電位・電流、及び当該電気回路の内外で発生するノイズを含めた周辺電磁界を計算することができる。
なお、上記の実施形態では、二次元の分布定数回路を例に説明をしたが、三次元の分布定数回路についても本発明の手法を同様に適用することができる。
以上で説明した電気回路のシミュレーション方法によれば、二次元又は三次元の伝送線路をシミュレーションする場合であっても、境界条件の行列式が複雑化することを抑制することができ、シミュレーションの計算負荷を抑制することができる。
また、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。例えば、上記の実施形態では、分布定数回路が二次元の平面導体である場合を例に説明したが、分布定数回路が三次元の導体である場合にも本発明を適用することができる。分布定数回路が三次元の導体である場合、新たな伝送理論の基礎方程式は、式（１）’’’〜式（４）’’’のように拡張することができる。
Figure 2019181155
 ただし、ｔは時刻、ｘ及びｘ'は導体上のｘ方向における位置、ｙ及びｙ'は各導体上のｙ方向における位置、ｚ及びｚ'は各導体上のｚ方向における位置、ｉ、ｊ(＝１,２，・・・,ｎ)は各導体の番号、Ｕi(ｔ,ｘ,ｙ,ｚ)及びＡxi(ｔ,ｘ,ｙ,ｚ)はそれぞれ時刻ｔ、位置（ｘ,ｙ,ｚ）における導体ｉのスカラーポテンシャル（電位）及びx方向のベクトルポテンシャル、ＩＸj(ｔ,ｘ,ｙ,ｚ)は時刻ｔ、位置（ｘ,ｙ,ｚ）における導体ｊに流れる電流のｘ方向成分、Ｐi(x,y,z)i(x,y,z)及びＬi(x,y,z)i(x,y,z)はそれぞれ位置（ｘ,ｙ,ｚ）近傍における導体ｉの自己電位係数及び自己誘導係数で電磁気学の理論を用いて計算できる。Ｒiは導体ｉの単位長さあたりの抵抗、~Ｕ(ｔ,ｘ,ｙ,ｚ)、~Ａｘｉ(ｔ,ｘ,ｙ,ｚ)、~Ａｙｉ(ｔ,ｘ,ｙ,ｚ)、及び~Ａｚｉ(ｔ,ｘ,ｙ,ｚ)は時刻ｔ、位置（ｘ,ｙ,ｚ）における電磁放射量を示すアンテナ項（~Ａについての添え字ｘはｘ方向成分であることを示す）、εは誘電率、μは透磁率、Ｑｉ(ｔ,ｘ,ｙ,ｚ)は時刻ｔ、位置（ｘ,ｙ,ｚ）における導体ｉの電荷密度、~ｄｉｊは導体i、j間の距離をあらわすが、導体の構造や次元によって近似値を使う。例えば、電磁気学で用いられている幾何学的平均距離やそれに類似する手法を用いて算出することがある。さらに導体をセルに区分した場合の距離とする場合もある。以下では、ＰＸijを要素とする行列をＰｘｄと呼ぶ場合がある。また、ＬＸijを要素とする行列をＬｘｄと呼ぶ場合がある。また、Ｎは導体の数を表す。
また、境界条件の行列式である式（８）は次の式（８）’のように拡張することができる。
Figure 2019181155
本発明の、電気回路のシミュレーション方法は、コンピュータに実行させることが可能である。コンピュータに本発明の、電気回路のシミュレーション方法を実行させる場合、各処理ステップにおける処理内容はプログラムによって記述される。そのプログラムは、例えば、ハードディスク装置に格納されており、実行時には、必要なプログラムやデータがＲＡＭ(Random Access Memory)に読み込まれて、そのプログラムがＣＰＵにより実行されることにより、コンピュータ上で各処理内容が実現される。

Claims (8)

  1. コンピュータが、分布定数回路を構成する多導体における電位と電流密度、前記分布定数回路に接続される集中定数回路を構成する素子における電位と電流、及び各回路からの電磁放射量を計算する、電気回路における電位、電流、及び周辺電磁界の計算方法であって、
    前記分布定数回路及び前記集中定数回路の回路構成、並びに各変数の初期値を入力する回路構成入力ステップと、
    前記分布定数回路を含む領域を直交する二次元又は三次元の格子状の点に分割する格子分割ステップと、
    前記分布定数回路及び前記集中定数回路の回路構成、並びに各変数の初期値を入力する回路構成入力ステップと、
    前記回路構成及び前記初期値の下で、二次元又は三次元に拡張された新たな伝送理論を拡張した基礎方程式を、
    前記集中定数回路の回路網における各枝について素子の電圧−電流特性とキルヒホッフの電圧則により定まる条件、
    前記集中定数回路の回路網における各節点及び前記格子分割ステップで得られた格子状の点のうち前記集中定数回路と接続されている点についてキルヒホッフの電流則により定まる条件、
    及び、前記格子分割ステップで得られた格子状の点のうち前記集中定数回路と接続されている点が満たす差分方程式から定まる条件
    からなる境界条件を用いて解くことにより、前記多導体における電位と電流密度、前記素子における電位と電流、及び前記電磁放射量を得る計算ステップと、
    を実行することを特徴とする、電気回路のシミュレーション方法。
  2. 前記分布定数回路を分割して得られた格子状の点について、格子の各軸方向について係数行列を生成する係数行列生成ステップをさらに備え、
    前記計算するステップにおいて、前記分布定数回路を分割して得られた格子状の点のうち、前記分布定数回路の境界部にある点であって、前記集中定数回路と接続されていない点のスカラーポテンシャルを、前記係数行列を用いることにより、前記分布定数回路を分割して得られた格子状の点のうち、前記分布定数回路の境界部にない点におけるスカラーポテンシャルとともに計算することを特徴とする請求項１に記載の電気回路のシミュレーション方法。
  3. 前記係数行列生成ステップにおいて、格子状の点が前記分布定数回路の外の点である場合には当該点に対応する係数行列の要素を０とし、格子状の点が格子の１つの軸方向に関して両側に前記分布定数回路内の点を有する場合には当該点に対応する当該1つの軸方向に関する係数行列の要素を１とし、格子状の点が格子の１つの軸方向に関して一方の側にのみ前記分布定数回路内の点を有する場合には当該点に対応する当該1つの軸方向に関する係数行列の要素を２とすることにより、各軸方向についての前記係数行列を生成することを特徴とする請求項１に記載の電気回路のシミュレーション方法。
  4. 前記格子分割ステップにおいて、前記分布定数回路を直交する二次元の格子状の点に分割し、
    前記新たな伝送理論の基礎方程式は、
    Figure 2019181155
     （ｔは時刻、ｘ及びｘ'は各導体上の位置、ｙ及びｙ'は各導体上のｙ方向における位置、ｉ、ｊ(＝１,２，・・・,ｎ)は各導体の番号、Ｕi(ｔ,ｘ,ｙ)及びＡｘi(ｔ,ｘ,ｙ)はそれぞれ時刻ｔ、位置（ｘ,ｙ）における導体ｉのスカラーポテンシャル（電位）及びｘ方向のベクトルポテンシャル、ＩＸj(ｔ,ｘ,ｙ)は時刻ｔ、位置（ｘ,ｙ）における導体ｊに流れる電流のｘ方向成分、Ｐi(x,y,z)i(x,y,z)及びＬi(x,y,z)i(x,y,z)はそれぞれ導体ｉ、ｊ間の電位係数及び誘導係数、Ｒiは導体ｉの単位長さあたりの抵抗、~Ｕ(ｔ,ｘ)、~Ａｘｉ(ｔ,ｘ,ｙ)及び~Ａｙｉ(ｔ,ｘ,ｙ)は時刻ｔ、位置（ｘ,ｙ）における電磁放射量を示すアンテナ項（~Ａについての添え字ｘはｘ方向成分であることを示す）、εは誘電率、μは透磁率、Ｑｉ(ｔ,ｘ,ｙ)は時刻ｔ、位置（ｘ,ｙ）における導体ｉの電荷密度、~ｄｉｊは導体i、j間の距離、Ｎは導体の数）で表されることを特徴とする請求項１から３の何れか１項に記載の電気回路のシミュレーション方法。
  5. 前記計算するステップにおいて、
    前記境界条件を、
    Figure 2019181155
     と行列の形で表したうえで解くことを特徴とする請求項４に記載の電気回路のシミュレーション方法。
  6. 前記格子分割ステップにおいて、前記分布定数回路を直交する三次元の格子状の点に分割し、
    前記新たな伝送理論の基礎方程式は、
    Figure 2019181155
     （ｔは時刻、ｔは時刻、ｘ及びｘ'は導体上のｘ方向における位置、ｙ及びｙ'は各導体上のｙ方向における位置、ｚ及びｚ'は各導体上のｚ方向における位置、ｉ、ｊ(＝１,２，・・・,ｎ)は各導体の番号、Ｕi(ｔ,ｘ,ｙ,ｚ)及びＡxi(ｔ,ｘ,ｙ,ｚ)はそれぞれ時刻ｔ、位置（ｘ,ｙ,ｚ）における導体ｉのスカラーポテンシャル及びｘ方向のベクトルポテンシャル、ＩＸj(ｔ,ｘ,ｙ,ｚ)は時刻ｔ、位置（ｘ,ｙ,ｚ）における導体ｊに流れる電流のｘ方向成分、Ｐi(x,y,z)i(x,y,z)及びＬi(x,y,z)i(x,y,z)はそれぞれ位置（ｘ,ｙ,ｚ）近傍における導体ｉの自己電位係数及び自己誘導係数、Ｒiは導体ｉの単位長さあたりの抵抗、~Ｕ(ｔ,ｘ,ｙ,ｚ)、~Ａｘｉ(ｔ,ｘ,ｙ,ｚ)、~Ａｙｉ(ｔ,ｘ,ｙ,ｚ)、及び~Ａｚｉ(ｔ,ｘ,ｙ,ｚ)は時刻ｔ、位置（ｘ,ｙ,ｚ）における電磁放射量を示すアンテナ項（~Ａについての添え字ｘはｘ方向成分であることを示す）、εは誘電率、μは透磁率、Ｑｉ(ｔ,ｘ,ｙ,ｚ)は時刻ｔ、位置（ｘ,ｙ,ｚ）における導体ｉの電荷密度、~ｄｉｊは導体i、j間の距離、Ｎは導体の数）で表され、
    前記計算するステップにおいて、前記境界条件を
    Figure 2019181155
     と行列の形で表したうえで解くことを特徴とする請求項１から３の何れか１項に記載の電気回路のシミュレーション方法。
  7. 前記計算するステップにおいて、前記基礎方程式をＦＤＴＤ法を用いて解くことを特徴とする請求項１から５の何れか１項に記載の電気回路のシミュレーション方法。
  8. コンピュータに、請求項１から７の何れか１項に記載のシミュレーション方法を実行させるプログラム。

JP2020507372A 2018-03-23 2019-01-16 電気回路のシミュレーション方法、及びプログラム Pending JPWO2019181155A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018057186 2018-03-23
JP2018057186 2018-03-23
PCT/JP2019/001029 WO2019181155A1 (ja) 2018-03-23 2019-01-16 電気回路のシミュレーション方法、及びプログラム

Publications (1)

Publication Number Publication Date
JPWO2019181155A1 true JPWO2019181155A1 (ja) 2021-07-08

Family

ID=67988342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020507372A Pending JPWO2019181155A1 (ja) 2018-03-23 2019-01-16 電気回路のシミュレーション方法、及びプログラム

Country Status (2)

Country Link
JP (1) JPWO2019181155A1 (ja)
WO (1) WO2019181155A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113312756A (zh) * 2021-05-11 2021-08-27 华南理工大学 一种同步确定二极管边界电场与电流密度的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113420474B (zh) * 2021-06-17 2022-03-15 湘潭大学 一种铅酸电池极板对电流密度分布的仿真分析方法
CN118070565A (zh) * 2024-04-18 2024-05-24 中国人民解放军海军工程大学 基于状态空间法和支路切割法的模型分割方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6516389B2 (ja) * 2015-09-30 2019-05-22 国立大学法人大阪大学 電気回路における電位、電流、及び周辺電磁界の計算方法、及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113312756A (zh) * 2021-05-11 2021-08-27 华南理工大学 一种同步确定二极管边界电场与电流密度的方法

Also Published As

Publication number Publication date
WO2019181155A1 (ja) 2019-09-26

Similar Documents

Publication Publication Date Title
US10928433B2 (en) Method and program for calculating potential, current, and peripheral electromagnetic field in electric circuit
JPWO2019181155A1 (ja) 電気回路のシミュレーション方法、及びプログラム
KR101029278B1 (ko) 시뮬레이션 기법
TWI421703B (zh) 模擬技術（一）
Liu et al. Electromagnetic divergence correction for 3D anisotropic EM modeling
JP2018124831A (ja) 電磁界解析装置、方法及びプログラム
TWI526695B (zh) 電磁輻射特性的預測方法、電腦可讀取記錄媒體和模擬器
US8082532B1 (en) Placing complex function blocks on a programmable integrated circuit
US20140258955A1 (en) Metal Interconnect Modeling
Save et al. Solution of partial differential equations by electrical analogy
Lindenmeier et al. Hybrid space discretizing-integral equation methods for numerical modeling of transient interference
Nelson Marques et al. Interpolating EFGM for computing continuous and discontinuous electromagnetic fields
Cheng et al. A stable FDTD subgridding scheme with SBP-SAT for transient electromagnetic analysis
Sánchez-Alegría et al. An alternative model for aerial multiconductor transmission lines excited by external electromagnetic fields based on the method of characteristics
JP6582766B2 (ja) シミュレーション装置、シミュレーションプログラムおよびシミュレーション方法
Liu et al. Solving nonlinear elliptic equations in arbitrary plane domains by using a new splitting and linearization technique
JP6108343B2 (ja) 物理量シミュレーション方法及びそれを用いた物理量シミュレーションシステム
Canova et al. Optimal shielding of low frequency fields
JP4459171B2 (ja) 電磁界回路連携解析プログラム、記録媒体、および解析装置
JP4843091B2 (ja) パワーインテグリティ解析装置及び方法並びにプログラム
Nentchev Numerical analysis and simulation in microelectronics by vector finite elements
JP2022039803A (ja) 電気回路のシミュレーション方法、及びプログラム
Li et al. A hybrid method for the calculation of the inductances of coils with and without deformed turns
Kang et al. A–ϕ finite element method with composite grids for time-dependent eddy current problem
Kirsch Cylindrical and nonconformal material interfaces in the finite integration technique

Legal Events

Date Code Title Description
AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20201216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210108