JPWO2019173170A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2019173170A5
JPWO2019173170A5 JP2020546171A JP2020546171A JPWO2019173170A5 JP WO2019173170 A5 JPWO2019173170 A5 JP WO2019173170A5 JP 2020546171 A JP2020546171 A JP 2020546171A JP 2020546171 A JP2020546171 A JP 2020546171A JP WO2019173170 A5 JPWO2019173170 A5 JP WO2019173170A5
Authority
JP
Japan
Prior art keywords
image
model
semiconductor structure
computer
storage medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020546171A
Other languages
English (en)
Other versions
JP2021516448A (ja
JP7189959B2 (ja
Publication date
Priority claimed from US16/283,690 external-priority patent/US10794839B2/en
Application filed filed Critical
Priority claimed from PCT/US2019/020470 external-priority patent/WO2019173170A1/en
Publication of JP2021516448A publication Critical patent/JP2021516448A/ja
Publication of JPWO2019173170A5 publication Critical patent/JPWO2019173170A5/ja
Priority to JP2022193365A priority Critical patent/JP2023025174A/ja
Application granted granted Critical
Publication of JP7189959B2 publication Critical patent/JP7189959B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (42)

  1. 半導体構造可視化方法であり、
    半導体計量ツールにおいて、
    半導体論理回路及び半導体記憶回路のうち少なくとも一方を備える半導体ウェハ上で、その半導体ウェハのエリアであり三次元(3D)半導体構造の複数個のインスタンスが少なくとも一次元的に周期配列されているエリアを検査し、
    1個又は複数個のプロセッサと、当該1個又は複数個のプロセッサにより実行される命令群が格納されたメモリと、を備えるコンピュータシステムにおいて、
    前記検査を踏まえ、前記3D半導体構造の個別インスタンスのモデルを生成し、
    そのモデルの拡張現実又は仮想現実(AR/VR)画像でありそのモデルの3D形状を示すAR/VR画像をレンダリングし、且つ
    前記AR/VR画像を表示のためにAR/VR表示装置に供給する、
    方法。
  2. 請求項1に記載の方法であり、前記AR/VR画像が前記モデルを第1視角からレンダリングした第1AR/VR画像である方法であって、更に、その第1AR/VR画像を表示のため前記AR/VR看取表示装置に送った後に、
    視角の変更を求めるユーザ入力を受け取り、
    そのユーザ入力に応じ、前記モデルの第2AR/VR画像を第2視角からレンダリングし、且つ
    その第2AR/VR画像を表示のため前記AR/VR表示装置に送る、
    方法。
  3. 請求項1に記載の方法であり、前記AR/VR画像が前記モデルの第1AR/VR画像であり、その外見が、前記検査中に収集された計測結果に基づき決定されるそのモデルのパラメタの値に対応し、前記方法が更に、その第1AR/VR画像を表示のため前記AR/VR表示装置に送った後に、
    前記パラメタの値に対する変更を求めるユーザ入力を受け取り、
    そのユーザ入力に応じ前記モデルに係る前記パラメタの値を変更し、
    その変更に対応する外見を有するそのモデルの第2AR/VR画像をレンダリングし、且つ
    その第2AR/VR画像を表示のため前記AR/VR表示装置に送る、
    方法。
  4. 請求項1に記載の方法であって、前記AR/VR画像が、前記モデルにおける前記3D形状の不確定性を示す、方法。
  5. 請求項1に記載の方法であって、前記AR/VR画像が、前記3D形状又はその3D形状の断面の、公称形状からのずれを示す、方法。
  6. 請求項1に記載の方法であって、前記AR/VR画像が、前記3D形状の連続部分を相次いで示すアニメーションを含む、方法。
  7. 請求項6に記載の方法であって、前記アニメーションが前記3D形状の回転を示す、方法。
  8. 請求項1に記載の方法であって、前記レンダリングが前記モデルに関するデータを前記AR/VR画像上に重ね合わせることを含む、方法。
  9. 請求項1に記載の方法であって、
    前記3D半導体構造の前記複数個のインスタンスが、3Dメモリにおけるメモリホール群の周期配列を含み、且つ
    その3D半導体構造の前記個別インスタンスが個別メモリホールを含む、
    方法。
  10. 請求項9に記載の方法であって、前記AR/VR画像が前記個別メモリホールの楕円形状を示す、方法。
  11. 請求項10に記載の方法であって、前記AR/VR画像が、前記個別メモリホールのヘリシティを示し、そのヘリシティが前記楕円形状の向きの変化を示す、方法。
  12. 請求項9に記載の方法であって、前記AR/VR画像が、前記個別メモリホールに関し楕円形状からのずれを示す、方法。
  13. 請求項9に記載の方法であって、前記AR/VR画像が、前記個別メモリホールの傾斜を示す、方法。
  14. 請求項1に記載の方法であって、
    前記3D半導体構造の前記複数個のインスタンスがfinFET群の周期配列を含み、且つ
    その3D半導体構造の前記個別インスタンスが個別finFET又は個別finFETの一部分を含む、
    方法。
  15. 請求項1に記載の方法であって、
    前記3D半導体構造の前記複数個のインスタンスがDRAMセル群のアレイを含み、且つ
    その3D半導体構造の前記個別インスタンスが個別DRAMセル又は個別DRAMセルの一部分を含む、
    方法。
  16. 請求項1に記載の方法であって、前記3D半導体構造の前記個別インスタンスのモデルを生成することが、
    その3D半導体構造の幾何モデルでありパラメタ化寸法によるものを取得し、且つ
    前記検査中に収集された計測結果を用い、それらパラメタ化寸法の値を決定すること、を含む、方法。
  17. 請求項1に記載の方法であって、前記3D半導体構造の前記個別インスタンスのモデルを生成することが、
    その3D半導体構造の変動インスタンスに関し計測結果の集合を取得し、それら集合に個々の寸法値で以てラベル付けし、且つ
    前記検査中に収集された計測結果及び前記集合を用い機械学習を実行することで、前記個別インスタンスに係る寸法の値を決定すること、を含み、
    前記モデル生成を、前記3D半導体構造のパラメタ化幾何モデルを用いることなく実行する方法。
  18. 請求項1に記載の方法であって、前記半導体ウェハのエリアを検査することが、分光エリプソメトリ、単一波長エリプソメトリ、ビームプロファイルエリプソメトリ、ビームプロファイルリフレクトメトリ、単一波長リフレクトメトリ、角度分解リフレクトメトリ、分光リフレクトメトリ、スキャタロメトリ及びラマンスペクトロスコーピで構成される集合から選択された光学計量技術を実行すること、を含む方法。
  19. 請求項1に記載の方法であって、前記半導体ウェハのエリアを検査することが、小角X線散乱を実行すること、を含む方法。
  20. 半導体検査システムであって、
    半導体計量ツールと、
    1個又は複数個のプロセッサと、
    前記1個又は複数個のプロセッサにより実行される1個又は複数個のプログラムが格納されたメモリと、
    を備え、前記1個又は複数個のプログラムが、
    半導体ウェハのエリアであり三次元(3D)半導体構造の複数個のインスタンスが周期配列されているエリアの、前記半導体計量ツールによる検査を踏まえ、その3D半導体構造の個別インスタンスのモデルを生成させる命令、
    そのモデルの拡張現実又は仮想現実(AR/VR)画像であり、そのモデルの3D形状を示すAR/VR画像をレンダリングさせる命令、並びに
    そのAR/VR画像を表示のためにAR/VR表示装置に供給させる命令、
    を含む半導体検査システム。
  21. コンピュータシステムに備わる1個又は複数個のプロセッサにより実行される1個又は複数個のプログラムが格納された非一時的コンピュータ可読格納媒体であり、当該1個又は複数個のプログラムが、
    半導体ウェハのエリアであり三次元(3D)半導体構造の複数個のインスタンスが周期配列されているエリアの、半導体計量ツールによる検査を踏まえ、その3D半導体構造の個別インスタンスのモデルを生成させる命令、
    そのモデルの拡張現実又は仮想現実(AR/VR)画像であり、そのモデルの3D形状を示すAR/VR画像をレンダリングさせる命令、並びに
    そのAR/VR画像を表示のためにAR/VR表示装置に供給させる命令、
    を含む非一時的コンピュータ可読格納媒体。
  22. コンピュータシステムの1つまたは複数のプロセッサによって実行するための1つまたは複数のプログラムを格納する非一時的コンピュータ可読記憶媒体であって、
    前記1つまたは複数のプログラムが、
    半導体ウェハのエリアであって、三次元(3D)半導体構造の複数のインスタンスが周期配列されているエリアの、半導体計量ツールによる検査にもとづき、前記3D半導体構造の個別インスタンスのモデルを生成し、
    前記モデルの3D形状を示す、そのモデルの画像であって、前記3D半導体構造の前記個別インスタンスの頂面及び底面のうち少なくとも一方と、その3D半導体構造の前記個別インスタンスのユーザ選択可能な半透明断面であり前記頂面及び底面間にあるユーザ選択可能な半透明断面とを備える画像をレンダリングし、
    前記画像を表示用のための装置に供給する、ための命令を含む、
    コンピュータ可読記憶媒体。
  23. 請求項22に記載のコンピュータ可読記憶媒体であって、前記画像が2次元で表示される前記モデルの投影像を含む、コンピュータ可読記憶媒体。
  24. 請求項22に記載のコンピュータ可読記憶媒体であって、前記画像が、前記モデルにおける前記3D形状の不確定性を示す、コンピュータ可読記憶媒体。
  25. 請求項22に記載のコンピュータ可読記憶媒体であって、前記画像が、前記3D形状又はその3D形状の断面の、公称形状からのずれを示す、コンピュータ可読記憶媒体。
  26. 請求項22に記載のコンピュータ可読記憶媒体であって、前記画像が、前記3D形状の連続部分を相次いで示すアニメーションを含む、コンピュータ可読記憶媒体。
  27. 請求項22に記載のコンピュータ可読記憶媒体であって、
    前記画像が3D立体画像であり、
    前記画像を供給することがその画像を3D立体ビュワに送ることを含む、
    コンピュータ可読記憶媒体。
  28. 請求項22に記載のコンピュータ可読記憶媒体であって、
    前記3D半導体構造の前記複数のインスタンスが、3Dメモリにおけるメモリホール群の周期配列を含み、
    前記3D半導体構造の前記個別インスタンスが個別メモリホールを含む、
    コンピュータ可読記憶媒体。
  29. 請求項28に記載のコンピュータ可読記憶媒体であって、前記画像が、前記個別メモリホールの複数の断面に関し、前記個別メモリホールの楕円形状を示す、コンピュータ可読記憶媒体。
  30. 請求項29に記載のコンピュータ可読記憶媒体であって、前記画像が、前記複数の断面に関し前記個別メモリホールのヘリシティを示すものであり、そのヘリシティが前記楕円形の向きの変化を示す、コンピュータ可読記憶媒体。
  31. 請求項28に記載のコンピュータ可読記憶媒体であって、前記画像が、前記複数の断面に関し楕円形状からのずれを示す、コンピュータ可読記憶媒体。
  32. 請求項28記載のコンピュータ可読記憶媒体であって、前記画像が、前記個別メモリホールの傾斜を示す、コンピュータ可読記憶媒体。
  33. 請求項22に記載のコンピュータ可読記憶媒体であって、
    前記3D半導体構造の前記複数のインスタンスがfinFET群の周期配列を含み、
    前記3D半導体構造の前記個別インスタンスが個別finFET又は個別finFETの一部分を含む、
    コンピュータ可読記憶媒体。
  34. 請求項22に記載のコンピュータ可読記憶媒体であって、
    前記3D半導体構造の前記複数のインスタンスがDRAMセル群のアレイを含み、
    前記3D半導体構造の前記個別インスタンスが個別DRAMセル又は個別DRAMセルの一部分を含む、
    コンピュータ可読記憶媒体。
  35. 請求項22に記載のコンピュータ可読記憶媒体であって、前記3D半導体構造の前記個別インスタンスのモデルを生成することが、
    パラメタ化寸法を有する、前記3D半導体構造の幾何モデルを取得し、
    前記検査中に収集された計測結果を用い、前記パラメタ化寸法の値を求めること、
    を含む、コンピュータ可読記憶媒体。
  36. 請求項22に記載のコンピュータ可読記憶媒体であって、前記3D半導体構造の前記個別インスタンスのモデルを生成することが、
    前記3D半導体構造の変動インスタンスに関し計測結果の集合を取得し、それら集合に個々の寸法値でラベル付けし、
    前記検査中に収集された計測結果及び前記集合を用いて機械学習を実行することで、前記個別インスタンスに係る寸法の値を決定すること、を含み、
    前記モデルの生成が、前記3D半導体構造のパラメタ化幾何モデルを用いずに実行される、コンピュータ可読記憶媒体。
  37. 請求項22に記載のコンピュータ可読記憶媒体であって、前記半導体ウェハのエリアを検査することが、
    分光エリプソメトリ、単一波長エリプソメトリ、ビームプロファイルエリプソメトリ、ビームプロファイルリフレクトメトリ、単一波長リフレクトメトリ、角度分解リフレクトメトリ、分光リフレクトメトリ、スキャタロメトリ及びラマンスペクトロスコーピで構成されるグループから選択された光学計量技術を実行することを含む、
    コンピュータ可読記憶媒体。
  38. 請求項22に記載のコンピュータ可読記憶媒体であって、前記半導体ウェハのエリアを検査することが、小角X線散乱を実行することを含む、コンピュータ可読記憶媒体。
  39. コンピュータシステムの1つ又は複数のプロセッサにより実行される1つ又は複数のプログラムが格納された非一時的コンピュータ可読記憶媒体であり、前記1つ又は複数のプログラムが、
    半導体ウェハのエリアであり三次元(3D)半導体構造の複数個のインスタンスが周期配列されているエリアの、半導体計量ツールによる検査にもとづき、その3D半導体構造の個別インスタンスのモデルを生成し、
    前記モデルの第1拡張現実又は仮想現実(AR/VR)画像であり、そのモデルの3D形状を示す第1AR/VR画像を、第1視角からレンダリングし、
    前記第1のAR/VR画像を表示のためにAR/VR表示装置に供給する、
    ための命令を含み、
    その第1AR/VR画像を表示のために前記AR/VR表示装置に送った後に、
    視角の変更を求めるユーザ入力を受け取り、
    前記ユーザ入力に応じ、前記モデルの第2AR/VR画像を第2視角からレンダリングし、
    前記第2AR/VR画像を表示のため前記AR/VR表示装置に提供する、
    非一時的コンピュータ可読記憶媒体。
  40. コンピュータシステムの1つ又は複数のプロセッサにより実行される1つ又は複数のプログラムが格納された非一時的コンピュータ可読記憶媒体であり、前記1つ又は複数のプログラムが、
    半導体ウェハのエリアであり三次元(3D)半導体構造の複数のインスタンスが周期配列されているエリアの、半導体計量ツールによる検査にもとづき、前記3D半導体構造の個別インスタンスのモデルを生成し、
    前記モデルの第1拡張現実又は仮想現実(AR/VR)画像であり、その外見が、前記検査中に収集された計測結果に基づき決定されるそのモデルのパラメタの値に対応する、第1AR/VR画像をレンダリングし、
    前記第1AR/VR画像を表示のためにAR/VR表示装置に提供し、
    前記第1AR/VR画像を表示のために前記AR/VR表示装置に送った後に、前記パラメタの値に対する変更を求めるユーザ入力を受け取り、
    前記ユーザ入力に応答して、前記モデルに係る前記パラメタの値を変更し、
    前記変更された値に対応する外見を有する前記モデルの第2AR/VR画像をレンダリングし、
    前記第2AR/VR画像を表示のために前記AR/VR表示装置に提供する、
    ための命令を含む、コンピュータ可読記憶媒体。
  41. コンピュータシステムの1つ又は複数のプロセッサにより実行される1つ又は複数のプログラムが格納された非一時的コンピュータ可読記憶媒体であり、前記1つ又は複数のプログラムが、
    半導体ウェハのエリアであり、三次元(3D)半導体メモリにおけるメモリホールの周期配列を含むエリアの、半導体計量ツールによる検査にもとづき、個別メモリホールのモデルを生成し、
    前記モデルの3D形状を示す前記モデルの画像をレンダリングし、
    前記画像を表示のための装置に提供する、ための命令を含み、
    前記画像が、前記個別メモリホールの複数の断面に関し、前記個別メモリホールの楕円形状を示すとともに、前記複数の断面に対して前記個別メモリホールのヘリシティを示し、
    前記ヘリシティが前記楕円形状の向きの変更を示す、コンピュータ可読記憶媒体。
  42. コンピュータシステムの1つ又は複数のプロセッサにより実行される1つ又は複数のプログラムが格納された非一時的コンピュータ可読記憶媒体であり、前記1つ又は複数のプログラムが、
    半導体ウェハのエリアであり三次元(3D)半導体構造の複数個のインスタンスが周期配列されているエリアの、半導体計量ツールによる検査にもとづき、その3D半導体構造の個別インスタンスのモデルを生成し、
    前記モデルの3D形状を示す前記モデルの画像をレンダリングし、
    前記画像を表示のための装置提供する、
    ための命令を含み、
    前記モデルを生成することが、
    前記3D半導体構造の変動インスタンスに関し計測結果の集合を取得し、それら集合に個々の寸法値でラベル付けすること、および
    前記検査中に収集された計測結果及び前記集合を用いて機械学習を実行することで、前記個別インスタンスに係る寸法の値を決定すること、を含み、
    前記モデルの生成が、前記3D半導体構造のパラメタ化幾何モデルを用いずに実行される、コンピュータ可読記憶媒体。
JP2020546171A 2018-03-05 2019-03-04 三次元半導体構造の可視化 Active JP7189959B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022193365A JP2023025174A (ja) 2018-03-05 2022-12-02 三次元半導体構造を可視化するコンピュータ可読記憶媒体

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862638721P 2018-03-05 2018-03-05
US62/638,721 2018-03-05
US16/283,690 2019-02-22
US16/283,690 US10794839B2 (en) 2019-02-22 2019-02-22 Visualization of three-dimensional semiconductor structures
PCT/US2019/020470 WO2019173170A1 (en) 2018-03-05 2019-03-04 Visualization of three-dimensional semiconductor structures

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022193365A Division JP2023025174A (ja) 2018-03-05 2022-12-02 三次元半導体構造を可視化するコンピュータ可読記憶媒体

Publications (3)

Publication Number Publication Date
JP2021516448A JP2021516448A (ja) 2021-07-01
JPWO2019173170A5 true JPWO2019173170A5 (ja) 2022-03-10
JP7189959B2 JP7189959B2 (ja) 2022-12-14

Family

ID=67846809

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020546171A Active JP7189959B2 (ja) 2018-03-05 2019-03-04 三次元半導体構造の可視化
JP2022193365A Pending JP2023025174A (ja) 2018-03-05 2022-12-02 三次元半導体構造を可視化するコンピュータ可読記憶媒体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022193365A Pending JP2023025174A (ja) 2018-03-05 2022-12-02 三次元半導体構造を可視化するコンピュータ可読記憶媒体

Country Status (5)

Country Link
JP (2) JP7189959B2 (ja)
KR (1) KR102468979B1 (ja)
CN (1) CN111837226B (ja)
TW (1) TWI778239B (ja)
WO (1) WO2019173170A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610297B2 (en) 2019-12-02 2023-03-21 Kla Corporation Tomography based semiconductor measurements using simplified models
WO2021179290A1 (en) 2020-03-13 2021-09-16 Yangtze Memory Technologies Co., Ltd. Systems and methods for semiconductor chip hole geometry metrology
US11798828B2 (en) 2020-09-04 2023-10-24 Kla Corporation Binning-enhanced defect detection method for three-dimensional wafer structures
CN113539877B (zh) * 2021-07-22 2023-10-17 长鑫存储技术有限公司 半导体结构的测量装置及测量方法
KR102554169B1 (ko) * 2021-10-06 2023-07-12 (주)구일엔지니어링 웨이퍼의 비아홀 검사 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298092A (ja) * 1995-04-26 1996-11-12 Hitachi Ltd 走査電子顕微鏡の分析方法
JP3749107B2 (ja) * 1999-11-05 2006-02-22 ファブソリューション株式会社 半導体デバイス検査装置
JP3959355B2 (ja) * 2003-01-17 2007-08-15 株式会社日立ハイテクノロジーズ 微細パターンの3次元形状測定方法
US8429174B2 (en) * 2003-01-25 2013-04-23 Purdue Research Foundation Methods, systems, and data structures for performing searches on three dimensional objects
JP4500653B2 (ja) * 2003-11-25 2010-07-14 株式会社日立ハイテクノロジーズ 試料の観察方法及びその装置
JP4695857B2 (ja) * 2004-08-25 2011-06-08 株式会社日立ハイテクノロジーズ 半導体検査方法および半導体検査装置
JP5934459B2 (ja) * 2006-04-17 2016-06-15 オムニビジョン テクノロジーズ, インコーポレイテッド アレイ化撮像システムおよび関連方法
US8485038B2 (en) * 2007-12-18 2013-07-16 General Electric Company System and method for augmented reality inspection and data visualization
US20090296073A1 (en) 2008-05-28 2009-12-03 Lam Research Corporation Method to create three-dimensional images of semiconductor structures using a focused ion beam device and a scanning electron microscope
KR101670458B1 (ko) * 2010-06-25 2016-10-28 삼성전자주식회사 오버레이 계측 방법
JP2014130077A (ja) * 2012-12-28 2014-07-10 Hitachi High-Technologies Corp パターン形状評価方法、半導体装置の製造方法及びパターン形状評価装置
US8832620B1 (en) * 2013-03-14 2014-09-09 Coventor, Inc. Rule checks in 3-D virtual fabrication environment
NL2013312A (en) * 2013-09-09 2015-03-10 Asml Netherlands Bv Methods and apparatus for calculating electromagnetic scattering properties of a structure and for reconstruction of approximate structures.
US9396443B2 (en) 2013-12-05 2016-07-19 Tokyo Electron Limited System and method for learning and/or optimizing manufacturing processes
US9553033B2 (en) * 2014-01-15 2017-01-24 Kla-Tencor Corporation Semiconductor device models including re-usable sub-structures
US9494535B2 (en) * 2014-04-21 2016-11-15 Kla-Tencor Corporation Scatterometry-based imaging and critical dimension metrology
US10352876B2 (en) * 2014-05-09 2019-07-16 KLA—Tencor Corporation Signal response metrology for scatterometry based overlay measurements
US10096144B2 (en) * 2014-07-17 2018-10-09 Crayola, Llc Customized augmented reality animation generator
KR102076527B1 (ko) * 2014-08-27 2020-04-02 삼성전자주식회사 방사선 촬영 장치 및 방사선 촬영 장치의 제어 방법
US10012599B2 (en) * 2015-04-03 2018-07-03 Kla-Tencor Corp. Optical die to database inspection
US10380728B2 (en) * 2015-08-31 2019-08-13 Kla-Tencor Corporation Model-based metrology using images
US10352695B2 (en) * 2015-12-11 2019-07-16 Kla-Tencor Corporation X-ray scatterometry metrology for high aspect ratio structures
WO2017117568A1 (en) * 2015-12-31 2017-07-06 Kla-Tencor Corporation Accelerated training of a machine learning based model for semiconductor applications

Similar Documents

Publication Publication Date Title
JP7189959B2 (ja) 三次元半導体構造の可視化
US20150154320A1 (en) Techniques for performing cross-sectional stress analysis for three-dimensional objects
JP2018514237A (ja) 歯科用3dスキャナ用のテクスチャマッピングの装置及び方法
TWI514317B (zh) 三維影像量測程式生成系統及方法
KR20110117020A (ko) 패키징된 상품 제품 이미지로부터 3d 모델의 자동 생성
JP2008129950A (ja) レンダリングプログラム、レンダリング装置、及びレンダリング方法
KR20120089707A (ko) 기계가공 시뮬레이션과 그 시뮬레이션을 시각적으로 제공하기 위한 방법, 컴퓨터 시스템, 그리고 컴퓨터 프로그램 제품
Schafhitzel et al. Point-based stream surfaces and path surfaces
WO2009078561A1 (en) Method and system of rendering parallel global illumination
JP6410451B2 (ja) 情報処理装置、計測システム、情報処理方法およびプログラム。
JPWO2019173170A5 (ja)
Geimer et al. Interactive ray tracing of trimmed bicubic Bézier surfaces without triangulation
WO2021161853A1 (ja) 分析装置及び分析方法
Yuen et al. Fast marching method for shape from shading under perspective projection
Li et al. Virtual X-ray imaging techniques in an immersive casting simulation environment
Irgenfried et al. Image formation simulation for computer-aided inspection planning of machine vision systems
Hilpert et al. Simulation-aided computed tomography (CT) for dimensional measurements
Popovski et al. Comparison of rendering processes on 3D model
Avril et al. Collision detection: Broad phase adaptation from multi-core to multi-GPU architecture
Guidi et al. Virtual reality for retail
WO2022185864A1 (ja) 外観検査装置、外観検査方法、画像生成装置および画像生成方法
Chung et al. Developing large high-resolution display visualizations of high-fidelity terrain data
US11132836B2 (en) Method for determining real world measurements from an apparel 3D model
Sun et al. OpenGL-based Virtual Reality System for Building Design
Mathai et al. A Distributed-Memory Parallel Approach for Volume Rendering with Shadows