JPWO2019167273A1 - Semiconductor device manufacturing method, semiconductor device manufacturing jig, and semiconductor device - Google Patents

Semiconductor device manufacturing method, semiconductor device manufacturing jig, and semiconductor device Download PDF

Info

Publication number
JPWO2019167273A1
JPWO2019167273A1 JP2019506752A JP2019506752A JPWO2019167273A1 JP WO2019167273 A1 JPWO2019167273 A1 JP WO2019167273A1 JP 2019506752 A JP2019506752 A JP 2019506752A JP 2019506752 A JP2019506752 A JP 2019506752A JP WO2019167273 A1 JPWO2019167273 A1 JP WO2019167273A1
Authority
JP
Japan
Prior art keywords
spacer
semiconductor chip
base
lead frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019506752A
Other languages
Japanese (ja)
Other versions
JP6619121B1 (en
Inventor
政雄 中川
政雄 中川
桑野　亮司
亮司 桑野
洋平 篠竹
洋平 篠竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6619121B1 publication Critical patent/JP6619121B1/en
Publication of JPWO2019167273A1 publication Critical patent/JPWO2019167273A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

半導体装置の製造方法は、ベース１１に半導体チップ３を搭載する半導体チップ搭載工程Ｓ３と、半導体チップ３の上面にはんだ材６を搭載するはんだ材搭載工程Ｓ４と、上端が半導体チップ３の上面よりも上方の高さ位置までベース１１から突出するスペーサ１２上に、リードフレーム９を配置するリードフレーム配置工程Ｓ７と、スペーサ１２に対峙する部分を含む錘体２２をリードフレーム９上に配設する錘体配設工程Ｓ８と、はんだ材６を加熱することにより半導体チップ３とリードフレーム９とをはんだ接合するはんだ接合工程Ｓ１０とを含む。本発明の半導体装置の製造方法によれば、半導体チップを傷めるリスクを低減させ、半導体チップとリードとの間のはんだ材を所望の肉厚に保たせてはんだ接合することを可能にする。The semiconductor device manufacturing method includes a semiconductor chip mounting step S3 for mounting the semiconductor chip 3 on the base 11, a solder material mounting step S4 for mounting the solder material 6 on the upper surface of the semiconductor chip 3, and an upper end from the upper surface of the semiconductor chip 3. Also on the spacer 12 protruding from the base 11 to the upper height position, a lead frame arranging step S7 for arranging the lead frame 9 and a weight body 22 including a portion facing the spacer 12 are arranged on the lead frame 9. It includes a weight disposing step S8 and a solder joining step S10 for solder joining the semiconductor chip 3 and the lead frame 9 by heating the solder material 6. According to the method for manufacturing a semiconductor device of the present invention, the risk of damaging the semiconductor chip is reduced, and the solder material between the semiconductor chip and the lead can be soldered while maintaining a desired thickness.

Description

本発明は、半導体装置の製造方法、半導体装置の製造冶具、および半導体装置に関する。   The present invention relates to a method for manufacturing a semiconductor device, a jig for manufacturing a semiconductor device, and a semiconductor device.

半導体チップと半導体チップに重ねられたリードとをはんだ接合して構成された半導体装置を製造するための半導体装置の製造方法については、半導体チップとリードフレームとをはんだ接合する際に、半導体チップとリードとを圧着保持する製造方法が知られている（例えば、特許文献１参照）。   Regarding a method of manufacturing a semiconductor device for manufacturing a semiconductor device configured by soldering a semiconductor chip and a lead superposed on the semiconductor chip, when the semiconductor chip and the lead frame are solder-bonded, A manufacturing method for holding a lead by pressure bonding is known (for example, see Patent Document 1).

特許文献１に記載された従来の製造方法では、図１０に示す状態ではんだ接合を行う。この製造方法では、ベース９１１（支持部材）に、半導体チップ９０１（ＬＥＤチップ）とリード９０４とをはんだ材９０６（導電性ろう材）を介して配置する。次に半導体チップ９０１とリード９０４とを上方から第２ベース９２１（ゴム状弾性部材）で圧着する。そして、半導体チップ９０１とリード９０４とがベース９１１と第２ベース９２１とを挟持した状態に維持した上ではんだ材９０６を加熱して、半導体チップ９０１とリード９０４とをはんだ接合する。   In the conventional manufacturing method described in Patent Document 1, soldering is performed in a state shown in FIG. In this manufacturing method, a semiconductor chip 901 (LED chip) and a lead 904 are arranged on a base 911 (supporting member) via a solder material 906 (conductive brazing material). Next, the semiconductor chip 901 and the lead 904 are pressed from above using a second base 921 (rubber-like elastic member). Then, the semiconductor chip 901 and the leads 904 are held in a state where the base 911 and the second base 921 are sandwiched, and then the solder material 906 is heated to solder the semiconductor chip 901 and the leads 904.

特開平７−２６３７５４号公報JP-A-7-263754 特開２０１７−１９９８０９号公報JP 2017-199809 A

ところで、一般に、半導体チップとリードとの間のはんだに作用する応力（特に熱応力）を緩和するためには、当該はんだを肉厚にすることが有効であることが知られている（例えば、特許文献２参照。）。   Incidentally, it is generally known that increasing the thickness of the solder is effective in reducing the stress (particularly, thermal stress) acting on the solder between the semiconductor chip and the lead (for example, See Patent Document 2.).

しかしながら、特許文献１に記載された従来の製造方法においては、半導体チップ９０１とリード９０４とを圧着保持するため、半導体チップ９０１に過剰な力が加わり半導体チップ９０１を傷めるリスクの問題がある。また、半導体チップ９０１とリード９０４との間のはんだを肉厚にすることで応力によってはんだにクラックが発生するおそれを回避して強固なはんだ接合をしたい場合であっても、半導体チップ９０１とリード９０４とが近づくため、半導体チップ９０１とリード９０４との間のはんだ材を所望の肉厚に保たせてはんだ接合することが困難である、という問題がある。   However, in the conventional manufacturing method described in Patent Literature 1, since the semiconductor chip 901 and the leads 904 are pressed and held, there is a problem that an excessive force is applied to the semiconductor chip 901 and the semiconductor chip 901 is damaged. Further, even when the thickness of the solder between the semiconductor chip 901 and the lead 904 is increased to avoid a possibility that a crack is generated in the solder due to a stress and a strong solder joint is desired, the semiconductor chip 901 and the lead 904 may be connected. Therefore, it is difficult to keep the desired thickness of the solder material between the semiconductor chip 901 and the lead 904 and to perform solder joining.

そこで、本発明は、上記した問題を解決するためになされたもので、半導体チップを傷めるリスクを低減させ、半導体チップとリードとの間のはんだ材を所望の肉厚に保たせてはんだ接合することを可能にする半導体装置の製造方法、半導体装置の製造冶具及び半導体装置を提供することを主目的とする。   Therefore, the present invention has been made in order to solve the above-described problem, and reduces the risk of damaging the semiconductor chip, and maintains the desired thickness of the solder material between the semiconductor chip and the lead to perform the soldering. A main object of the present invention is to provide a method of manufacturing a semiconductor device, a jig for manufacturing a semiconductor device, and a semiconductor device.

［１］本発明の半導体装置の製造方法は、半導体チップと、当該半導体チップに一部を重なりあわせてはんだを介して電気的に接続されたリードとを含む半導体装置の製造方法であって、前記半導体チップを上方に搭載可能なベースに前記半導体チップを搭載する半導体チップ搭載工程と、前記半導体チップの上面にはんだ材を搭載するはんだ材搭載工程と、上端が前記半導体チップの上面よりも上方の高さ位置まで前記ベースから突出するスペーサ上に、前記リードを含むリードフレームを配置するリードフレーム配置工程と、前記スペーサに対峙する部分を含む錘体を前記リードフレーム上に配設する錘体配設工程と、前記はんだ材を加熱することにより前記半導体チップと前記リードフレームとをはんだ接合するはんだ接合工程とを含むことを特徴とする。 [1] A method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device including a semiconductor chip and a lead partially overlapping the semiconductor chip and electrically connected via solder, A semiconductor chip mounting step of mounting the semiconductor chip on a base on which the semiconductor chip can be mounted, a solder material mounting step of mounting a solder material on an upper surface of the semiconductor chip, and an upper end above the upper surface of the semiconductor chip A lead frame arranging step of arranging a lead frame including the lead on a spacer protruding from the base to a height position of, and a weight arranging a weight including a portion facing the spacer on the lead frame. An arranging step, and a solder joining step of soldering the semiconductor chip and the lead frame by heating the solder material. It is characterized in.

［２］本発明の半導体装置の製造方法においては、前記リードフレーム配置工程で、前記スペーサとして、平面的に見て前記半導体チップの外側に位置する複数のスペーサ上に、前記リードの一部を配置することが好ましい。 [2] In the method of manufacturing a semiconductor device according to the present invention, in the lead frame disposing step, a part of the lead is provided on the plurality of spacers located outside the semiconductor chip in a plan view as the spacer. It is preferable to arrange them.

［３］本発明の半導体装置の製造方法においては、前記半導体チップ搭載工程の前に、前記半導体チップを実装するための基板を前記ベース上に配置する基板配置工程と、前記基板の上面にはんだ材を印刷するはんだ材印刷工程とをさらに含むことが好ましい。 [3] In the method of manufacturing a semiconductor device according to the present invention, before the semiconductor chip mounting step, a substrate arranging step of arranging a substrate on which the semiconductor chip is mounted on the base; And a solder material printing step of printing a material.

［４］本発明の半導体装置の製造方法においては、前記はんだ材印刷工程と前記リードフレーム配置工程との間に、前記スペーサを前記ベースに配設するスペーサ配設工程をさらに含むことが好ましい。 [4] The method for manufacturing a semiconductor device of the present invention preferably further includes a spacer arranging step of arranging the spacer on the base between the solder material printing step and the lead frame arranging step.

［５］本発明の半導体装置の製造方法においては、前記スペーサ配設工程で、前記ベースに形成された有底のスペーサ位置決め用穴に前記スペーサの下端側を埋設させることで、前記スペーサを前記ベースに配設することが好ましい。 [5] In the method for manufacturing a semiconductor device according to the present invention, the lower end side of the spacer is buried in a bottomed spacer positioning hole formed in the base in the spacer disposing step, whereby the spacer is formed. It is preferable to dispose it on the base.

［６］本発明の半導体装置の製造方法においては、前記錘体配設工程で、平面的に見て前記半導体チップの外側で下方に延びた前記錘体の脚部を、前記ベースに形成された錘体位置決め用穴に差し込むことで位置決めすると共に、前記スペーサと対峙させるようにして、前記錘体を前記リードフレーム上に配設することが好ましい。 [6] In the method of manufacturing a semiconductor device according to the present invention, in the weight disposing step, the leg portion of the weight that extends downward outside the semiconductor chip in a plan view is formed on the base. It is preferable that the weight is positioned on the lead frame so as to be positioned by being inserted into the weight positioning hole and to face the spacer.

［７］本発明の半導体装置の製造方法においては、前記はんだ接合工程で、付勢手段によって前記錘体またはスペーサを介して前記リードフレームを付勢した状態で、前記半導体チップと前記リードフレームとをはんだ接合することが好ましい。 [7] In the method of manufacturing a semiconductor device according to the present invention, the semiconductor chip and the lead frame may be connected to each other in a state where the lead frame is urged by the urging means via the weight body or the spacer in the solder bonding step. Are preferably joined by soldering.

［８］本発明の半導体装置の製造方法においては、前記半導体チップ搭載工程と前記リードフレーム配置工程との間に、前記ベースと前記リードフレームの周辺部との間の厚み方向に沿った距離に対応した厚みの第２スペーサを、前記ベースに搭載する第２スペーサ搭載工程と、前記錘体配設工程と同時または前記錘体配設工程と前記はんだ接合工程との間に、前記リードフレームの前記周辺部において、前記第２スペーサと対峙する部分を含む第２ベースを搭載する第２ベース搭載工程とをさらに有することが好ましい。 [8] In the method of manufacturing a semiconductor device according to the present invention, the distance between the base and the peripheral portion of the lead frame along the thickness direction is between the semiconductor chip mounting step and the lead frame arranging step. A second spacer mounting step of mounting a second spacer having a corresponding thickness on the base, and simultaneously with the weight disposing step or between the weight disposing step and the solder bonding step, It is preferable that the method further includes a second base mounting step of mounting a second base including a portion facing the second spacer in the peripheral portion.

［９］本発明の半導体装置の製造冶具は、半導体チップと、当該半導体チップに一部を重なりあわせてはんだを介して電気的に接続されたリードとを含む半導体装置の製造冶具であって、前記半導体チップを上方に搭載可能なベースと、前記半導体チップを前記ベースに搭載した場合において、平面的に見た際における当該半導体チップの外側の位置で、上端の高さ位置が当該半導体チップの上面よりも高く前記ベースから突出すると共に、前記リードを含むリードフレームを上端に配置可能なスペーサと、前記スペーサに対峙する部分を含み、前記リードフレーム上に配設可能な錘体とを備えることを特徴とする。 [9] A jig for manufacturing a semiconductor device according to the present invention is a jig for manufacturing a semiconductor device including a semiconductor chip and a lead partially overlapping the semiconductor chip and electrically connected to the semiconductor chip via solder, A base on which the semiconductor chip can be mounted, and, when the semiconductor chip is mounted on the base, a height position at an upper end of the semiconductor chip at a position outside the semiconductor chip when viewed in a plan view; A spacer protruding from the base higher than an upper surface, a spacer capable of disposing a lead frame including the lead at an upper end, and a weight including a portion facing the spacer and disposable on the lead frame. It is characterized by.

［１０］本発明の半導体装置の製造冶具においては、前記スペーサとして、複数のスペーサを備え、前記錘体が前記複数のスペーサと対峙する部分を含むことが好ましい。 [10] In the jig for manufacturing a semiconductor device of the present invention, it is preferable that a plurality of spacers are provided as the spacer, and the weight body includes a portion facing the plurality of spacers.

［１１］本発明の半導体装置の製造冶具においては、前記スペーサとして、前記ベースから挿抜可能なスペーサを備え、前記ベースは、前記スペーサの下端側を埋設して前記スペーサの上端の高さ位置を定めるための有底のスペーサ位置決め用穴を有することが好ましい。 [11] In the jig for manufacturing a semiconductor device of the present invention, the spacer includes, as the spacer, a spacer that can be inserted into and removed from the base, and the base embeds a lower end of the spacer to adjust a height position of an upper end of the spacer. It is preferable to have a bottomed spacer positioning hole for defining.

［１２］本発明の半導体装置の製造冶具においては、前記錘体は、前記半導体チップを前記ベースに搭載した場合を平面的に見た際の当該半導体チップの外側の位置で、下方に延びた脚部を有し、前記ベースは、前記脚部の下端側を差し込んで前記錘体を位置決めするための錘体位置決め用穴を有することが好ましい。 [12] In the jig for manufacturing a semiconductor device of the present invention, the weight body extends downward at a position outside the semiconductor chip when the semiconductor chip is mounted on the base when viewed in plan. It is preferable that the base has a leg, and the base has a weight positioning hole for inserting the lower end of the leg to position the weight.

［１３］本発明の半導体装置の製造冶具においては、前記リードフレームを配置した場合に前記錘体または前記スペーサを介して前記リードフレームを付勢する付勢手段をさらに備えることが好ましい。 [13] The jig for manufacturing a semiconductor device of the present invention preferably further comprises an urging means for urging the lead frame via the weight or the spacer when the lead frame is arranged.

［１４］本発明の半導体装置の製造冶具においては、前記リードフレームを配置した場合における、前記ベースと前記リードフレームの周辺部との間の厚み方向に沿った距離に対応した厚みで形成され、前記ベースに搭載可能な第２スペーサと、前記第２スペーサと対峙する部分を含む第２ベースとをさらに備えることが好ましい。 [14] In the jig for manufacturing a semiconductor device of the present invention, when the lead frame is arranged, the jig is formed with a thickness corresponding to a distance along a thickness direction between the base and a peripheral portion of the lead frame, It is preferable to further include a second spacer that can be mounted on the base, and a second base that includes a portion facing the second spacer.

［１５］本発明の半導体装置は、半導体チップと、前記半導体チップが実装された基板と、前記半導体チップの表面上にはんだを介して電気的に接続された電極接続片を含むリードと、少なくとも前記リードの前記電極接続片周りの範囲を封止した樹脂とを備え、前記リードは、平面的に見て前記半導体チップおよび前記基板よりも外側まで前記電極接続片から張り出した張り出し部を前記樹脂内に有することを特徴とする。 [15] The semiconductor device of the present invention includes at least a semiconductor chip, a substrate on which the semiconductor chip is mounted, and a lead including an electrode connection piece electrically connected to the surface of the semiconductor chip via solder. A resin that seals a region around the electrode connection piece of the lead, wherein the lead has a projecting portion that protrudes from the electrode connection piece to the outside of the semiconductor chip and the substrate when viewed in a plan view. It is characterized by having in.

本発明の半導体装置の製造方法によれば、リードフレーム配置工程で、上端が半導体チップの上面よりも上方の高さ位置までベースから突出するスペーサ上に、リードを含むリードフレームを配置するため、リードフレームは、半導体チップの上面より上方の高さ位置に定まって配置される。これにより、リードフレームから半導体チップに過剰な力が加わらなくなり、半導体チップを傷めるリスクを低減することが可能となる。また、半導体チップとリードフレームとの間に所望の間隔をあけることも可能となる。さらに、錘体配設工程で、スペーサに対峙する部分を含む錘体をリードフレーム上に配設するため、はんだ接合の際にはんだ材の状態の変化に伴いリードフレームが浮いてくることを抑えられ、半導体チップとリードフレームとを所望の間隔に保たせることが可能となる。その結果、半導体チップを傷めるリスクを低減させ、半導体チップとリードとの間のはんだ材を所望の肉厚に保たせてはんだ接合することを可能にする。   According to the method of manufacturing a semiconductor device of the present invention, in the lead frame arranging step, the lead frame including the lead is arranged on the spacer whose upper end protrudes from the base to a height position above the upper surface of the semiconductor chip. The lead frame is fixedly arranged at a height above the upper surface of the semiconductor chip. As a result, excessive force is not applied to the semiconductor chip from the lead frame, and the risk of damaging the semiconductor chip can be reduced. Further, a desired space can be provided between the semiconductor chip and the lead frame. Furthermore, in the weight disposing step, the weight including the portion facing the spacer is disposed on the lead frame, so that the lead frame is prevented from floating due to a change in the state of the solder material at the time of soldering. As a result, the semiconductor chip and the lead frame can be maintained at a desired distance. As a result, the risk of damaging the semiconductor chip can be reduced, and the soldering between the semiconductor chip and the lead can be maintained at a desired thickness for soldering.

本発明の半導体装置の製造冶具によれば、半導体チップをベースに搭載した場合において、平面的に見て半導体チップの外側の位置で、上端の高さ位置が半導体チップの上面よりも高くベースから突出すると共に、リードを含むリードフレームを配置可能なスペーサを備えているため、リードフレームを半導体チップの上面より上方の高さ位置に定めて配置することが可能となる。これにより、リードフレームから半導体チップに過剰な力が加わらなくなり、半導体チップを傷めるリスクを低減することが可能となる。また、半導体チップとリードフレームとの間に所望の間隔をあけることも可能となる。さらに、スペーサに対峙する部分を含み、リードフレーム上に配設可能な錘体を備えているため、はんだ接合の際にはんだ材の状態の変化に伴いリードフレームが浮いてくることを抑えられ、半導体チップとリードフレームとを所望の間隔に保たせることが可能となる。その結果、半導体チップを傷めるリスクを低減させ、半導体チップとリードとの間のはんだ材を所望の肉厚に保たせてはんだ接合することを可能にする。   According to the jig for manufacturing a semiconductor device of the present invention, when the semiconductor chip is mounted on the base, the height position of the upper end is higher than the upper surface of the semiconductor chip at a position outside the semiconductor chip in a plan view. Since the protrusions and the spacers on which the lead frames including the leads can be arranged are provided, the lead frames can be fixedly positioned above the upper surface of the semiconductor chip. As a result, excessive force is not applied to the semiconductor chip from the lead frame, and the risk of damaging the semiconductor chip can be reduced. Further, a desired space can be provided between the semiconductor chip and the lead frame. Furthermore, since the weight includes a portion facing the spacer and can be disposed on the lead frame, the lead frame is prevented from floating due to a change in the state of the solder material during solder joining, The semiconductor chip and the lead frame can be kept at a desired distance. As a result, the risk of damaging the semiconductor chip can be reduced, and the soldering between the semiconductor chip and the lead can be maintained at a desired thickness for soldering.

なお、本発明の半導体装置の製造方法および半導体装置の製造冶具によれば、半導体チップに過剰な力がかからないため、はんだ接合の際に半導体チップの位置ずれが起きにくくなる。   According to the method for manufacturing a semiconductor device and the jig for manufacturing a semiconductor device of the present invention, since excessive force is not applied to the semiconductor chip, the semiconductor chip is less likely to be displaced during soldering.

本発明の半導体装置によれば、半導体チップの表面上にはんだを介して電気的に接続された電極接続片を含むリードは、平面的に見て、半導体チップおよび基板よりも外側まで電極接続片から張り出した張り出し部を有するため、製造過程においてリードを含むリードフレームを所望の状態に配置することが可能となる。具体的には、例えば、製造過程において張り出し部をスペーサに配置すれば、リードフレームを所望の高さ位置に配置することが可能となる。すなわち、製造過程において、リードフレームから半導体チップに過剰な力が加わらないように、リードフレームを半導体チップの上方に半導体チップとは所望の間隔をあけて配置することが可能となる。また、例えば、製造過程において張り出し部を上方から押さえれば、はんだ接合の際にはんだ材の状態の変化に伴いリードフレームが浮いてくることを抑えられ、半導体チップとリードフレームとを所望の間隔に保たせることが可能となる。その結果、半導体チップを傷めるリスクを低減させ、半導体チップとリードとの間のはんだ材を所望の肉厚に保たせてはんだ接合可能な半導体装置を提供することを可能にする。   According to the semiconductor device of the present invention, the lead including the electrode connection piece electrically connected to the surface of the semiconductor chip via the solder, the electrode connection piece extends outward from the semiconductor chip and the substrate when viewed in plan. Since it has an overhang portion, the lead frame including the lead can be arranged in a desired state in the manufacturing process. Specifically, for example, if the overhang portion is arranged on the spacer during the manufacturing process, the lead frame can be arranged at a desired height position. That is, in the manufacturing process, the lead frame can be disposed above the semiconductor chip at a desired distance from the semiconductor chip so that excessive force is not applied to the semiconductor chip from the lead frame. Also, for example, if the overhang is pressed from above in the manufacturing process, the lead frame is prevented from floating due to a change in the state of the solder material at the time of soldering, and the semiconductor chip and the lead frame are set at a desired distance. It is possible to keep it. As a result, it is possible to reduce the risk of damaging the semiconductor chip and to provide a semiconductor device that can be solder-joined by keeping the solder material between the semiconductor chip and the lead at a desired thickness.

実施形態１に係る半導体装置１の模式図である。図１（ａ）は、半導体装置１の内部を透過した上面図である。図１（ｂ）は、Ａ−Ａ断面図である。FIG. 2 is a schematic diagram of the semiconductor device 1 according to the first embodiment. FIG. 1A is a top view showing the inside of the semiconductor device 1. FIG. 1B is an AA sectional view. 実施形態１に係る半導体装置１の樹脂封止前の中間体１Ｍの模式図である。図２（ａ）は、半導体装置の中間体１Ｍの上面図である。図２（ｂ）は、半導体装置の中間体１Ｍの側面図である。FIG. 3 is a schematic diagram of an intermediate 1M of the semiconductor device 1 according to the first embodiment before resin sealing. FIG. 2A is a top view of the intermediate 1M of the semiconductor device. FIG. 2B is a side view of the intermediate 1M of the semiconductor device. 実施形態１に係る半導体装置の製造冶具１０の斜視図である。FIG. 2 is a perspective view of a jig 10 for manufacturing a semiconductor device according to the first embodiment. 実施形態１に係る半導体装置の製造冶具１０の分解斜視図である。FIG. 2 is an exploded perspective view of the jig 10 for manufacturing a semiconductor device according to the first embodiment. 実施形態１に係る半導体装置の製造方法のフローチャートである。4 is a flowchart of a method for manufacturing a semiconductor device according to the first embodiment. 実施形態１に係る半導体装置の製造方法を説明するための模式図である。図６（ａ）〜（ｊ）は、はんだ接合工程までの各工程Ｓ１〜Ｓ１０を示している。FIG. 5 is a schematic diagram for explaining the method for manufacturing the semiconductor device according to the first embodiment. FIGS. 6A to 6J show steps S1 to S10 up to the solder joining step. 実施形態１に係る半導体装置の製造冶具１０にリードフレーム９を配置した状態の模式図である。図７（ａ）は、リードフレーム９を配置した状態の上面図である。図７（ｂ）は、Ｂ部拡大図である。FIG. 2 is a schematic diagram illustrating a state in which a lead frame 9 is arranged on a manufacturing jig 10 of the semiconductor device according to the first embodiment. FIG. 7A is a top view in a state where the lead frame 9 is arranged. FIG. 7B is an enlarged view of a portion B. 実施形態２に係る半導体装置の製造冶具１１０にリードフレーム９を配置した状態の模式図である。FIG. 10 is a schematic diagram illustrating a state in which a lead frame 9 is arranged on a jig 110 for manufacturing a semiconductor device according to a second embodiment. 実施形態３に係る半導体装置の製造冶具２１０を用いた製造方法を説明するための模式図である。図９（ａ）〜（ｃ）は、基板配置工程Ｓ１〜スペーサ配設工程Ｓ５における状態の変化を示している。FIG. 14 is a schematic diagram for explaining a manufacturing method using the manufacturing jig 210 of the semiconductor device according to the third embodiment. FIGS. 9A to 9C show changes in the state in the substrate disposing step S1 to the spacer disposing step S5. 従来の半導体装置の製造方法を説明するための模式図である。FIG. 7 is a schematic diagram for explaining a conventional method for manufacturing a semiconductor device.

以下、本発明に係る半導体装置、半導体装置の製造冶具、および半導体装置の製造方法について、図に示す実施形態に基づいて説明する。なお、各図面は模式図であり、必ずしも実際の寸法を厳密に反映したものではない。また、本明細書において厚み方向といった場合には、半導体チップの厚み方向を意味し、上方、下方といった場合には、重力方向を基準とした上下方向を意味する。また、半導体装置の製造過程においては厚み方向と重力方向とが一致する。また、「はんだ材」および「はんだ」については、本明細書では、リフローによる硬化前後の違いで使い分けた名称で説明をしているが、同じ場所に配置された「はんだ材」および「はんだ」には同一の符号を付している。   Hereinafter, a semiconductor device, a jig for manufacturing a semiconductor device, and a method for manufacturing a semiconductor device according to the present invention will be described based on an embodiment shown in the drawings. Each drawing is a schematic diagram, and does not always strictly reflect actual dimensions. In this specification, the term “thickness direction” means the thickness direction of the semiconductor chip, and the term “upper” or “lower” means the up-down direction based on the direction of gravity. In the manufacturing process of the semiconductor device, the thickness direction and the gravity direction coincide. In addition, in this specification, “solder material” and “solder” are described using different names before and after curing by reflow, but the “solder material” and “solder” arranged in the same place are used. Are denoted by the same reference numerals.

［実施形態１］
（１．実施形態１に係る半導体装置１の構成）
実施形態１に係る半導体装置１は、図１に示すように、基板２と、半導体チップ３と、リード４（４ａ，４ｂ，４ｃ）と、はんだ５，６と、ワイヤ７とを備え、リード４ａ，４ｂ，４ｃの外部接続端子４ｄ，４ｅ，４ｆおよび基板２の放熱性の金属板２ｄの一部を除いて樹脂８で樹脂封止されている。[Embodiment 1]
(1. Configuration of the semiconductor device 1 according to the first embodiment)
As shown in FIG. 1, a semiconductor device 1 according to the first embodiment includes a substrate 2, a semiconductor chip 3, leads 4 (4a, 4b, 4c), solders 5, 6, and wires 7, and Except for the external connection terminals 4 d, 4 e, 4 f of 4 a, 4 b, 4 c and a part of the heat-dissipating metal plate 2 d of the substrate 2, they are sealed with resin 8.

基板２は、半導体チップ搭載面２ｂを有する基板である。基板２としては適宜の基板（例えば、プリント基板）を用いることができるが、実施形態１においては、絶縁性基材２ａと、絶縁性基材２ａの一方の面に形成され、半導体チップ搭載面２ｂを有する回路２ｃと、絶縁性基材２ａの他方の面に形成された放熱用の金属板２ｄとを有するＤＣＢ（Ｄｉｒｅｃｔ Ｃоｐｐｅｒ Ｂｏｎｄｉｎｇ）基板を用いる。なお、放熱用の金属板２ｄの一部は樹脂８から露出している。   The substrate 2 is a substrate having a semiconductor chip mounting surface 2b. As the substrate 2, an appropriate substrate (for example, a printed substrate) can be used. In the first embodiment, the insulating substrate 2a and the semiconductor chip mounting surface formed on one surface of the insulating substrate 2a are used. A DCB (Direct Copper Bonding) substrate having a circuit 2c having the circuit board 2b and a heat-dissipating metal plate 2d formed on the other surface of the insulating base material 2a is used. Note that a part of the metal plate 2 d for heat radiation is exposed from the resin 8.

半導体チップ３は、一方の面（基板２側の面）に形成されたコレクタ電極３ａ、並びに、他方の面（基板２側の面とは反対側の面）に形成されたエミッタ電極３ｂ（電極）およびエミッタ電極３ｂとは離間した位置に形成されたゲート電極３ｃを有するＩＧＢＴである。   The semiconductor chip 3 has a collector electrode 3a formed on one surface (surface on the substrate 2 side) and an emitter electrode 3b (electrode formed on the other surface (surface opposite to the substrate 2 side)). ) And the emitter electrode 3b is an IGBT having a gate electrode 3c formed at a position separated from the IGBT.

コレクタ電極３ａは、基板２の半導体チップ搭載面２ｂに形成された接続パッドとはんだ５を介して接合されており、はんだ５、基板２（回路２ｃ）およびリード４ａ（外部接続端子４ｄ）を介して外部と接続される。
エミッタ電極３ｂは、リード４ｂの電極接続片４ｇとはんだ６を介して接合されており、はんだ６およびリード４ｂ（外部接続端子４ｅ）を介して外部と接続される。The collector electrode 3a is joined to a connection pad formed on the semiconductor chip mounting surface 2b of the substrate 2 via a solder 5, and via the solder 5, the substrate 2 (circuit 2c) and the lead 4a (external connection terminal 4d). Connected to the outside.
The emitter electrode 3b is joined to the electrode connection piece 4g of the lead 4b via the solder 6, and is connected to the outside via the solder 6 and the lead 4b (external connection terminal 4e).

リード４ａ，４ｂ，４ｃは、平板状の金属部材であり、リードフレームを切り離して形成されたものである。リード４ａ，４ｂ，４ｃはワイヤよりも断面積が大きく、大電流を流すことができる。
リード４ａは、一方の端部がコレクタ電極３ａと接続された基板２の回路２ｃと、基板２の半導体チップ搭載面２ｂに形成された接続パッドを介して接続されており、他方の端部が、外部接続端子４ｄとなっている。
リード４ｂは、一方の端部にエミッタ電極３ｂと接続するための電極接続片４ｇを有し、他方の端部に外部と接続するための外部接続端子４ｅを有する。リード４ｂには、平面的に見て半導体チップ３および基板２よりも外側まで電極接続片４ｇから張り出した張り出し部４ｈを樹脂８内に有している。
リード４ｃは、一方の端部がワイヤ７を介してゲート電極２ｃと接続されており、他方の端部が外部接続端子４ｆとなっている。The leads 4a, 4b, 4c are flat metal members formed by separating the lead frame. The leads 4a, 4b, 4c have a larger cross-sectional area than the wires, and can flow a large current.
The lead 4a is connected to the circuit 2c of the substrate 2 having one end connected to the collector electrode 3a via a connection pad formed on the semiconductor chip mounting surface 2b of the substrate 2, and has the other end. , An external connection terminal 4d.
The lead 4b has an electrode connection piece 4g at one end for connection to the emitter electrode 3b, and an external connection terminal 4e at the other end for connection to the outside. The lead 4b has a projecting portion 4h in the resin 8 projecting from the electrode connecting piece 4g to the outside of the semiconductor chip 3 and the substrate 2 in plan view.
One end of the lead 4c is connected to the gate electrode 2c via the wire 7, and the other end is an external connection terminal 4f.

はんだ５，６は、導電性および接着性を有する合金又は金属である。はんだ５、６ははんだ材を加熱・溶融して固化したものである。
はんだ５は、コレクタ電極３ａと半導体チップ搭載面２ｂに形成された電極パッドとを接合している。はんだ５は、フラックスを含有するペースト状のはんだ材（いわゆるクリームはんだ）からなり、印刷により基板２の半導体チップ搭載面２ｂに配置され、リフローして加熱することにより基板２と半導体チップ３とを接合する。なお、はんだ５は、はんだ６の場合と異なり、はんだに作用する応力（例えば熱応力）を緩和するという事情がなく、厚くなると導通損失が大きくなるため、比較的薄い方が好ましい。
はんだ６は、エミッタ電極３ｂと電極接続片４ｇとを接合している。はんだ６の厚さ（はんだ厚）は、はんだ５（基板２と半導体チップ３との間のはんだ）の厚さよりも厚く、例えば、３００μｍ以上であり、例えば５００μｍである。はんだ６の形成方法については後述する。The solders 5 and 6 are alloys or metals having conductivity and adhesiveness. The solders 5 and 6 are obtained by heating and melting a solder material and solidifying it.
The solder 5 joins the collector electrode 3a and the electrode pad formed on the semiconductor chip mounting surface 2b. The solder 5 is made of a paste-like solder material containing flux (so-called cream solder), is arranged on the semiconductor chip mounting surface 2b of the substrate 2 by printing, and reflows and heats the substrate 2 and the semiconductor chip 3. Join. Unlike the case of the solder 6, the solder 5 has no circumstances of relaxing the stress (for example, thermal stress) acting on the solder, and since the conduction loss increases as the thickness increases, the solder 5 is preferably relatively thin.
The solder 6 joins the emitter electrode 3b and the electrode connection piece 4g. The thickness (solder thickness) of the solder 6 is greater than the thickness of the solder 5 (the solder between the substrate 2 and the semiconductor chip 3), for example, 300 μm or more, for example, 500 μm. The method for forming the solder 6 will be described later.

ワイヤ７は、ワイヤボンディング用のワイヤである。樹脂８は、少なくともリード４の電極接続片４ｇ周りの範囲を封止する。樹脂８としては、適宜の樹脂を用いることができる。   The wire 7 is a wire for wire bonding. The resin 8 seals at least the area around the electrode connection piece 4 g of the lead 4. As the resin 8, an appropriate resin can be used.

ここで、図２に示すような、半導体装置１の製造過程における樹脂封止前の状態である半導体装置の中間体１Ｍについて説明する。半導体装置の中間体１Ｍでは、各リード４ａ，４ｂ，４ｃは、リードフレーム９の一部であり繋がっている状態で、外部接続端子４ｄ，４ｅ，４ｆに曲げ等の加工がされていない。   Here, the intermediate 1M of the semiconductor device in a state before resin sealing in the manufacturing process of the semiconductor device 1 as shown in FIG. 2 will be described. In the intermediate 1M of the semiconductor device, the leads 4a, 4b, and 4c are part of the lead frame 9 and are connected to each other, and the external connection terminals 4d, 4e, and 4f are not bent or processed.

リードフレーム９は、矩形状の金属製の薄板である。リードフレーム９は、周囲に形成された枠状の周辺部９ａと、周辺部９ａの内側に形成されたリード形成部９ｂと周辺部９ａとリード形成部９ｂとを連結している連結部９ｃとを備えている。リード形成部９ｂにはリード４ａ，４ｂ，４ｃが形成されている。リードフレーム９は、製造過程において、連結部９ｃがカットされて、リード形成部９ｂに形成されているリード４ａ，４ｂ，４ｃが周辺部９ａから切り離される。   The lead frame 9 is a rectangular thin metal plate. The lead frame 9 includes a frame-shaped peripheral portion 9a formed therearound, a lead forming portion 9b formed inside the peripheral portion 9a, and a connecting portion 9c connecting the peripheral portion 9a and the lead forming portion 9b. It has. The leads 4a, 4b, 4c are formed in the lead forming portion 9b. In the manufacturing process of the lead frame 9, the connecting portion 9c is cut, and the leads 4a, 4b, 4c formed in the lead forming portion 9b are separated from the peripheral portion 9a.

（２．実施形態１に係る半導体装置の製造冶具１０の構成）
実施形態１に係る半導体装置１を製造するための半導体装置の製造冶具１０は、図３および図４に示すように、ベース１１と、スペーサ１２と、第２スペーサ１３と、第２ベース２１と、錘体２２と、締結具３１と、付勢手段３２とを備えている。付勢手段３２は、第２ベース２１に取り付けられている。ベース１１、スペーサ１２、第２スペーサ１３、付勢手段３２が取り付けられた第２ベース２１、錘体２２、および締結具３１の各部品は、それぞれが分離可能であり、半導体装置１の製造過程において、適宜、段階的に組み合わせて用いられる。半導体装置の製造冶具１０は、半導体装置の中間体１Ｍ（ワイヤ接続されていない状態）の構成部材をはんだ接合する際には、図３に示すように、各部品全てを組み合わせて、内側に半導体装置の中間体１Ｍの構成部材を所定の位置に配置した状態で保持する。(2. Configuration of jig 10 for manufacturing semiconductor device according to first embodiment)
As shown in FIGS. 3 and 4, the manufacturing jig 10 of the semiconductor device for manufacturing the semiconductor device 1 according to the first embodiment includes a base 11, a spacer 12, a second spacer 13, and a second base 21. , A weight 22, a fastener 31, and a biasing means 32. The urging means 32 is attached to the second base 21. The components of the base 11, the spacer 12, the second spacer 13, the second base 21 to which the urging means 32 are attached, the weight 22, and the fastener 31 are separable, and the manufacturing process of the semiconductor device 1 Are used in combination in a stepwise manner as appropriate. As shown in FIG. 3, when the semiconductor device manufacturing jig 10 solders the constituent members of the intermediate 1M of the semiconductor device (the state where the wires are not connected), as shown in FIG. The components of the intermediate body 1M of the apparatus are held in a state where they are arranged at predetermined positions.

半導体装置の製造冶具１０では、ベース１１と、ベース１１に配設されたスペーサ１２と、ベース１１に搭載された第２スペーサ１３とが、使用時にリードフレーム９の下側に配置される下側冶具１０Ａを構成している。また第２ベース２１と、第２ベース２１に取り付けられた付勢手段３２と、スペーサ１２および付勢手段３２の間に配設された錘体２２とが、使用時にリードフレーム９よりも上側に配置される上側冶具１０Ｂを構成している。上側冶具１０Ｂは、自重で下側冶具１０Ａ上に固定されているが、さらに締結具３１で第２ベース２１を第２スペーサ１３に締結することで、下側冶具１０Ａに締結されている。なお、ベース１１、第２スペーサ１３、および第２ベース２１には互いの位置ずれを防止するために、位置決めピン／孔や、インローを設けることが好ましい。
以下各部について図４を参照して説明する。In the jig 10 for manufacturing a semiconductor device, the base 11, the spacer 12 provided on the base 11, and the second spacer 13 mounted on the base 11 are provided on the lower side which is disposed below the lead frame 9 during use. This constitutes a jig 10A. In addition, the second base 21, the urging means 32 attached to the second base 21, and the weight 22 disposed between the spacer 12 and the urging means 32 are located above the lead frame 9 during use. The upper jig 10B to be arranged is constituted. The upper jig 10B is fixed on the lower jig 10A by its own weight, but is further fastened to the lower jig 10A by fastening the second base 21 to the second spacer 13 with the fastener 31. The base 11, the second spacer 13, and the second base 21 are preferably provided with positioning pins / holes and spigots in order to prevent a positional deviation from each other.
Hereinafter, each part will be described with reference to FIG.

ベース１１は、ある程度厚みのある矩形板状の設置台である。ベース１１には、上面内側に、基板２の厚み（はんだ印刷時に用いるメタルマスク等の器具の厚みを考慮してもよい。）に対応させた深さで凹んだ区画で、半導体チップ３を上方に直接または間接的に配置可能な基板配置部１１ａが形成されている。また、ベース１１には、基板配置部１１ａ内やその周囲に、基板２の外形をガイドするような壁面を有する基板ガイド部１１ｂが形成されている。また、ベース１１には、基板配置部１１ａ内に、スペーサ１２の配設位置に対応させて（リード４ｂの張り出し部４ｈ等の位置に対応させて）、スペーサ１２の下端側を挿抜可能に埋設するための有底のスペーサ位置決め用穴１１ｃが形成されている。このスペーサ位置決め用穴１１ｃは、平面的に見て配置される基板２および半導体チップ３の外側に位置し、スペーサ１２の上端の高さ位置が正確に定まるような深さで形成されている。スペーサ位置決め用穴１１ｃは、平面的に見て基板２および半導体チップ３の近傍に位置することが好ましい。また、ベース１１には、基板配置部１１ａ内に、錘体２２の下端側（後述の脚部２２ｂ）を挿抜可能に配設するための有底の錘体位置決め用穴１１ｄが形成されている。この錘体位置決め用穴１１ｄは、配置される基板２および半導体チップ３の外側に位置する。錘体位置決め用穴１１ｄは、平面的に見て基板２および半導体チップ３の近傍に位置することが好ましい。また、ベース１１には、上面の周縁部に、第２スペーサ１３の外形をガイドするような壁面を有する第２スペーサガイド部１１ｅが形成されている。この第２スペーサガイド部１１ｅに囲まれた領域内は、第２スペーサ１３の下面を受ける第２スペーサ搭載部１１ｆになっている。なお、実施形態１においては、スペーサ位置決め用穴１１ｃは、複数箇所に形成されている。   The base 11 is a rectangular plate-shaped installation base having a certain thickness. The semiconductor chip 3 is placed above the base 11 in a section that is recessed on the inner side of the upper surface at a depth corresponding to the thickness of the substrate 2 (the thickness of a device such as a metal mask used for solder printing may be considered). A substrate placement portion 11a that can be placed directly or indirectly on the substrate is formed. In the base 11, a substrate guide portion 11b having a wall surface for guiding the outer shape of the substrate 2 is formed in or around the substrate placement portion 11a. The lower end of the spacer 12 is buried in the base 11 so as to be able to be inserted into and removed from the substrate disposing portion 11a so as to correspond to the disposition position of the spacer 12 (corresponding to the position of the overhang portion 4h of the lead 4b). A hole 11c for positioning a spacer having a bottom is formed. The spacer positioning hole 11c is located outside the substrate 2 and the semiconductor chip 3 arranged in a plan view, and has a depth such that the height position of the upper end of the spacer 12 is accurately determined. The spacer positioning hole 11c is preferably located near the substrate 2 and the semiconductor chip 3 in plan view. The base 11 has a bottom-located weight positioning hole 11d for disposing the lower end of the weight 22 (a leg 22b, which will be described later) so that it can be inserted into and removed from the substrate placement portion 11a. . The weight positioning hole 11d is located outside the substrate 2 and the semiconductor chip 3 to be arranged. The weight positioning hole 11d is preferably located near the substrate 2 and the semiconductor chip 3 in plan view. In addition, a second spacer guide portion 11 e having a wall surface for guiding the outer shape of the second spacer 13 is formed on a peripheral portion of the upper surface of the base 11. The area surrounded by the second spacer guide portion 11e is a second spacer mounting portion 11f that receives the lower surface of the second spacer 13. In the first embodiment, the spacer positioning holes 11c are formed at a plurality of locations.

スペーサ１２は、円柱状のスペーサピンである。スペーサ１２は、ベース１１のスペーサ位置決め用穴１１ｃに配設されている。すなわち、スペーサ１２は、平面的に見て、配置される基板２および半導体チップ３の外側に位置している。スペーサ１２は、リードフレーム９（リード４ｂの電極接続片４ｇ）を配置可能な位置に配設されている。スペーサ１２は、ベース１１のスペーサ位置決め用穴１１ｃに配設された際に、上端がベース１１に搭載された半導体チップ３の上面よりも上方の高さ位置、さらに詳しくは半導体チップ３の上面の高さ位置に所望の半導体チップ３とリードフレーム９（リード４ｂの電極接続片４ｇ）との間隔分を加えた高さ位置になるように、高さ（長さ）が設定されている。なお、実施形態１においては、スペーサ１２は、ベース１１のスペーサ位置決め用穴１１ｃに対して退避可能（挿抜可能）に配設されている。また、実施形態１においては、スペーサ１２として、複数箇所に形成されたスペーサ位置決め用穴１１ｃの数に対応させて、複数のスペーサ１２がベース１１に配設されている。   The spacer 12 is a columnar spacer pin. The spacer 12 is provided in the spacer positioning hole 11 c of the base 11. That is, the spacer 12 is located outside the substrate 2 and the semiconductor chip 3 on which the spacers 12 are arranged when viewed in plan. The spacer 12 is arranged at a position where the lead frame 9 (the electrode connection piece 4g of the lead 4b) can be arranged. When the spacer 12 is disposed in the spacer positioning hole 11 c of the base 11, the upper end thereof is located at a height position higher than the upper surface of the semiconductor chip 3 mounted on the base 11, and more specifically, the upper surface of the upper surface of the semiconductor chip 3. The height (length) is set so as to be a height position obtained by adding a desired distance between the semiconductor chip 3 and the lead frame 9 (the electrode connection piece 4g of the lead 4b) to the height position. In the first embodiment, the spacer 12 is disposed so as to be retractable (insertable and removable) from the spacer positioning hole 11c of the base 11. In the first embodiment, as the spacers 12, a plurality of spacers 12 are provided on the base 11 corresponding to the number of the spacer positioning holes 11c formed at a plurality of locations.

第２スペーサ１３は、ある程度厚みのある矩形板状の台である。第２スペーサ１３は、ベース１１の第２スペーサ搭載部１１ｆに搭載されている。第２スペーサ１３は、ベース１１とリードフレーム９の周辺部９ａとの間の厚み方向に沿った距離に対応した厚みで形成されている。第２スペーサ１３の内側には、ベース１１に搭載された際に基板配置部１１ａが露出するよう開口する開口部１３ａが形成されている。また、第２スペーサ１３の上面には、リードフレーム９を配置した際にリードフレーム９の位置決めが可能なリードフレームガイド部１３ｂが形成されている。リードフレームガイド部１３ｂとして、位置決めピン等が採用できる。   The second spacer 13 is a rectangular plate-like base having a certain thickness. The second spacer 13 is mounted on the second spacer mounting portion 11f of the base 11. The second spacer 13 is formed with a thickness corresponding to a distance along the thickness direction between the base 11 and the peripheral portion 9a of the lead frame 9. An opening 13a is formed inside the second spacer 13 so as to expose the substrate placement portion 11a when mounted on the base 11. On the upper surface of the second spacer 13, a lead frame guide portion 13b capable of positioning the lead frame 9 when the lead frame 9 is arranged is formed. A positioning pin or the like can be used as the lead frame guide 13b.

第２ベース２１は、ある程度厚みのある矩形板状の台である。第２ベース２１の下面は、第２スペーサ１３の上面と対峙する。これにより、第２ベース２１は、第２スペーサ１３上に配置されたリードフレーム９上に搭載された際に、リードフレーム９の周辺部９ａを上方から押さえている。第２ベース２１は、第２スペーサ１３の開口部１３ａを挟み、２つ構成されている。これにより、それぞれの第２ベース２１は、第２スペーサ１３上に配置されたリードフレーム９上に搭載された際に、リードフレーム９の周辺部９ａの両端部を上方から押さえている。   The second base 21 is a rectangular plate-like base having a certain thickness. The lower surface of the second base 21 faces the upper surface of the second spacer 13. Thus, when the second base 21 is mounted on the lead frame 9 arranged on the second spacer 13, the second base 21 presses the peripheral portion 9a of the lead frame 9 from above. The second base 21 has two parts with the opening 13 a of the second spacer 13 interposed therebetween. Thereby, when each second base 21 is mounted on the lead frame 9 arranged on the second spacer 13, both ends of the peripheral portion 9 a of the lead frame 9 are pressed from above.

錘体２２は、一定の板厚で途中において板厚方向に屈曲する略長方形状の細長い板材である。錘体２２には、中央の胴部２２ａの両端部から板厚に対して垂直な一方（図４では下方）に所定の量突出している脚部２２ｂが形成されている。錘体２２は、両端部の脚部２２ｂを下方に向けて（幅方向を上下方向にして）使用される。また、錘体２２は、スペーサ１２に配置されたリードフレーム９上に、脚部２２ｂがリード４の隙間を通るともに胴部２２ａの下側面がリードフレーム９に接触する状態で配設されている。このとき、錘体２２は、複数のスペーサ１２と対峙する部分を含む。またこのとき、錘体２２は、脚部２２ｂがベース１１の錘体位置決め用穴１１ｄにはまり込み、ベース１１に対して位置決めされてリードフレーム９上に配設されている（図７（ｂ）参照。）。   The weight body 22 is a substantially rectangular elongated plate material that is bent in the thickness direction in the middle at a constant thickness. The weight body 22 is formed with leg portions 22b projecting from the both end portions of the central body portion 22a on one side (downward in FIG. 4) perpendicular to the plate thickness by a predetermined amount. The weight body 22 is used with the leg portions 22b at both ends facing downward (the width direction is set in the vertical direction). Further, the weight body 22 is disposed on the lead frame 9 disposed on the spacer 12 in a state where the leg portion 22b passes through the gap between the leads 4 and the lower surface of the body portion 22a is in contact with the lead frame 9. . At this time, the weight body 22 includes a portion facing the plurality of spacers 12. At this time, the leg 22b is fitted into the weight positioning hole 11d of the base 11, and is positioned on the base 11 and disposed on the lead frame 9 (FIG. 7B). reference.).

締結具３１は、ねじであり、第２ベース２１を第２スペーサ１３に締結している。締結具３１としては、その他、クランプ、エアーチャック、ヒンジ等といったさまざまな手段を採用することができる。   The fastener 31 is a screw and fastens the second base 21 to the second spacer 13. Various other means such as a clamp, an air chuck, and a hinge can be used as the fastener 31.

付勢手段３２は、一部または全部に弾性変形可能な部材を含む。実施形態１の付勢手段３２は、付勢プレート３２ａと付勢プレート支持ばね３２ｂとガイド軸３２ｃとで構成されている。付勢手段３２は、付勢プレート３２ａの先端が第２ベース２１から外側に飛び出すように、第２ベース２１に取り付けられている。付勢プレート３２ａは、内側に長孔が形成された薄板状の板ばねである。付勢プレート支持ばね３２ｂは、付勢プレート３２ａの長孔が形成された部分を上端で支持するコイルばねである。ガイド軸３２ｃは、付勢プレート３２ａに形成された長孔と付勢プレート支持ばね３２ｂとを貫通して、第２ベース２１に固定されている。ガイド軸３２ｃは、付勢プレート３２ａを第２ベース２１対して上下方向および長孔の延びる方向に移動可能にガイドしている。このように構成された付勢手段３２は、付勢プレート３２ａの先端側によって、錘体２２を下方に向けて付勢している。すなわち、付勢手段３２は、リードフレーム９を配置した際に、錘体２２を介してリードフレーム９を付勢する。このとき、付勢プレート３２ａは、自らの弾性変形に加え、付勢プレート支持ばね３２ｂの撓みを利用して姿勢を調整することで、錘体２２に適切な力を加えている。   The urging means 32 includes a member which can be elastically deformed partially or entirely. The biasing means 32 of the first embodiment includes a biasing plate 32a, a biasing plate support spring 32b, and a guide shaft 32c. The urging means 32 is attached to the second base 21 such that the tip of the urging plate 32a projects outward from the second base 21. The biasing plate 32a is a thin plate spring having a long hole formed inside. The biasing plate support spring 32b is a coil spring that supports, at the upper end, a portion where the elongated hole of the biasing plate 32a is formed. The guide shaft 32c is fixed to the second base 21 through a long hole formed in the urging plate 32a and the urging plate support spring 32b. The guide shaft 32c guides the urging plate 32a movably with respect to the second base 21 in the vertical direction and the direction in which the elongated hole extends. The biasing means 32 configured as described above biases the weight body 22 downward by the distal end side of the biasing plate 32a. That is, the urging means 32 urges the lead frame 9 via the weight body 22 when the lead frame 9 is arranged. At this time, the biasing plate 32a applies an appropriate force to the weight body 22 by adjusting the posture using the bending of the biasing plate support spring 32b in addition to its own elastic deformation.

（３．実施形態１に係る半導体装置の製造方法）
実施形態１に係る半導体装置の製造方法は、図５に示すように、基板配置工程Ｓ１と、はんだ材印刷工程Ｓ２と、半導体チップ搭載工程Ｓ３と、はんだ材搭載工程Ｓ４と、スペーサ配設工程Ｓ５と、第２スペーサ搭載工程Ｓ６と、リードフレーム配置工程Ｓ７と、錘体配設工程Ｓ８と、第２ベース搭載工程Ｓ９と、はんだ接合工程Ｓ１０と、ワイヤ接続工程Ｓ１１と、樹脂封止工程Ｓ１２と、リード加工工程Ｓ１３とを含む。この半導体装置の製造方法においては、少なくとも基板配置工程Ｓ１からはんだ接合工程Ｓ１０まで、図６に示すように半導体装置の製造冶具１０を用いる。(3. Method for Manufacturing Semiconductor Device According to First Embodiment)
As shown in FIG. 5, the method for manufacturing a semiconductor device according to the first embodiment includes a substrate disposing step S1, a solder material printing step S2, a semiconductor chip mounting step S3, a solder material mounting step S4, and a spacer disposing step. S5, second spacer mounting step S6, lead frame disposing step S7, weight disposing step S8, second base mounting step S9, solder joining step S10, wire connecting step S11, and resin sealing step S12 and a lead processing step S13 are included. In this semiconductor device manufacturing method, a semiconductor device manufacturing jig 10 is used as shown in FIG. 6 at least from the substrate disposing step S1 to the solder joining step S10.

（１）基板配置工程Ｓ１
基板配置工程Ｓ１においては、水平面上に配置したベース１１の基板配置部１１ａ上に、半導体チップ搭載面２ｂを上方に向けて半導体チップ３を実装するための基板２を配置する（図６（ａ）参照。）。配置後、基板２近くの範囲において、半導体チップ搭載面２ｂよりも高い部分は形成されていない（図６（ｂ）参照。）。(1) Substrate placement step S1
In the substrate disposing step S1, the substrate 2 for mounting the semiconductor chip 3 with the semiconductor chip mounting surface 2b facing upward is disposed on the substrate disposing portion 11a of the base 11 disposed on a horizontal plane (see FIG. )reference.). After the arrangement, a portion higher than the semiconductor chip mounting surface 2b is not formed in a range near the substrate 2 (see FIG. 6B).

（２）はんだ材印刷工程Ｓ２
はんだ材印刷工程Ｓ２においては、基板２の上面となる半導体チップ搭載面２ｂ上にペースト状のはんだ材５（いわゆるクリームはんだ）を印刷する（図６（ｂ）参照。）。
なお、実施形態１においては、はんだ材５を印刷するが、ディスペンサによってはんだ材を供給する、はんだフィーダ等で送り出した糸はんだによってはんだ材を供給する、溶融したはんだ材を流し込むことによってはんだ材を供給する等、適宜の方法ではんだ材を供給してもよい。(2) Solder material printing process S2
In the solder material printing step S2, a paste-like solder material 5 (so-called cream solder) is printed on the semiconductor chip mounting surface 2b serving as the upper surface of the substrate 2 (see FIG. 6B).
In the first embodiment, the solder material 5 is printed, but the solder material is supplied by a dispenser, the solder material is supplied by a thread solder sent out by a solder feeder or the like, and the molten solder material is poured by being poured. The solder material may be supplied by an appropriate method such as supply.

（３）半導体チップ搭載工程Ｓ３
半導体チップ搭載工程Ｓ３においては、半導体チップ搭載面２ｂと半導体チップ３のコレクタ電極３ａとがはんだ材５を挟んで対向した状態となるように基板２の上面となる半導体チップ搭載面２ｂ上に半導体チップ３を搭載する（図１（ｂ），図６（ｃ）参照。）。ここの工程で、半導体チップ３を上方に配置可能なベース１１に間接的に半導体チップが搭載された状態になる。(3) Semiconductor chip mounting step S3
In the semiconductor chip mounting step S3, the semiconductor is mounted on the semiconductor chip mounting surface 2b, which is the upper surface of the substrate 2, so that the semiconductor chip mounting surface 2b and the collector electrode 3a of the semiconductor chip 3 face each other with the solder material 5 interposed therebetween. The chip 3 is mounted (see FIGS. 1B and 6C). In this step, the semiconductor chip is indirectly mounted on the base 11 on which the semiconductor chip 3 can be arranged.

（４）はんだ材搭載工程Ｓ４
はんだ材搭載工程Ｓ４においては、半導体チップ３のエミッタ電極３ｂ上にはんだ材６を搭載する（図１（ｂ），図６（ｄ）参照。）。はんだ材６は、エミッタ電極３ｂとこの後の工程で搭載するリードフレーム９の電極接続片４ｇとを接合できるのに十分な厚さで搭載する。
なお、はんだ材６としては、ペースト状のはんだ材（いわゆるクリームはんだ）や固体状のはんだ材（いわゆる板はんだ）またはこれらを組み合わせて用いることができる。ペースト状のはんだ材を供給する方法としては様々な方法が考えられるが、はんだ量の細かい調整や正確な箇所に供給できるようディスペンサによってペースト状のはんだ材を供給することが好ましい。(4) Solder material mounting step S4
In the solder material mounting step S4, the solder material 6 is mounted on the emitter electrode 3b of the semiconductor chip 3 (see FIGS. 1B and 6D). The solder material 6 is mounted with a sufficient thickness to allow the emitter electrode 3b and the electrode connection piece 4g of the lead frame 9 to be mounted in a subsequent step to be joined.
In addition, as the solder material 6, a paste solder material (so-called cream solder), a solid solder material (so-called plate solder), or a combination thereof can be used. Various methods are conceivable as a method of supplying the paste-like solder material. However, it is preferable to supply the paste-like solder material by a dispenser so that the amount of the solder can be finely adjusted or supplied to an accurate location.

（５）スペーサ配設工程Ｓ５
スペーサ配設工程Ｓ５においては、リード４ｂを含むリードフレーム９を配置するためのスペーサ１２を、ベース１１に配設する（図６（ｅ）参照。）。具体的には、ベース１１に形成された有底のスペーサ位置決め用穴１１ｃにスペーサ１２の下端側を埋設させることで、スペーサ１２をベース１１に配設する。ベース１１に配設されたスペーサ１２は、その上端が半導体チップ３の上面よりも上方の高さ位置になる（図６（ｆ）参照。）。なお、実施形態１では、スペーサ１２として、複数のスペーサをベース１１に形成された複数の有底のスペーサ位置決め用穴１１ｃに配設する。(5) Spacer disposing step S5
In the spacer disposing step S5, the spacer 12 for disposing the lead frame 9 including the leads 4b is disposed on the base 11 (see FIG. 6E). Specifically, the lower end of the spacer 12 is embedded in the bottomed spacer positioning hole 11 c formed in the base 11, so that the spacer 12 is disposed on the base 11. The upper end of the spacer 12 disposed on the base 11 is located at a height above the upper surface of the semiconductor chip 3 (see FIG. 6F). In the first embodiment, as the spacer 12, a plurality of spacers are provided in a plurality of bottomed spacer positioning holes 11c formed in the base 11.

（６）第２スペーサ搭載工程Ｓ６
第２スペーサ搭載工程Ｓ６においては、ベース１１と次の工程で搭載されるリードフレーム９の周辺部９ａとの間の厚み方向に沿った距離に対応した厚みの第２スペーサ１３をベース１１の第２スペーサ搭載部１１ｆに搭載する（図６（ｆ）参照。）。(6) Second spacer mounting step S6
In the second spacer mounting step S6, the second spacer 13 having a thickness corresponding to the distance along the thickness direction between the base 11 and the peripheral portion 9a of the lead frame 9 to be mounted in the next step is attached to the second spacer 13 It is mounted on the 2 spacer mounting portion 11f (see FIG. 6F).

（７）リードフレーム配置工程Ｓ７
リードフレーム配置工程Ｓ７においては、半導体チップ３上に搭載されているはんだ材６の上にリード４ｂの電極接続片４ｇを重ね合わせるようにして、リードフレーム９をスペーサ１２上および第２スペーサ１３上に配置する（図６（ｇ）参照。）。このとき、リードフレーム９内のリード４ｂが所定の位置に配置され、エミッタ電極３ｂと電極接続片４ｇとの間にはんだ材６を介在させた状態にする。またこのとき、張り出し部４ｈ等のリード４ｂの一部が電極接続片４ｇの近傍（基板２および半導体チップ３の近傍）においてスペーサ１２上に配置されることで、リードフレーム９が半導体チップ３と電極接続片４ｇとの間隔を一定に保たせた状態でスペーサ１２上に配置される（図７（ｂ），図６（ｈ）参照。）。またこのとき、周辺部９ａ等の広い範囲が第２スペーサ１３上に配置されることで、リードフレーム９が安定した状態で第２スペーサ１３に配置される（図７（ａ），図６（ｈ）参照。）。(7) Lead frame arrangement step S7
In the lead frame arranging step S7, the lead frame 9 is placed on the spacer 12 and the second spacer 13 so that the electrode connection piece 4g of the lead 4b is overlapped on the solder material 6 mounted on the semiconductor chip 3. (See FIG. 6 (g)). At this time, the lead 4b in the lead frame 9 is arranged at a predetermined position, and the solder material 6 is interposed between the emitter electrode 3b and the electrode connecting piece 4g. At this time, a part of the lead 4b such as the overhang 4h is disposed on the spacer 12 near the electrode connecting piece 4g (near the substrate 2 and the semiconductor chip 3), so that the lead frame 9 is connected to the semiconductor chip 3. It is arranged on the spacer 12 while keeping a constant distance from the electrode connecting piece 4g (see FIGS. 7B and 6H). At this time, a wide range such as the peripheral portion 9a is arranged on the second spacer 13, so that the lead frame 9 is arranged on the second spacer 13 in a stable state (FIGS. 7A and 6B). h)).

（８）錘体配設工程Ｓ８
錘体配設工程Ｓ８においては、スペーサ１２に対峙する部分を含む錘体２２をリードフレーム９上に配設する（図６（ｈ）参照。）。より詳しくは、錘体２２の両端部から下方に延びる脚部２２ｂをリード４の隙間を通し、その下のベース１１の錘体位置決め用穴１１ｄ（図４参照。）にはまり込むようにして、錘体２２をリードフレーム９上配設する。そうすると、錘体２２は、複数のスペーサ１２（実施形態１では３箇所に配設されたスペーサ１２）と対峙するように、リードフレーム９の電極接続片４ｇ上に配設される（図７（ｂ）参照。）。言い換えると、錘体２２は、複数のスペーサ１２上方を橋渡すようにして、電極接続片４ｇの上面を水平の線または水平の面で押す錘になる。(8) Weight disposing step S8
In the weight disposing step S8, the weight 22 including the portion facing the spacer 12 is disposed on the lead frame 9 (see FIG. 6H). More specifically, the leg 22b extending downward from both ends of the weight 22 passes through the gap between the leads 4 and fits into the weight positioning hole 11d (see FIG. 4) of the base 11 thereunder. 22 is provided on the lead frame 9. Then, the weight body 22 is disposed on the electrode connection piece 4g of the lead frame 9 so as to face the plurality of spacers 12 (the spacers 12 disposed at three locations in the first embodiment) (FIG. 7 ( b)). In other words, the weight body 22 becomes a weight that pushes the upper surface of the electrode connection piece 4g with a horizontal line or a horizontal surface so as to bridge over the plurality of spacers 12.

（９）第２ベース搭載工程Ｓ９
第２ベース搭載工程Ｓ９においては、リードフレーム９の周辺部９ａに、第２スペーサ１３と対峙する部分を含む第２ベース２１を搭載する（図６（ｉ）参照。）。なお、第２ベース搭載工程Ｓ９では、第２ベース２１に固定された付勢手段３２によって錘体２２をリードフレーム９側に向けて付勢することで、錘体２２に押されたリード４ｂの電極接続片４ｇがスペーサ１２に押し付けられる。言い換えると、リード４ｂの電極接続片４ｇは、スペーサ１２の上端を基準とした一定の高さ位置においてスペーサ１２と錘体２２とでしっかり挟持される。
なお、錘体２２が第２ベース２１と一体に構成されている場合には、錘体配設工程Ｓ８と第２ベース搭載工程Ｓ９とは同時に行われる。
このようにして、半導体装置の中間体１Ｍ構成部材を所定の位置に配置する。(9) Second base mounting step S9
In the second base mounting step S9, the second base 21 including the portion facing the second spacer 13 is mounted on the peripheral portion 9a of the lead frame 9 (see FIG. 6 (i)). In the second base mounting step S9, the weight 22 is urged toward the lead frame 9 by the urging means 32 fixed to the second base 21 so that the lead 4b pressed by the weight 22 is The electrode connecting piece 4 g is pressed against the spacer 12. In other words, the electrode connecting piece 4g of the lead 4b is firmly held between the spacer 12 and the weight 22 at a fixed height position with respect to the upper end of the spacer 12.
When the weight 22 is integrally formed with the second base 21, the weight disposing step S8 and the second base mounting step S9 are performed simultaneously.
Thus, the intermediate 1M component member of the semiconductor device is arranged at a predetermined position.

（１０）はんだ接合工程（リフロー工程）Ｓ１０
はんだ接合工程Ｓ１０においては、半導体装置の製造冶具１０によって半導体装置１の構成部材を所定の位置に配置した状態を保持したまま、はんだ材５，６を加熱することにより、基板２、半導体チップ３、およびリードフレーム９をはんだ接合する。より詳しくは、半導体装置の製造冶具１０によって保持した半導体装置１の構成部材を、リフロー炉（図示せず。）に入れて加熱し、はんだ材５、６を溶融した後で、はんだ材５、６を固化してはんだ（５，６）とする。これにより、基板２の半導体チップ搭載面２ｂと半導体チップ３のコレクタ電極３ａとをはんだ５を介して接合すると共に、半導体チップ３のエミッタ電極３ｂとリード４ｂの電極接続片４ｇとをはんだ６を介して接合する。このはんだ接合工程Ｓ１０においては、第２ベース２１に固定された付勢手段３２によって錘体２２をリードフレーム９側に向けて付勢した状態（リードフレーム９をスペーサ１２に押し付けた状態）で基板２、半導体チップ３、およびリードフレーム９をはんだ接合する（図６（ｊ）参照。）。(10) Solder joining step (reflow step) S10
In the solder joining step S10, the solder members 5, 6 are heated while the components of the semiconductor device 1 are arranged at predetermined positions by the jig 10 for manufacturing the semiconductor device. , And the lead frame 9 are soldered. More specifically, after the constituent members of the semiconductor device 1 held by the semiconductor device manufacturing jig 10 are put into a reflow furnace (not shown) and heated to melt the solder materials 5 and 6, the solder materials 5 and 6 are melted. 6 is solidified to form a solder (5, 6). Thereby, the semiconductor chip mounting surface 2b of the substrate 2 and the collector electrode 3a of the semiconductor chip 3 are joined via the solder 5, and the emitter electrode 3b of the semiconductor chip 3 and the electrode connecting piece 4g of the lead 4b are connected to the solder 6 Join through. In the solder joining step S10, the substrate is urged by the urging means 32 fixed to the second base 21 toward the lead frame 9 (the state in which the lead frame 9 is pressed against the spacer 12). 2, the semiconductor chip 3 and the lead frame 9 are joined by soldering (see FIG. 6 (j)).

（１１）ワイヤ接続工程Ｓ１１、樹脂封止工程Ｓ１２、およびリード加工工程Ｓ１３
はんだ接合した半導体装置の中間体１Ｍ（ワイヤ接続はされていない状態）を、ワイヤ接続工程Ｓ１１（図示せず。）で、ゲート電極３ｃと、リード４ｃとをワイヤ７を用いて接続する。ワイヤ７は適宜のものを用いることができる。次に樹脂封止工程Ｓ１２（図示せず。）で、リード４ａ，４ｂ，４ｃの外部接続端子４ｄ，４ｅ，４ｆおよび放熱用の金属板２ｄを除いて樹脂８で樹脂封止する。次に、リード加工工程Ｓ１３（図示せず。）で、リード４ａ，４ｂ，４ｃをリードフレーム９から切り離すと共に、所定の箇所の折り曲げ等の加工を行う。
このようにして実施形態１に係る半導体装置１を製造する。(11) Wire connection step S11, resin sealing step S12, and lead processing step S13
The gate electrode 3c and the lead 4c are connected to each other using the wire 7 in the intermediate 1M (in a state where the wire is not connected) of the soldered semiconductor device in a wire connection step S11 (not shown). An appropriate wire can be used as the wire 7. Next, in a resin sealing step S12 (not shown), resin sealing is performed with the resin 8 except for the external connection terminals 4d, 4e, 4f of the leads 4a, 4b, 4c and the metal plate 2d for heat radiation. Next, in a lead processing step S13 (not shown), the leads 4a, 4b, and 4c are cut off from the lead frame 9, and processing such as bending a predetermined portion is performed.
Thus, the semiconductor device 1 according to the first embodiment is manufactured.

（４．実施形態１に係る半導体装置１、半導体装置の製造冶具、及び、半導体装置の製造方法の効果）
実施形態１の半導体装置１によれば、半導体チップ３の表面上にはんだ６を介して電気的に接続された電極接続片４ｇを含むリード４は、平面的に見て、半導体チップ３および基板２よりも外側まで電極接続片４ｇから張り出した張り出し部４ｈを有するため、製造過程においてリード４を含むリードフレーム９を所望の状態に配置することが可能となる。具体的には、例えば、製造過程において張り出し部４ｈをスペーサ１２に配置すれば、リードフレーム９を所望の高さ位置に配置することが可能となる。すなわち、製造過程において、リードフレーム９から半導体チップ３に過剰な力が加わらないように、リードフレーム９を半導体チップ３の上方に半導体チップ３とは所望の間隔をあけて配置することが可能となる。また、例えば、製造過程において張り出し部４ｈを上方から押さえれば、はんだ接合の際にはんだ材６の状態の変化に伴いリードフレーム９が浮いてくることを抑えられ、半導体チップ３とリードフレーム９とを所望の間隔に保たせることが可能となる。その結果、半導体チップ３を傷めるリスクを低減させ、半導体チップ３とリード４との間のはんだ材６を所望の肉厚に保たせてはんだ接合可能な半導体装置を提供することを可能にする。なお、張り出し部４ｈは、樹脂８内に形成されているため、樹脂８にひっかかることでリード４を樹脂８から抜けにくくする効果も奏する。(4. Effects of the semiconductor device 1 according to the first embodiment, a jig for manufacturing a semiconductor device, and a method for manufacturing a semiconductor device)
According to the semiconductor device 1 of the first embodiment, the lead 4 including the electrode connection piece 4g electrically connected to the surface of the semiconductor chip 3 via the solder 6 is different from the semiconductor chip 3 and the substrate in plan view. Since the protruding portion 4h protrudes from the electrode connecting piece 4g to the outer side of the lead 2, the lead frame 9 including the lead 4 can be arranged in a desired state in the manufacturing process. Specifically, for example, if the overhang 4h is arranged on the spacer 12 in the manufacturing process, the lead frame 9 can be arranged at a desired height position. That is, it is possible to arrange the lead frame 9 above the semiconductor chip 3 at a desired distance from the semiconductor chip 3 so that excessive force is not applied to the semiconductor chip 3 from the lead frame 9 during the manufacturing process. Become. Further, for example, if the overhang portion 4h is pressed from above in the manufacturing process, it is possible to prevent the lead frame 9 from floating due to a change in the state of the solder material 6 at the time of solder joining, and the semiconductor chip 3 and the lead frame 9 Can be kept at a desired interval. As a result, it is possible to reduce the risk of damaging the semiconductor chip 3 and to provide a semiconductor device that can be solder-joined by keeping the solder material 6 between the semiconductor chip 3 and the lead 4 at a desired thickness. In addition, since the overhang portion 4h is formed in the resin 8, the overhanging portion 4h has an effect of making it difficult for the lead 4 to come off from the resin 8 by being hooked on the resin 8.

実施形態１の半導体装置の製造冶具１０によれば、半導体チップ３をベース１１に搭載した場合において、平面的に見て半導体チップ３の外側の位置で、上端の高さ位置が半導体チップ３の上面よりも高くベース１１から突出すると共に、リード４を含むリードフレーム９を配置可能なスペーサ１２を備えているため、リードフレーム９を半導体チップ３の上面より上方の高さ位置に定めて配置することが可能となる。これにより、リードフレーム９から半導体チップ３に過剰な力が加わらなくなり、半導体チップ３を傷めるリスクを低減することが可能となる。また、半導体チップ３とリードフレーム９との間に所望の間隔をあけることも可能となる。さらに、スペーサ１２に対峙する部分を含み、リードフレーム９上に配設可能な錘体２２を備えているため、はんだ接合の際にはんだ材６の状態の変化に伴いリードフレーム９が浮いてくることを抑えられ、半導体チップ３とリードフレーム９とを所望の間隔に保たせることが可能となる。その結果、半導体チップ３を傷めるリスクを低減させ、半導体チップ３とリード４との間のはんだ材６を所望の肉厚に保たせてはんだ接合することを可能にする。   According to the jig 10 for manufacturing a semiconductor device of the first embodiment, when the semiconductor chip 3 is mounted on the base 11, the height position of the upper end of the semiconductor chip 3 is outside the semiconductor chip 3 when viewed in a plan view. Since the spacers 12 protrude from the base 11 higher than the upper surface and are capable of disposing the lead frame 9 including the leads 4, the lead frame 9 is disposed at a position above the upper surface of the semiconductor chip 3. It becomes possible. As a result, excessive force is not applied to the semiconductor chip 3 from the lead frame 9, and the risk of damaging the semiconductor chip 3 can be reduced. Further, a desired space can be provided between the semiconductor chip 3 and the lead frame 9. Furthermore, since the weight body 22 including a portion facing the spacer 12 and provided on the lead frame 9 is provided, the lead frame 9 floats with a change in the state of the solder material 6 at the time of soldering. This makes it possible to keep the semiconductor chip 3 and the lead frame 9 at a desired distance. As a result, the risk of damaging the semiconductor chip 3 is reduced, and the solder material 6 between the semiconductor chip 3 and the leads 4 can be maintained at a desired thickness for soldering.

また、実施形態１の半導体装置の製造冶具１０によれば、スペーサ１２として、複数のスペーサ１２を備え、錘体２２が複数のスペーサ１２と対峙する部分を含むため、錘体２２は線状または面状で、リードフレーム９を押さえる。このため、リードフレーム９の傾きを抑えることを可能にする。   Further, according to the semiconductor device manufacturing jig 10 of the first embodiment, since the plurality of spacers 12 are provided as the spacers 12 and the weight 22 includes a portion facing the plurality of spacers 12, the weight 22 is linear or The lead frame 9 is pressed in a planar shape. Therefore, it is possible to suppress the inclination of the lead frame 9.

また、実施形態１の半導体装置の製造冶具１０によれば、スペーサ１２として、ベース１１から挿抜可能なスペーサ１２を備え、ベース１１は、スペーサ１２の下端側を埋設してスペーサ１２の上端の高さ位置を定めるための有底のスペーサ位置決め用穴１１ｃを有するため、スペーサ１２をベース１１に対し容易に挿抜可能に配設することを可能にする。また、スペーサ１２の長さを調節することで、半導体チップ３とリードフレーム９との間隔を適切に定めることを可能にする。   Further, according to the manufacturing jig 10 of the semiconductor device of the first embodiment, the spacer 12 is provided with the spacer 12 which can be inserted into and removed from the base 11, and the base 11 embeds the lower end side of the spacer 12 to raise the height of the upper end of the spacer 12. Since it has a bottomed spacer positioning hole 11c for determining the position, the spacer 12 can be easily inserted into and removed from the base 11. Further, by adjusting the length of the spacer 12, it is possible to appropriately determine the interval between the semiconductor chip 3 and the lead frame 9.

また、実施形態１の半導体装置の製造冶具１０によれば、ベース１１が脚部２２ｂの下端側を差し込んで錘体２２を位置決めするための錘体位置決め用穴２２ｄを有し、錘体２２が平面的に見ての半導体チップ３の外側の位置で、下方に延びた脚部２２ｂを有しているため、錘体２２の脚部２２ｂは、半導体チップ３に当たらずに錘体位置決め用穴１１ｄまで届く。これにより、錘体２２の位置ずれを防止することを可能にする。   Further, according to the semiconductor device manufacturing jig 10 of the first embodiment, the base 11 has the weight positioning hole 22d for inserting the lower end side of the leg 22b to position the weight 22. Since the leg 22b extends downward at a position outside the semiconductor chip 3 when viewed in a plan view, the leg 22b of the weight 22 does not hit the semiconductor chip 3 and the weight positioning hole It reaches to 11d. This makes it possible to prevent the weight member 22 from being displaced.

また、実施形態１の半導体装置の製造冶具１０によれば、錘体２２またはスペーサ１２を介してリードフレーム９を付勢する付勢手段を備えているため、リードフレーム９をスペーサ１２または錘体２２にしっかり押し付けてリードフレーム９の高さ位置を安定させることを可能にする。   Further, according to the manufacturing jig 10 of the semiconductor device of the first embodiment, since the biasing means for biasing the lead frame 9 via the weight 22 or the spacer 12 is provided, the lead frame 9 is connected to the spacer 12 or the weight. 22 so that the height position of the lead frame 9 can be stabilized.

また、実施形態１の半導体装置の製造冶具１０によれば、ベース１１とリードフレーム９の周辺部９ａとの間の厚み方向に沿った距離に対応した厚みで形成され、ベース１１に搭載可能な第２スペーサ１３を備えているため、リードフレーム９の周辺部９ａは、第２スペーサ１３上に配置可能である。また、第２スペーサ１３と対峙する部分を含む第２ベース２１をさらに備えているため、第２ベース２１をリードフレーム９上に搭載することで、リードフレーム９を広い範囲で第２スペーサ１３と第２ベース２１とで挟み込んで、安定させて配置することを可能にする。   Further, according to the jig 10 for manufacturing a semiconductor device of the first embodiment, the jig is formed with a thickness corresponding to the distance along the thickness direction between the base 11 and the peripheral portion 9a of the lead frame 9, and can be mounted on the base 11. Since the second spacer 13 is provided, the peripheral portion 9 a of the lead frame 9 can be arranged on the second spacer 13. In addition, since the second base 21 including a portion facing the second spacer 13 is further provided, by mounting the second base 21 on the lead frame 9, the lead frame 9 can be connected to the second spacer 13 in a wide range. It is possible to stabilize the arrangement by sandwiching it with the second base 21.

実施形態１の半導体装置の製造方法によれば、リードフレーム配置工程Ｓ７で、上端が半導体チップ３の上面よりも上方の高さ位置までベース１１から突出するスペーサ１２上に、リード４を含むリードフレーム９を配置するため、リードフレーム９は、半導体チップ３の上面より上方の高さ位置に定まって配置される。これにより、リードフレーム９から半導体チップ３に過剰な力が加わらなくなり、半導体チップ３を傷めるリスクを低減することが可能となる。また、半導体チップ３とリードフレーム９との間に所望の間隔をあけることも可能となる。さらに、錘体配設工程Ｓ８で、スペーサ１２に対峙する部分を含む錘体２２をリードフレーム９上に配設するため、はんだ接合の際にはんだ材６の状態の変化に伴いリードフレーム９が浮いてくることを抑えられ、半導体チップ３とリードフレーム９とを所望の間隔に保たせることが可能となる。その結果、半導体チップ３を傷めるリスクを低減させ、半導体チップ３とリード４との間のはんだ材６を所望の肉厚に保たせてはんだ接合することを可能にする。   According to the method of manufacturing the semiconductor device of the first embodiment, in the lead frame disposing step S7, the lead including the lead 4 is provided on the spacer 12 whose upper end protrudes from the base 11 to a height above the upper surface of the semiconductor chip 3. In order to arrange the frame 9, the lead frame 9 is fixedly arranged at a height above the upper surface of the semiconductor chip 3. As a result, excessive force is not applied to the semiconductor chip 3 from the lead frame 9, and the risk of damaging the semiconductor chip 3 can be reduced. Further, a desired space can be provided between the semiconductor chip 3 and the lead frame 9. Further, in the weight body disposing step S8, since the weight body 22 including the portion facing the spacer 12 is arranged on the lead frame 9, the lead frame 9 changes with the change of the state of the solder material 6 at the time of soldering. Floating is suppressed, and the semiconductor chip 3 and the lead frame 9 can be maintained at a desired interval. As a result, the risk of damaging the semiconductor chip 3 is reduced, and the solder material 6 between the semiconductor chip 3 and the leads 4 can be maintained at a desired thickness for soldering.

また、実施形態１の半導体装置の製造方法によれば、リードフレーム配置工程Ｓ７で、スペーサ１２として、平面的に見て半導体チップ３の外側に位置する複数のスペーサ１２上に、リード４の一部である電極接続片４ｇの近くを配置するため、特に半導体チップ３との隙間関係が重要となる電極接続片４ｇの高さ位置を定めることを可能にする。   Further, according to the method of manufacturing the semiconductor device of the first embodiment, in the lead frame disposing step S7, one of the leads 4 is provided on the plurality of spacers 12 located outside the semiconductor chip 3 in plan view. The arrangement near the electrode connection piece 4g, which is a part, makes it possible to determine the height position of the electrode connection piece 4g where the gap relationship with the semiconductor chip 3 is particularly important.

また、実施形態１の半導体装置の製造方法によれば、半導体チップ搭載工程Ｓ３の前に、半導体チップ３を実装するための基板２をベース１１上に配置する基板配置工程Ｓ１と、基板２の上面にはんだ材５を印刷するはんだ材印刷工程Ｓ２を行うため、基板２の上面にはんだ材５を介して半導体チップ３を搭載することを可能にする。   Further, according to the semiconductor device manufacturing method of the first embodiment, before the semiconductor chip mounting step S3, the substrate disposing step S1 for disposing the substrate 2 for mounting the semiconductor chip 3 on the base 11; Since the solder material printing step S2 for printing the solder material 5 on the upper surface is performed, the semiconductor chip 3 can be mounted on the upper surface of the substrate 2 via the solder material 5.

また、実施形態１の半導体装置の製造方法によれば、はんだ印刷工程Ｓ２とリードフレーム配置工程Ｓ７との間に、スペーサ１２をベース１１に配設するスペーサ配設工程Ｓ５および第２スペーサ１３をベースに搭載する第２スペーサ搭載工程Ｓ６を行うため、はんだ材印刷工程Ｓ２の際に、基板２の上面（または、はんだ印刷時に用いるメタルマスク等の器具の上面）よりも高くなるスペーサ１２や第２スペーサ１３といった邪魔がない。これにより、楽に基板２上にはんだ材５を印刷することを可能にする。   Further, according to the method for manufacturing a semiconductor device of the first embodiment, the spacer disposing step S5 for disposing the spacer 12 on the base 11 and the second spacer 13 are provided between the solder printing step S2 and the lead frame disposing step S7. Since the second spacer mounting step S6 for mounting on the base is performed, in the solder material printing step S2, the spacer 12 or the second spacer 12 that is higher than the upper surface of the substrate 2 (or the upper surface of a device such as a metal mask used for solder printing). There is no obstacle such as the two spacers 13. This makes it possible to easily print the solder material 5 on the substrate 2.

また、実施形態１の半導体装置の製造方法によれば、スペーサ配設工程Ｓ５で、ベース１１に形成された有底のスペーサ位置決め用穴１１ｃにスペーサ１２の下端側を埋設させることで、スペーサ１２をベース１１に配設するため、容易にスペーサ１２を配設することを可能にする。また、スペーサ１２の長さを調節することで、半導体チップ３とリードフレーム９との間隔を適切に定めることを可能にする。   Further, according to the semiconductor device manufacturing method of the first embodiment, the lower end side of the spacer 12 is buried in the bottomed spacer positioning hole 11c formed in the base 11 in the spacer disposing step S5. Is arranged on the base 11, so that the spacer 12 can be easily arranged. Further, by adjusting the length of the spacer 12, it is possible to appropriately determine the interval between the semiconductor chip 3 and the lead frame 9.

また、実施形態１の半導体装置の製造方法によれば、錘体配設工程Ｓ８で、平面的に見て半導体チップ３の外側で下方に延びた錘体２２の脚部２２ｂを、ベース１１に形成された錘体位置決め用穴１１ｄに差し込むことで位置決めすると共に、複数のスペーサ１２と対峙させるようにして、錘体２２をリードフレーム９上に配設するため、錘体２２を位置決めして配設することが可能となる。また、リードフレーム９を線状または面状に押さえることを可能とする。これにより、リードフレーム９の浮きをしっかり抑えることを可能にする。   Further, according to the method of manufacturing the semiconductor device of the first embodiment, in the weight disposing step S8, the leg portion 22b of the weight 22 extending downward outside the semiconductor chip 3 in plan view is attached to the base 11. The weight 22 is positioned on the lead frame 9 so as to be positioned by being inserted into the formed weight positioning hole 11 d and to face the plurality of spacers 12. Can be installed. Further, it is possible to press the lead frame 9 in a linear or planar shape. This makes it possible to suppress the lifting of the lead frame 9 firmly.

また、実施形態１の半導体装置の製造方法によれば、はんだ接合工程Ｓ１０で、付勢手段３２によって錘体２２またはスペーサ１２を介してリードフレーム９を付勢した状態で、半導体チップ３とリードフレーム９とをはんだ接合するため、リードフレーム９がスペーサ１２または錘体２２に押し付けられて高さ位置が安定した状態ではんだ接合をすることが可能となる。このため、半導体チップ３に対してリードフレーム９が浮いたり傾いたりした状態ではんだ接合されてしまうおそれを低減することを可能にする。   Further, according to the method of manufacturing the semiconductor device of the first embodiment, in the solder joining step S10, the semiconductor chip 3 is connected to the lead 3 while the lead frame 9 is urged by the urging means 32 via the weight 22 or the spacer 12. Since the frame 9 is solder-joined, the lead frame 9 is pressed against the spacer 12 or the weight 22 so that the solder can be joined in a state where the height position is stable. Therefore, it is possible to reduce a possibility that the lead frame 9 is soldered in a state where the lead frame 9 is floating or inclined with respect to the semiconductor chip 3.

また、実施形態１の半導体装置の製造方法によれば、半導体チップ搭載工程Ｓ３とリードフレーム配置工程Ｓ７との間にベース１１とリードフレーム９の周辺部９ａとの間の厚み方向に沿った距離に対応した厚みの第２スペーサ１３を、ベース１１に搭載する第２スペーサ搭載工程Ｓ６を行うため、リードフレーム９の周辺部９ａは、第２スペーサ上に配置される。また、錘体配設工程Ｓ８とはんだ接合工程Ｓ１０との間に、リードフレーム９の周辺部９ａに、第２スペーサ１３と対峙する部分を含む第２ベース２１を搭載する第２ベース搭載工程Ｓ９を行うため、リードフレーム９の周辺部９ａは、第２ベース２１によって上から押さえられる。これにより、リードフレーム９を広い範囲で上下から挟み込むことで、安定させて配置することを可能にする。   Further, according to the method of manufacturing the semiconductor device of the first embodiment, the distance along the thickness direction between the base 11 and the peripheral portion 9a of the lead frame 9 between the semiconductor chip mounting step S3 and the lead frame arranging step S7. In order to perform the second spacer mounting step S6 of mounting the second spacer 13 having a thickness corresponding to the thickness on the base 11, the peripheral portion 9a of the lead frame 9 is disposed on the second spacer. Further, between the weight disposing step S8 and the solder joining step S10, the second base mounting step S9 for mounting the second base 21 including the portion facing the second spacer 13 on the peripheral portion 9a of the lead frame 9 Is performed, the peripheral portion 9a of the lead frame 9 is pressed from above by the second base 21. Accordingly, the lead frame 9 can be stably arranged by sandwiching the lead frame 9 from above and below over a wide range.

［実施形態２］
次に、実施形態２に係る半導体装置の製造冶具１１０について説明する。半導体装置の製造冶具１１０は、図８に示すように、基本的には実施形態１に係る半導体装置の製造冶具１０と同様の構成であるが、実施形態１に係る半導体装置の製造冶具１０では付勢手段３２が上側冶具１０Ｂに取り付けられているのに対し、実施形態２に係る半導体装置の製造冶具１１０では付勢手段１３２が下側冶具１１０Ａ（下側冶具１０Ａと同様で下側を構成する冶具）に取り付けられている点で異なる。なお、実施形態１と同様の部分については、実施形態１と同じ符号を付して、その説明を省略する。[Embodiment 2]
Next, a jig 110 for manufacturing a semiconductor device according to the second embodiment will be described. As shown in FIG. 8, the semiconductor device manufacturing jig 110 has basically the same configuration as the semiconductor device manufacturing jig 10 according to the first embodiment, but the semiconductor device manufacturing jig 10 according to the first embodiment has While the urging means 32 is attached to the upper jig 10B, the urging means 132 of the semiconductor device manufacturing jig 110 according to the second embodiment has the lower jig 110A (the lower side is configured similarly to the lower jig 10A). It is different in that it is attached to Note that the same reference numerals as in the first embodiment denote the same parts as in the first embodiment, and a description thereof will be omitted.

半導体装置の製造冶具１１０は、ベース１１と、ベース１１に配設されたスペーサ１１２と、ベース１１に搭載された第２スペーサ１３と、付勢手段１３２とが、使用時にリードフレーム９の下側に配置される下側冶具１１０Ａを構成している。また第２ベース１２１と、スペーサ１１２および第２ベース１２１間に配設された錘体２２とが、使用時にリードフレーム９よりも上側に配置される上側冶具１１０Ｂを構成している。   The jig 110 for manufacturing a semiconductor device includes a base 11, a spacer 112 disposed on the base 11, a second spacer 13 mounted on the base 11, and an urging means 132, which are disposed on the lower side of the lead frame 9 during use. Constitutes the lower jig 110A. In addition, the second base 121 and the weight body 22 disposed between the spacer 112 and the second base 121 constitute an upper jig 110B that is disposed above the lead frame 9 during use.

スペーサ１１２は、略円柱状のスペーサピンである。スペーサ１１２は、中央部に外側に張り出したフランジ１１２ａを有している。その他の点は実施形態１のスペーサ１２と同様である。   The spacer 112 is a substantially cylindrical spacer pin. The spacer 112 has a flange 112a projecting outward at the center. Other points are the same as the spacer 12 of the first embodiment.

付勢手段１３２は、コイルばねであり、スペーサ１１２の下端側を内側に貫通させるようにしてベース１１とスペーサ１１２のフランジ１１２ａとの間に配置されている。これにより、付勢手段１３２は、スペーサ１１２を上方に向けて付勢する。すなわち、付勢手段１３２は、リードフレーム９を配置した際に、スペーサ１１２を介してリードフレーム９を付勢する。   The biasing means 132 is a coil spring, and is disposed between the base 11 and the flange 112a of the spacer 112 such that the lower end side of the spacer 112 penetrates inward. Thereby, the urging means 132 urges the spacer 112 upward. That is, the urging unit 132 urges the lead frame 9 via the spacer 112 when the lead frame 9 is arranged.

第２ベース１２１は、側面の一部から外側に向かって下面が所定の高さ位置になるように突出する側方突出部１２１ａを有している。第２ベース１２１は、この側方突出部１２１ａの下面で錘体２２の上端を受けることが可能な向きに配置されている。なお、第２ベース１２１と錘体２２とが一体に形成されていてもよい。   The second base 121 has a side protruding portion 121a protruding from a part of the side surface to the outside so that the lower surface is at a predetermined height position. The second base 121 is arranged in a direction capable of receiving the upper end of the weight body 22 on the lower surface of the side protruding portion 121a. Note that the second base 121 and the weight body 22 may be formed integrally.

実施形態２の半導体装置の製造冶具１１０によれば、第２ベース１２１が側方突出部１２１ａを有しているため、上方に寄せられた錘体２２を所定の高さ位置で受けることが可能となる。また、スペーサ１１２を介してリードフレーム９を付勢する付勢手段１３２を備えているため、スペーサ１１２上に配置されたリードフレーム９およびリードフレーム９上に搭載された錘体２２を上方に持ち上げることが可能となる。つまり、リードフレーム９は、錘体２２を介して第２ベースの側方突出部１２１ａで高さ位置が一定に定まって配置される。これにより、半導体チップ３に対して浮いたり傾いたりした状態でリードフレーム９が配置されてしまうおそれを低減することが可能となる。その他、実施形態２によれば、実施形態１と同様の効果を奏する。   According to the jig 110 for manufacturing a semiconductor device of the second embodiment, since the second base 121 has the side protruding portion 121a, it is possible to receive the weight body 22 shifted upward at a predetermined height position. Becomes In addition, since the urging means 132 for urging the lead frame 9 via the spacer 112 is provided, the lead frame 9 disposed on the spacer 112 and the weight 22 mounted on the lead frame 9 are lifted upward. It becomes possible. That is, the lead frame 9 is arranged with the height position being fixed at the side protruding portion 121 a of the second base via the weight 22. Thereby, it is possible to reduce the possibility that the lead frame 9 is arranged in a state of being floated or inclined with respect to the semiconductor chip 3. In addition, according to the second embodiment, the same effects as those of the first embodiment can be obtained.

［実施形態３］
次に、実施形態３に係る半導体装置の製造冶具２１０について説明する。半導体装置の製造冶具２１０は、基本的には実施形態１に係る製造冶具１０と同様の構成であるが、実施形態１に係る半導体装置の製造冶具１０ではスペーサ１２が挿抜自在に構成されていたのに対し、実施形態３に係る半導体装置の製造冶具２１０ではスペーサ２１２が挿抜されず、上下方向に退避可能に構成されている点で異なる。具体的には、図９（ａ）〜（ｃ）に示すように、ベース２１１に形成されたスペーサ位置決め用穴２１１ｃが貫通孔でスペーサ２１２を上下方向に摺動可能に構成されている点が異なる。また、スペーサ２１２が下端において板状の可動ベース２３３に固定されていることが異なる。なお、ベース２１１と可動ベース２３３との間には可動ベースばね（コイルばね）２３４が配置されており、ベース２１１と可動ベース２３３と位置関係の変化を補助している。[Embodiment 3]
Next, a jig 210 for manufacturing a semiconductor device according to the third embodiment will be described. The manufacturing jig 210 of the semiconductor device has basically the same configuration as the manufacturing jig 10 according to the first embodiment. However, the manufacturing jig 10 of the semiconductor device according to the first embodiment is configured such that the spacer 12 can be freely inserted and removed. On the other hand, the semiconductor device manufacturing jig 210 according to the third embodiment differs from the semiconductor device manufacturing jig 210 in that the spacer 212 is not inserted / removed and can be retracted in the vertical direction. More specifically, as shown in FIGS. 9A to 9C, a spacer positioning hole 211c formed in the base 211 is configured to be able to slide the spacer 212 in the vertical direction by a through hole. different. Another difference is that the spacer 212 is fixed to the plate-shaped movable base 233 at the lower end. Note that a movable base spring (coil spring) 234 is disposed between the base 211 and the movable base 233 to assist in changing the positional relationship between the base 211 and the movable base 233.

半導体製造装置の製造冶具２１０を用いた半導体装置の製造方法の基板配置工程Ｓ１〜スペーサ配設工程Ｓ５における状態の変化について、図９を参照して説明する。まず、ベース２１１と可動ベース２３３との距離を離しスペーサ２１２がベース２１１からほとんど突出しない状態して、基板配置工程Ｓ１を行う（図５、図９（ａ）参照。）。この状態で、次に、はんだ材印刷工程Ｓ２、半導体チップ搭載工程Ｓ３、およびはんだ材搭載工程Ｓ４を行う（図５、図９（ｂ）参照。）。次に、ベース２１１と可動ベース２３３との距離を近づけてスペーサ２１２がベース２１１から所定の量突出するようにしてスペーサ配設工程Ｓ５を行う（図５、図９（ｂ）、図９（ｃ）参照。）。以降、第２スペーサ搭載工程Ｓ６〜リード加工工程Ｓ１３までを行い、半導体装置１を製造する。   With reference to FIG. 9, a description will be given of a change in the state in the substrate disposing step S <b> 1 to the spacer disposing step S <b> 5 of the semiconductor device manufacturing method using the manufacturing jig 210 of the semiconductor manufacturing apparatus. First, the substrate placement step S1 is performed with the distance between the base 211 and the movable base 233 set apart and the spacer 212 hardly protruding from the base 211 (see FIGS. 5 and 9A). In this state, next, a solder material printing step S2, a semiconductor chip mounting step S3, and a solder material mounting step S4 are performed (see FIGS. 5 and 9B). Next, the spacer arranging step S5 is performed such that the distance between the base 211 and the movable base 233 is reduced so that the spacer 212 projects from the base 211 by a predetermined amount (FIGS. 5, 9B, 9C). )reference.). Thereafter, the steps from the second spacer mounting step S6 to the lead processing step S13 are performed to manufacture the semiconductor device 1.

実施形態３に係る半導体装置の製造冶具２１０を用いれば、スペーサ２１２を複数構成した場合に、一度の動作で、スペーサ配設工程Ｓ５を行うことが可能となる。   When the semiconductor device manufacturing jig 210 according to the third embodiment is used, when a plurality of spacers 212 are configured, the spacer disposing step S5 can be performed by one operation.

以上、本発明を上記の実施形態に基づき説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。   As described above, the present invention has been described based on the above embodiments, but the present invention is not limited to the above embodiments. The present invention can be implemented in various modes without departing from the spirit thereof. For example, the following modifications are also possible.

（１）上記実施形態において記載した構成要素の数、形状、位置、大きさ等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。 (1) The number, shape, position, size, and the like of the components described in the above embodiment are merely examples, and can be changed within a range that does not impair the effects of the present invention.

（２）上記各実施形態においては、半導体チップ３をＩＧＢＴとしたが、本発明はこれに限定されるものではない。半導体チップ３を他の３端子の半導体素子（例えば、ＭＯＳＦＥＴ）としてもよいし、半導体チップ３を２端子の半導体素子（例えば、ダイオード）としてもよいし、半導体チップ３を４端子以上の半導体素子（４端子の半導体素子としては、例えばサイリスタ）としてもよい。 (2) In each of the above embodiments, the semiconductor chip 3 is an IGBT, but the present invention is not limited to this. The semiconductor chip 3 may be another three-terminal semiconductor element (for example, a MOSFET), the semiconductor chip 3 may be a two-terminal semiconductor element (for example, a diode), or the semiconductor chip 3 may have four or more terminals. (A four-terminal semiconductor element may be, for example, a thyristor).

（３）上記各実施形態においては、半導体装置を、半導体チップを１つ備えた半導体装置としたが、本発明はこれに限定されるものではない。例えば、半導体装置を、半導体チップを２つ備えた半導体装置としてもよいし、半導体チップを３以上備えた半導体装置としてもよい。 (3) In each of the above embodiments, the semiconductor device is a semiconductor device having one semiconductor chip, but the present invention is not limited to this. For example, the semiconductor device may be a semiconductor device including two semiconductor chips or a semiconductor device including three or more semiconductor chips.

（４）上記各実施形態において、半導体装置を、半導体チップの一方の面にコレクタ電極を有し、他方の面にエミッタ電極およびゲート電極を有する、いわゆる縦型の半導体装置としたが、本発明はこれに限定されるものではない。例えば、半導体装置を、基板側とは反対側の面に全ての電極を有する、いわゆる横型の半導体装置としてもよい。 (4) In each of the above embodiments, the semiconductor device is a so-called vertical semiconductor device having a collector electrode on one surface of a semiconductor chip and an emitter electrode and a gate electrode on the other surface. Is not limited to this. For example, the semiconductor device may be a so-called horizontal semiconductor device having all electrodes on a surface opposite to the substrate side.

（５）上記各実施形態においては、半導体装置の製造冶具の各部品を別体として説明したが、本発明はこれに限定されるものではない。例えば、各部品を可動させる機構を介して一体化したり、錘体およびスペーサ自体を弾性部材で構成して付勢手段として機能させたりしてもよい。 (5) In the above embodiments, each component of the jig for manufacturing a semiconductor device has been described as a separate component, but the present invention is not limited to this. For example, the components may be integrated via a mechanism for moving the components, or the weight body and the spacer itself may be formed of elastic members to function as urging means.

（６）上記各実施形態においては、ベースに対し、スペーサを途中で配設するものとして説明したが、本発明はこれに限定されるものではない。例えば、ベースにスペーサが最初から固着されていても、ベースとスペーサとが削り出し等によって、同時加工で一体に形成されていてもよい。 (6) In each of the embodiments described above, the spacer is provided on the base in the middle, but the present invention is not limited to this. For example, the spacer may be fixed to the base from the beginning, or the base and the spacer may be integrally formed by simultaneous processing such as cutting.

（７）上記各実施形態は、本発明の効果を損なわない範囲において工程の順序を変更することが可能である。例えば、スペーサ配設工程Ｓ５と第２スペーサ搭載工程Ｓ６の順序を入れ替えてもよい。 (7) In each of the above embodiments, the order of the steps can be changed without impairing the effects of the present invention. For example, the order of the spacer providing step S5 and the second spacer mounting step S6 may be interchanged.

１…半導体装置、２…基板、３…半導体チップ、４，４ａ，４ｂ，４ｃ…リード、４ｇ…電極接続片、４ｈ…張り出し部、５…はんだ，はんだ材、６…はんだ，はんだ材、８…樹脂、９…リードフレーム、９ａ…周辺部、１０，１１０，２１０…半導体装置の製造冶具、１１，２１１…ベース、１１ａ…基板配置部、１１ｃ，２１１ｃ…スペーサ位置決め用穴、１１ｄ…錘体位置決め用穴、１２，１１２，２１２…スペーサ、１３…第２スペーサ、２１…第２ベース、２２…錘体、２２ｂ…脚部、３２，１３２…付勢手段、Ｓ１…基板配置工程、Ｓ２…はんだ材印刷工程、Ｓ３…半導体チップ搭載工程、Ｓ４…はんだ材搭載工程、Ｓ５…スペーサ配設工程、Ｓ６…第２スペーサ搭載工程、Ｓ７…リードフレーム配置工程、Ｓ８…錘体配設工程、Ｓ９…第２ベース搭載工程、Ｓ１０…はんだ接合工程、Ｓ１１…ワイヤ接続工程、Ｓ１２…樹脂封止工程、Ｓ１３…リード加工工程   DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Substrate, 3 ... Semiconductor chip, 4, 4a, 4b, 4c ... Lead, 4g ... Electrode connection piece, 4h ... Overhang part, 5 ... Solder, solder material, 6 ... Solder, solder material, 8 ... resin, 9 ... lead frame, 9a ... peripheral part, 10, 110, 210 ... jig for manufacturing semiconductor device, 11, 211 ... base, 11a ... substrate placement part, 11c, 211c ... spacer positioning hole, 11d ... weight Positioning holes, 12, 112, 212 ... spacer, 13 ... second spacer, 21 ... second base, 22 ... weight body, 22b ... leg, 32, 132 ... urging means, S1 ... substrate arrangement step, S2 ... Solder material printing process, S3: semiconductor chip mounting process, S4: solder material mounting process, S5: spacer mounting process, S6: second spacer mounting process, S7: lead frame mounting process, S8: weight body mounting process S9 ... second base mounting step, S10 ... solder bonding step, S11 ... wire connecting step, S12 ... resin sealing step, S13 ... lead processing step

Claims (15)

半導体チップと、当該半導体チップに一部を重なりあわせてはんだを介して電気的に接続されたリードとを含む半導体装置の製造方法であって、
前記半導体チップを上方に搭載可能なベースに前記半導体チップを搭載する半導体チップ搭載工程と、
前記半導体チップの上面にはんだ材を搭載するはんだ材搭載工程と、
上端が前記半導体チップの上面よりも上方の高さ位置まで前記ベースから突出するスペーサ上に、前記リードを含むリードフレームを配置するリードフレーム配置工程と、
前記スペーサに対峙する部分を含む錘体を前記リードフレーム上に配設する錘体配設工程と、
前記はんだ材を加熱することにより前記半導体チップと前記リードフレームとをはんだ接合するはんだ接合工程とを含むことを特徴とする半導体装置の製造方法。A method of manufacturing a semiconductor device including a semiconductor chip and a lead partially overlapped with the semiconductor chip and electrically connected to the semiconductor chip via solder,
A semiconductor chip mounting step of mounting the semiconductor chip on a base on which the semiconductor chip can be mounted,
A solder material mounting step of mounting a solder material on the upper surface of the semiconductor chip,
A lead frame arranging step of arranging a lead frame including the lead on a spacer having an upper end protruding from the base to a height position above the upper surface of the semiconductor chip;
A weight body disposing step of disposing a weight body including a portion facing the spacer on the lead frame;
A method of manufacturing a semiconductor device, comprising: a solder joining step of soldering the semiconductor chip and the lead frame by heating the solder material. 前記リードフレーム配置工程においては、前記スペーサとして、平面的に見て前記半導体チップの外側に位置する複数のスペーサ上に、前記リードの一部を配置することを特徴とする請求項１に記載の半導体装置の製造方法。   2. The lead frame arranging step, wherein a part of the lead is arranged on a plurality of spacers located outside the semiconductor chip when viewed in plan as the spacer. 3. A method for manufacturing a semiconductor device. 前記半導体チップ搭載工程の前に、
前記半導体チップを実装するための基板を前記ベース上に配置する基板配置工程と、
前記基板の上面にはんだ材を印刷するはんだ材印刷工程とをさらに含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。Before the semiconductor chip mounting step,
A board placement step of placing a board for mounting the semiconductor chip on the base,
3. The method according to claim 1, further comprising: a solder material printing step of printing a solder material on the upper surface of the substrate. 前記はんだ材印刷工程と前記リードフレーム配置工程との間に、前記スペーサを前記ベースに配設するスペーサ配設工程をさらに含むことを特徴とする請求項３に記載の半導体装置の製造方法。   4. The method according to claim 3, further comprising a spacer disposing step of disposing the spacer on the base between the solder material printing step and the lead frame disposing step. 前記スペーサ配設工程においては、前記ベースに形成された有底のスペーサ位置決め用穴に前記スペーサの下端側を埋設させることで、前記スペーサを前記ベースに配設することを特徴とする請求項４に記載の半導体装置の製造方法。   5. The spacer disposing step, wherein the spacer is disposed on the base by embedding a lower end side of the spacer in a bottomed spacer positioning hole formed in the base. 13. The method for manufacturing a semiconductor device according to item 5. 前記錘体配設工程においては、平面的に見て前記半導体チップの外側で下方に延びた前記錘体の脚部を、前記ベースに形成されたスペーサ位置決め用穴に差し込むことで位置決めすると共に、前記スペーサと対峙させるようにして、前記錘体を前記リードフレーム上に配設することを特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。   In the weight disposing step, the leg portion of the weight extending downward outside the semiconductor chip when viewed in a plan view is positioned by inserting it into a spacer positioning hole formed in the base, The method of manufacturing a semiconductor device according to claim 1, wherein the weight is disposed on the lead frame so as to face the spacer. 前記はんだ接合工程においては、付勢手段によって前記錘体またはスペーサを介して前記リードフレームを付勢した状態で、前記半導体チップと前記リードフレームとをはんだ接合することを特徴とする請求項１〜６のいずれかに記載の半導体装置の製造方法。   In the soldering step, the semiconductor chip and the lead frame are soldered in a state where the lead frame is biased by the biasing means via the weight or the spacer. 7. The method for manufacturing a semiconductor device according to any one of 6. 前記半導体チップ搭載工程と前記リードフレーム配置工程との間に、前記ベースと前記リードフレームの周辺部との間の厚み方向に沿った距離に対応した厚みの第２スペーサを、前記ベースに搭載する第２スペーサ搭載工程と、
前記錘体配設工程と同時または前記錘体配設工程と前記はんだ接合工程との間に、前記リードフレームの前記周辺部において、前記第２スペーサと対峙する部分を含む第２ベースを搭載する第２ベース搭載工程とをさらに有することを特徴とする請求項１〜７のいずれかに記載の半導体装置の製造方法。A second spacer having a thickness corresponding to a distance along a thickness direction between the base and a peripheral portion of the lead frame is mounted on the base between the semiconductor chip mounting step and the lead frame arranging step. A second spacer mounting step;
At the same time as the weight disposing step or between the weight disposing step and the solder bonding step, a second base including a portion facing the second spacer is mounted in the peripheral portion of the lead frame. The method for manufacturing a semiconductor device according to claim 1, further comprising a second base mounting step. 半導体チップと、当該半導体チップに一部を重なりあわせてはんだを介して電気的に接続されたリードとを含む半導体装置の製造冶具であって、
前記半導体チップを上方に搭載可能なベースと、
前記半導体チップを前記ベースに搭載した場合において、平面的に見た際における当該半導体チップの外側の位置で、上端の高さ位置が当該半導体チップの上面よりも高く前記ベースから突出すると共に、前記リードを含むリードフレームを上端に配置可能なスペーサと、
前記スペーサに対峙する部分を含み、前記リードフレーム上に配設可能な錘体とを備えることを特徴とする半導体装置の製造冶具。A semiconductor device manufacturing jig including a semiconductor chip and a lead that is partially connected to the semiconductor chip and electrically connected to the semiconductor chip via solder,
A base on which the semiconductor chip can be mounted,
In a case where the semiconductor chip is mounted on the base, at a position outside the semiconductor chip when viewed in a plan view, a height position of an upper end protrudes from the base higher than an upper surface of the semiconductor chip, A spacer that can arrange a lead frame including leads at the upper end,
A jig for manufacturing a semiconductor device, comprising: a weight that includes a portion facing the spacer and that can be disposed on the lead frame. 前記スペーサとして、複数のスペーサを備え、
前記錘体が前記複数のスペーサと対峙する部分を含むことを特徴とする請求項９に記載の半導体装置の製造冶具。As the spacer, comprising a plurality of spacers,
The jig according to claim 9, wherein the weight includes a portion facing the plurality of spacers. 前記スペーサとして、前記ベースから挿抜可能なスペーサを備え、
前記ベースは、前記スペーサの下端側を埋設して前記スペーサの上端の高さ位置を定めるための有底のスペーサ位置決め用穴を有することを特徴とする請求項９または１０に記載の半導体装置の製造冶具。As the spacer, comprising a spacer that can be inserted and removed from the base,
The semiconductor device according to claim 9, wherein the base has a bottomed spacer positioning hole for burying a lower end side of the spacer to determine a height position of an upper end of the spacer. Manufacturing jig. 前記錘体は、前記半導体チップを前記ベースに搭載した場合を平面的に見た際の当該半導体チップの外側の位置で、下方に延びた脚部を有し、
前記ベースは、前記脚部の下端側を差し込んで前記錘体を位置決めするための錘体位置決め用穴を有することを特徴とする請求項９〜１１のいずれかに記載の半導体装置の製造冶具。The weight body has a downwardly extending leg at a position outside the semiconductor chip when the semiconductor chip is mounted on the base when viewed in plan.
The semiconductor device manufacturing jig according to claim 9, wherein the base has a weight positioning hole for inserting the lower end of the leg to position the weight. 前記リードフレームを配置した場合に前記錘体または前記スペーサを介して前記リードフレームを付勢する付勢手段をさらに備えることを特徴とする請求項９〜１２のいずれかに記載の半導体装置の製造冶具。   13. The semiconductor device according to claim 9, further comprising: an urging unit that urges the lead frame via the weight or the spacer when the lead frame is arranged. Jig. 前記リードフレームを配置した場合における、前記ベースと前記リードフレームの周辺部との間の厚み方向に沿った距離に対応した厚みで形成され、前記ベースに搭載可能な第２スペーサと、
前記第２スペーサと対峙する部分を含む第２ベースとをさらに備えることを特徴とする請求項９〜１３のいずれかに記載の半導体装置の製造冶具。A second spacer which is formed with a thickness corresponding to a distance along a thickness direction between the base and a peripheral portion of the lead frame when the lead frame is arranged, and which can be mounted on the base;
14. The jig according to claim 9, further comprising a second base including a portion facing the second spacer. 半導体チップと、
前記半導体チップが実装された基板と、
前記半導体チップの表面上にはんだを介して電気的に接続された電極接続片を含むリードと、
少なくとも前記リードの前記電極接続片周りの範囲を封止した樹脂とを備え、
前記リードは、平面的に見て前記半導体チップおよび前記基板よりも外側まで前記電極接続片から張り出した張り出し部を前記樹脂内に有することを特徴とする半導体装置。A semiconductor chip,
A substrate on which the semiconductor chip is mounted,
A lead including an electrode connection piece electrically connected to the surface of the semiconductor chip via solder,
Resin sealing at least the area around the electrode connection piece of the lead,
The semiconductor device, wherein the lead has a projecting portion in the resin projecting from the electrode connecting piece to the outside of the semiconductor chip and the substrate as viewed in plan.
JP2019506752A 2018-03-02 2018-03-02 Semiconductor device manufacturing method, semiconductor device manufacturing jig, and semiconductor device Active JP6619121B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/008110 WO2019167273A1 (en) 2018-03-02 2018-03-02 Method for producing semiconductor device, semiconductor device production tool, and semiconductor device

Publications (2)

Publication Number Publication Date
JP6619121B1 JP6619121B1 (en) 2019-12-11
JPWO2019167273A1 true JPWO2019167273A1 (en) 2020-04-09

Family

ID=67805277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019506752A Active JP6619121B1 (en) 2018-03-02 2018-03-02 Semiconductor device manufacturing method, semiconductor device manufacturing jig, and semiconductor device

Country Status (2)

Country Link
JP (1) JP6619121B1 (en)
WO (1) WO2019167273A1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6305302B2 (en) * 2014-10-02 2018-04-04 三菱電機株式会社 Semiconductor device and manufacturing method thereof
JP2016146383A (en) * 2015-02-06 2016-08-12 カルソニックカンセイ株式会社 Power module structure
CN108780792B (en) * 2016-03-30 2021-07-09 三菱电机株式会社 Power module and method for manufacturing the same, and power electronic device and method for manufacturing the same

Also Published As

Publication number Publication date
JP6619121B1 (en) 2019-12-11
WO2019167273A1 (en) 2019-09-06

Similar Documents

Publication Publication Date Title
JP2009518875A (en) Top and bottom exposed packaged semiconductor device and assembly method
WO2012169044A1 (en) Semiconductor device
JP2007335538A (en) Method of manufacturing semiconductor device
US11776929B2 (en) Semiconductor device and lead frame member
JP5819052B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2019161174A (en) Semiconductor device and method for manufacturing semiconductor device
JP4117807B2 (en) Electronic component soldering method
US7009116B2 (en) Contact device and a process to facilitate contact of power electronics components and an assembly that consists of one or several power electronics components
JP7215206B2 (en) Semiconductor device manufacturing method
CN114300369A (en) Manufacturing method of semiconductor packaging structure
JP6619121B1 (en) Semiconductor device manufacturing method, semiconductor device manufacturing jig, and semiconductor device
JP2008135613A (en) Manufacturing method of semiconductor device
JP4976673B2 (en) Semiconductor device, substrate, and method for manufacturing semiconductor device
JP6619119B1 (en) Semiconductor device
US8975176B2 (en) Gold die bond sheet preform
JPH1050928A (en) Semiconductor device and manufacture thereof
JP2008147555A (en) Soldering method and weight, and method for fabricating electronic apparatus
JP6924321B2 (en) Semiconductor device
JP6060619B2 (en) Semiconductor device assembly jig and semiconductor device manufacturing method using the assembly jig
JPH08148623A (en) Semiconductor device
JP5217013B2 (en) Power conversion device and manufacturing method thereof
JP2009016380A (en) Semiconductor apparatus and manufacturing method thereof
JP2006140403A (en) Manufacturing method and manufacturing device for semiconductor device
CN110211887A (en) A kind of lock material hole copper sheet welding procedure for large-current electric source module wire bonding
CN111146096B (en) Double-sided heat dissipation semiconductor device and single-reflow soldering method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191113

R150 Certificate of patent or registration of utility model

Ref document number: 6619121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150