JPWO2019087984A1 - 映像処理装置、表示装置、映像処理方法、制御プログラム、および記録媒体 - Google Patents
映像処理装置、表示装置、映像処理方法、制御プログラム、および記録媒体 Download PDFInfo
- Publication number
- JPWO2019087984A1 JPWO2019087984A1 JP2019550336A JP2019550336A JPWO2019087984A1 JP WO2019087984 A1 JPWO2019087984 A1 JP WO2019087984A1 JP 2019550336 A JP2019550336 A JP 2019550336A JP 2019550336 A JP2019550336 A JP 2019550336A JP WO2019087984 A1 JPWO2019087984 A1 JP WO2019087984A1
- Authority
- JP
- Japan
- Prior art keywords
- video
- input
- processing
- videos
- video processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 375
- 238000003672 processing method Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 54
- 230000008569 process Effects 0.000 claims abstract description 34
- 230000001360 synchronised effect Effects 0.000 claims description 64
- 230000006870 function Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 31
- 238000006243 chemical reaction Methods 0.000 description 22
- 230000015654 memory Effects 0.000 description 13
- 101000998140 Homo sapiens Interleukin-36 alpha Proteins 0.000 description 9
- 101000998126 Homo sapiens Interleukin-36 beta Proteins 0.000 description 9
- 101001040964 Homo sapiens Interleukin-36 receptor antagonist protein Proteins 0.000 description 9
- 101000998122 Homo sapiens Interleukin-37 Proteins 0.000 description 9
- 102100021150 Interleukin-36 receptor antagonist protein Human genes 0.000 description 9
- 238000004458 analytical method Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 101100375588 Oryza sativa subsp. japonica YAB2 gene Proteins 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000001914 filtration Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
- G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0232—Special driving of display border areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/122—Tiling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/20—Details of the management of multiple sources of image data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/38—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory with means for controlling the display position
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Studio Circuits (AREA)
Abstract
Description
以下、実施形態1の表示装置1について述べる。説明の便宜上、以降の各実施形態では、実施形態1にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
図1は、表示装置1の要部の構成を示す機能ブロック図である。表示装置1は、バックエンド処理部10(映像処理装置)、表示部70、ユーザ操作受付部75、記憶部90、およびDRAM(Dynamic Random Access Memory)99を備える。なお、「映像」は、「動画像」と称されてもよい。
図2は、バックエンド処理部10の構成をより詳細に示す機能ブロック図である。図2において、添字「A」〜「D」はそれぞれ、第1入力映像〜第4入力映像(または第1出力映像〜第4出力映像)に対応する各部を指すために用いられてよい。図2以降の各図では、簡単のために、表示部70、ユーザ操作受付部75、および記憶部90の図示が適宜省略されている。
入力部11には、第1入力映像〜第4入力映像が同時に(並列的に)入力される。入力部11は、入力処理部110A〜110Dおよび同期化処理部114を備えている。区別のため、入力処理部110A〜110Dはそれぞれ、第1入力処理部〜第4入力処理部と称されてもよい。
・第1入力映像IMGin1:スポーツ番組を示す映像コンテンツ;
・第2入力映像IMGin2:ニュース番組を示す映像コンテンツ;
・第3入力映像IMGin3:バラエティ番組を示す映像コンテンツ;
・第4入力映像IMGin4:テレビアニメ番組を示す映像コンテンツ;
である。
映像処理部12A〜12Dはそれぞれ、同期化処理が施された後の第1入力映像〜第4入力映像に対して、同時に(並列的に)映像処理を施す。区別のため、映像処理部12A〜12Dはそれぞれ、第1映像処理部〜第4映像処理部と称されてもよい。
出力部13は、出力フォーマット変換部130および出力IF部131A〜131Dを備える。出力フォーマット変換部130は、映像処理部12A〜12Dから、複数の処理後映像(第1処理後映像〜第4処理後映像)を取得する。出力部13は、当該複数の処理後映像をさらに処理し、複数の出力映像(第1出力映像〜第4出力映像)を生成する。
図5は、境界処理について説明するための図である。図5では、1つの画像IMG(例:映像の1フレーム)に、タップ数5×5のフィルタFIL1を用いたフィルタ処理を行う場合が例示されている。
図6は、隣接境界処理について説明するための図である。なお、隣接境界処理における処理範囲である「境界」の幅は、1画素に限定されない。従って、「隣接境界」は、「隣接部分」と読み替えることもできる。このため、隣接境界処理は、隣接部分処理と称されてもよい。
制御部80における同期判定方法としては、例えば、以下の方法1〜方法3が挙げられる。制御部80は、方法1〜方法3の少なくともいずれかを用いて、複数の入力映像(例:第1入力映像〜第4入力映像)が同期映像であるか否かを判定してよい。
・Vsync0:入力映像0の垂直同期信号;
・DE0:入力映像0のデータイネーブル信号;
・DE_CNT0:入力映像0のデータイネーブル信号のカウンタ値;
の通りである。同様に、入力映像1に関する各記号は、
・Vsync1:入力映像1の垂直同期信号;
・DE1:入力映像1のデータイネーブル信号;
・DE_CNT1:入力映像1のデータイネーブル信号のカウンタ値;
の通りである。
上述の通り、入力映像0と入力映像1とが非同期映像である場合、上記タイミングのずれは時間の経過に伴って大きくなる。従って、DE_CNT0およびDE_CNT1が読み出されるタイミング次第では、入力映像0と入力映像1とが非同期映像であったとしても、Δ≦αとなる可能性がある。
図8は、表示装置1(バックエンド処理部10)における処理の流れの一例を示すフローチャートである。まず、図8の(a)の処理S1〜S4について述べる。入力部11は、複数の入力映像(例:第1入力映像〜第4入力映像)を取得する(S1)。制御部80は、当該入力映像が同期映像であるか否かを判定する(S2,制御工程)。
表示装置1によれば、制御値CVに応じて、複数の入力映像に対する隣接境界処理を随意に行うことができる。それゆえ、1つの全体出力映像(例:8K4K映像)を構成する複数の部分領域(例:4K2K映像としての部分領域A1〜A4)の各境界における表示品位の低下を防止できる。
(1)実施形態1では、各入力映像が4K2K映像であり、全体入力映像が8K4K映像である場合を例示した。但し、入力映像および全体入力映像の解像度は、これらに限定されない。同様に、全体出力映像の解像度も特に限定されない。表示装置1は、制御値CVに応じて複数の入力映像に対する隣接境界処理の有無を切り替えるものであればよい。
図11は、実施形態2の表示装置2における入力映像および出力映像について説明するための図である。実施形態2では、実施形態1とは異なり、複数の入力映像として、2つの入力映像(第1入力映像〜第2入力映像)が表示装置2に供給されている。このため、図11では、図1の第3入力映像〜第4入力映像に相当する矢印は、点線で示されている。
図16は、実施形態3の表示装置3の構成を示す機能ブロック図である。表示装置3のバックエンド処理部30(映像処理装置)は、実施形態1のバックエンド処理部10から、制御部80を取り除いた構成である。表示装置3において、制御部80は、バックエンド処理部10の外部に設けられている。このように、制御部80は、必ずしもバックエンド処理部の内部に設けられる必要はない。
図17は、実施形態4の表示装置4の構成を示す機能ブロック図である。表示装置4のバックエンド処理部40(映像処理装置)は、実施形態1のバックエンド処理部10において、出力部13を出力部43に置き換えた構成である。出力部43は、1つの出力IF部431を有しているという点において、出力部13と異なる。
図18は、実施形態4の一変形としての表示装置4vの構成を示す機能ブロック図である。表示装置4vのバックエンド処理部40v(映像処理装置)は、実施形態4のバックエンド処理部40から、制御部80を取り除いた構成である。表示装置4vにおいて、制御部80は、バックエンド処理部10の外部に設けられている。このように、実施形態3・4の構成を組み合わせることもできる。
上述の各実施形態とは異なり、バックエンド処理部を複数の機能部に分割することもできる。つまり、バックエンド処理部の個数は、1つに限定されない。一例として、バックエンド処理部は、2つの個別の機能部として実現されてもよい。
表示装置1〜4vの制御ブロック(特にバックエンド処理部10〜40vおよび制御部80)は、集積回路(ICチップ)等に形成された論理回路(ハードウェア)によって実現してもよいし、ソフトウェアによって実現してもよい。
本開示の態様1に係る映像処理装置(バックエンド処理部10および制御部80)は、複数の入力映像(例:IMGAin1〜IMGAin4)を処理する映像処理装置であって、上記複数の入力映像のそれぞれを処理する映像処理部(12,12A〜12D)と、上記映像処理部を制御する制御値(CV)を設定する制御部(80)と、を備え、上記複数の入力映像のそれぞれを組み合わせて全体入力映像(例:IMGAin)が構成され、上記全体入力映像において、当該全体入力映像を構成する上記複数の入力映像のそれぞれに対応付けられた複数の部分領域(例:A1〜A4)のうち、(i)1つの部分領域を第1部分領域(例:A1)、(ii)当該第1部分領域に隣接する部分領域を第2部分領域(例:A2〜A4)、として、上記第1部分領域と上記第2部分領域との境界において、上記第1部分領域および上記第2部分領域の一方における画素値を参照して、当該第1部分領域および当該第2部分領域の他方に対して施される処理を隣接境界処理として、上記映像処理部は、上記制御値に応じて上記全体入力映像に対して上記隣接境界処理を実行し、複数の処理後映像を生成する。
本開示の一態様は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示の一態様の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成できる。
本開示の一態様は、以下のようにも表現できる。
本出願は、2017年11月1日に出願された日本国特許出願:特願2017-212113に対して優先権の利益を主張するものであり、それを参照することにより、その内容の全てが本書に含まれる。
10,30,40,40v バックエンド処理部(映像処理装置)
12,12A〜12D 映像処理部
70 表示部(表示画面)
71A〜71D 部分表示エリア
80 制御部(映像処理装置)
A1 部分領域(第1部分領域)
A2〜A4 部分領域(第2部分領域)
A〜D 部分領域
CV 制御値
IMGAin1〜IMGAin4,IMGAin1v〜IMGAin2v 入力映像
IMGin1〜IMGin4,IMGin1v〜IMGin2v 入力映像
IMGAin,IMGAinv 全体入力映像
Claims (13)
- 複数の入力映像を処理する映像処理装置であって、
上記複数の入力映像のそれぞれを処理する映像処理部と、
上記映像処理部を制御する制御値を設定する制御部と、を備え、
上記複数の入力映像のそれぞれを組み合わせて全体入力映像が構成され、
上記全体入力映像において、当該全体入力映像を構成する上記複数の入力映像のそれぞれに対応付けられた複数の部分領域のうち、(i)1つの部分領域を第1部分領域、(ii)当該第1部分領域に隣接する部分領域を第2部分領域、として、
上記第1部分領域と上記第2部分領域との境界において、上記第1部分領域および上記第2部分領域の一方における画素値を参照して、当該第1部分領域および当該第2部分領域の他方に対して施される処理を隣接境界処理として、
上記映像処理部は、上記制御値に応じて上記全体入力映像に対して上記隣接境界処理を実行し、複数の処理後映像を生成することを特徴とする映像処理装置。 - 上記制御部は、上記複数の入力映像が同期映像であるか否かを判定した結果に応じて、上記制御値を設定し、
上記映像処理部は、上記複数の入力映像が同期映像である場合に、上記全体入力映像に対して上記隣接境界処理を実行し、上記複数の処理後映像を生成することを特徴とする請求項1に記載の映像処理装置。 - 上記制御部は、上記複数の入力映像のコンテンツタイプが、それぞれ所定のコンテンツタイプに一致している場合に、当該複数の入力映像が同期映像であると判定することを特徴とする請求項2に記載の映像処理装置。
- 上記制御部は、上記複数の入力映像の解像度およびフレームレートがそれぞれ一致している場合に、当該複数の入力映像が同期映像であると判定することを特徴とする請求項2または3に記載の映像処理装置。
- 上記制御部は、上記複数の入力映像の垂直同期信号のそれぞれがONとなるタイミングのずれが所定の範囲内にある場合に、当該複数の入力映像が同期映像であると判定することを特徴とする請求項2から4のいずれか1項に記載の映像処理装置。
- 上記映像処理部は、上記複数の入力映像が同期映像である場合に、上記全体入力映像に対して境界処理をさらに実行し、上記複数の処理後映像を生成することを特徴とする請求項2から5のいずれか1項に記載の映像処理装置。
- 上記映像処理部は、上記複数の入力映像が非同期映像である場合に、当該複数の入力映像のそれぞれに対して境界処理を実行し、上記複数の処理後映像を生成することを特徴とする請求項2から6のいずれか1項に記載の映像処理装置。
- 上記制御部は、ユーザ操作に応じて上記制御値を設定することを特徴とする請求項1から7のいずれか1項に記載の映像処理装置。
- 上記制御部は、上記複数の入力映像を分析した結果に応じて、上記映像処理部に少なくとも2つの入力映像を処理させることを特徴とする請求項1から8のいずれか1項に記載の映像処理装置。
- 請求項1から9のいずれか1項に記載の映像処理装置と、
表示部と、を備えることを特徴とする表示装置。 - 複数の入力映像を処理する映像処理方法であって、
上記複数の入力映像のそれぞれを処理する映像処理工程と、
上記映像処理工程を制御する制御値を設定する制御工程と、を含み、
上記複数の入力映像のそれぞれを組み合わせて全体入力映像が構成され、
上記全体入力映像において、当該全体入力映像を構成する上記複数の入力映像のそれぞれに対応付けられた複数の部分領域のうち、(i)1つの部分領域を第1部分領域、(ii)当該第1部分領域に隣接する部分領域を第2部分領域、として、
上記第1部分領域と上記第2部分領域との境界において、上記第1部分領域および上記第2部分領域の一方における画素値を参照して、当該第1部分領域および当該第2部分領域の他方に対して施される処理を隣接境界処理として、
上記映像処理工程は、上記制御値に応じて上記全体入力映像に対して上記隣接境界処理を実行し、複数の処理後映像を生成する工程をさらに含むことを特徴とする映像処理方法。 - 請求項1に記載の映像処理装置としてコンピュータを機能させるための制御プログラムであって、上記映像処理部および上記制御部としてコンピュータを機能させるための制御プログラム。
- 請求項12に記載の制御プログラムを記録したコンピュータ読み取り可能な記録媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017212113 | 2017-11-01 | ||
JP2017212113 | 2017-11-01 | ||
PCT/JP2018/039954 WO2019087984A1 (ja) | 2017-11-01 | 2018-10-26 | 映像処理装置、表示装置、映像処理方法、制御プログラム、および記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019087984A1 true JPWO2019087984A1 (ja) | 2020-11-19 |
JP6864757B2 JP6864757B2 (ja) | 2021-04-28 |
Family
ID=66331416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019550336A Active JP6864757B2 (ja) | 2017-11-01 | 2018-10-26 | 映像処理装置、表示装置、映像処理方法、制御プログラム、および記録媒体 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11189254B2 (ja) |
JP (1) | JP6864757B2 (ja) |
CN (1) | CN111295703A (ja) |
WO (1) | WO2019087984A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114666458B (zh) * | 2020-12-22 | 2024-07-02 | 富泰华工业(深圳)有限公司 | 图像融合方法、装置、电子设备及存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007108447A (ja) * | 2005-10-13 | 2007-04-26 | Sony Corp | 画像表示システム、表示装置、画像再合成装置、画像再合成方法及びプログラム |
KR20100131671A (ko) * | 2009-06-08 | 2010-12-16 | 엘지디스플레이 주식회사 | 화상표시 시스템 |
JP2013025618A (ja) * | 2011-07-22 | 2013-02-04 | Canon Inc | 画像処理システム、画像処理方法、及びコンピュータプログラム |
JP2015184668A (ja) * | 2014-03-26 | 2015-10-22 | キヤノン株式会社 | 画像出力装置、画像表示装置、画像表示モジュール、及び、それらの制御方法 |
JP2017044995A (ja) * | 2015-08-28 | 2017-03-02 | キヤノン株式会社 | 表示装置 |
JP2017191145A (ja) * | 2016-04-11 | 2017-10-19 | キヤノン株式会社 | 画像処理装置、画像処理方法、およびプログラム |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4011949B2 (ja) * | 2002-04-01 | 2007-11-21 | キヤノン株式会社 | マルチ画面合成装置及びデジタルテレビ受信装置 |
JP2005339144A (ja) * | 2004-05-26 | 2005-12-08 | Sharp Corp | 画像処理回路及び液晶表示装置 |
JP2006005524A (ja) * | 2004-06-16 | 2006-01-05 | Ricoh Co Ltd | 画像処理装置及び表示装置 |
JP5052339B2 (ja) * | 2007-03-26 | 2012-10-17 | 三菱電機株式会社 | 映像表示装置および映像表示方法 |
JP4806102B2 (ja) * | 2008-06-27 | 2011-11-02 | シャープ株式会社 | 液晶表示装置の制御装置、液晶表示装置、液晶表示装置の制御方法、プログラムおよび記録媒体 |
JP5568884B2 (ja) * | 2009-04-02 | 2014-08-13 | セイコーエプソン株式会社 | 映像処理装置、映像処理方法 |
JP5383416B2 (ja) * | 2009-10-06 | 2014-01-08 | キヤノン株式会社 | 画像処理装置及びその制御方法とプログラム |
JP2013153410A (ja) * | 2011-12-28 | 2013-08-08 | Sharp Corp | Av機器 |
US20130208808A1 (en) * | 2012-02-08 | 2013-08-15 | Panasonic Corporation | Image coding method and image decoding method |
JP5968011B2 (ja) * | 2012-04-02 | 2016-08-10 | キヤノン株式会社 | 画像処理装置及びその制御方法 |
WO2015062616A1 (de) * | 2013-10-30 | 2015-05-07 | Barco Control Rooms Gmbh | Synchronisieren von videos in einer displaywand |
JP6381310B2 (ja) * | 2014-06-17 | 2018-08-29 | キヤノン株式会社 | 画像表示装置、画像表示装置の制御方法、及び、プログラム |
JP2016184775A (ja) | 2015-03-25 | 2016-10-20 | セイコーエプソン株式会社 | 映像処理装置、表示装置、及び、映像処理方法 |
US20170125064A1 (en) * | 2015-11-03 | 2017-05-04 | Seastar Labs, Inc. | Method and Apparatus for Automatic Video Production |
-
2018
- 2018-10-26 WO PCT/JP2018/039954 patent/WO2019087984A1/ja active Application Filing
- 2018-10-26 JP JP2019550336A patent/JP6864757B2/ja active Active
- 2018-10-26 CN CN201880070443.4A patent/CN111295703A/zh active Pending
- 2018-10-26 US US16/759,661 patent/US11189254B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007108447A (ja) * | 2005-10-13 | 2007-04-26 | Sony Corp | 画像表示システム、表示装置、画像再合成装置、画像再合成方法及びプログラム |
KR20100131671A (ko) * | 2009-06-08 | 2010-12-16 | 엘지디스플레이 주식회사 | 화상표시 시스템 |
JP2013025618A (ja) * | 2011-07-22 | 2013-02-04 | Canon Inc | 画像処理システム、画像処理方法、及びコンピュータプログラム |
JP2015184668A (ja) * | 2014-03-26 | 2015-10-22 | キヤノン株式会社 | 画像出力装置、画像表示装置、画像表示モジュール、及び、それらの制御方法 |
JP2017044995A (ja) * | 2015-08-28 | 2017-03-02 | キヤノン株式会社 | 表示装置 |
JP2017191145A (ja) * | 2016-04-11 | 2017-10-19 | キヤノン株式会社 | 画像処理装置、画像処理方法、およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
WO2019087984A1 (ja) | 2019-05-09 |
CN111295703A (zh) | 2020-06-16 |
US20210134251A1 (en) | 2021-05-06 |
JP6864757B2 (ja) | 2021-04-28 |
US11189254B2 (en) | 2021-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2017113951A1 (zh) | 拼接显示系统及其显示方法 | |
JP2003298938A5 (ja) | ||
KR102344545B1 (ko) | 영상처리장치 및 그 제어방법 | |
US8830403B1 (en) | Image processing device and image processing method | |
US10389908B2 (en) | Image processing device, image processing method, and program with reduction and enlargement scaling of image data | |
CN105744358A (zh) | 视频播放的处理方法及装置 | |
US20130057578A1 (en) | Image processing apparatus and control method thereof | |
EP3021213A1 (en) | Display apparatus and display methods thereof | |
KR20210066653A (ko) | 전자 장치 및 그 제어 방법 | |
JP4693918B2 (ja) | 画質調整装置および画質調整方法 | |
US8593575B2 (en) | Video display apparatus for shortened-delay processing of a video signal and video processing method | |
KR101609280B1 (ko) | 디스플레이 장치 및 그 제어 방법 | |
US20220148235A1 (en) | Display apparatus and image processing method thereof for applying random patches to pixel block | |
JP6864757B2 (ja) | 映像処理装置、表示装置、映像処理方法、制御プログラム、および記録媒体 | |
US11282483B2 (en) | Full-screen displays | |
JP7523625B2 (ja) | 映像処理装置、映像処理方法、及び制御プログラム | |
US7509442B2 (en) | Informational-signal-processing apparatus, functional block, and method of controlling the functional block | |
JP2013218002A (ja) | 表示装置 | |
US9749579B2 (en) | Apparatus and method for frame rate conversion | |
CN104639969A (zh) | 一种页面全屏显示方法和装置 | |
CN105812923A (zh) | 基于视频点播的播放处理方法及装置 | |
WO2020071467A1 (ja) | 映像処理装置、表示装置、および映像処理方法 | |
US9456165B2 (en) | Display apparatus and display method | |
US8730398B2 (en) | Video output apparatus and control method therefor, and non-transitory recording (storing) medium that records program | |
JP5896642B2 (ja) | 映像処理装置、映像処理方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200324 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210309 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210402 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6864757 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |