JPWO2019082235A1 - Semiconductor devices and methods for manufacturing semiconductor devices - Google Patents

Semiconductor devices and methods for manufacturing semiconductor devices Download PDF

Info

Publication number
JPWO2019082235A1
JPWO2019082235A1 JP2019549685A JP2019549685A JPWO2019082235A1 JP WO2019082235 A1 JPWO2019082235 A1 JP WO2019082235A1 JP 2019549685 A JP2019549685 A JP 2019549685A JP 2019549685 A JP2019549685 A JP 2019549685A JP WO2019082235 A1 JPWO2019082235 A1 JP WO2019082235A1
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
gettering layer
manufacturing
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019549685A
Other languages
Japanese (ja)
Inventor
平治 小林
平治 小林
隆俊 増田
隆俊 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ultramemory Inc
Original Assignee
Ultramemory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ultramemory Inc filed Critical Ultramemory Inc
Publication of JPWO2019082235A1 publication Critical patent/JPWO2019082235A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

基板がより薄型化された場合であっても、ゲッタリング層を形成可能な半導体装置の製造方法、及びゲッタリング層が形成された半導体装置を提供すること。複数の基板が積層された半導体装置１の製造方法であって、第１の基板に対して第２の基板を積層する工程と、第２の基板の面のうち、デバイス層が形成される面とは逆の面を研磨する工程と、研磨された第２の基板の面に向けて、ゲッタリングに寄与する構成元素を含むクラスターイオンを照射して、クラスターイオンの構成元素を含むゲッタリング層を構成する工程と、を備える。To provide a method for manufacturing a semiconductor device capable of forming a gettering layer even when the substrate is made thinner, and a semiconductor device on which a gettering layer is formed. A method for manufacturing a semiconductor device 1 in which a plurality of substrates are laminated, which is a step of laminating a second substrate on a first substrate and a surface of the second substrate on which a device layer is formed. The process of polishing the opposite surface and the cluster ion containing the constituent elements that contribute to gettering are irradiated toward the surface of the polished second substrate, and the gettering layer containing the constituent elements of the cluster ions is irradiated. It is provided with a process for constituting the above.

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.

従来より、重金属等の汚染物質が半導体装置のシリコン基板中に侵入することで、半導体装置の半導体素子に影響が出ることが知られている。そこで、シリコン基板の裏面（半導体素子が形成される面とは反対の面）近傍に、ゲッタリング層と呼ばれる層を形成することが行われている。ゲッタリング層は、重金属元素を捕獲することができる。これにより、ゲッタリング層は、シリコン基板中への汚染物質の侵入を抑制することができる。 Conventionally, it has been known that a pollutant such as a heavy metal invades a silicon substrate of a semiconductor device, which affects the semiconductor element of the semiconductor device. Therefore, a layer called a gettering layer is formed in the vicinity of the back surface of the silicon substrate (the surface opposite to the surface on which the semiconductor element is formed). The gettering layer can capture heavy metal elements. As a result, the gettering layer can suppress the invasion of contaminants into the silicon substrate.

近年では、半導体装置の小型化がすすめられており、これに伴ってシリコン基板の薄型化も実現されている。そこで、薄型化されたシリコン基板であってもゲッタリング層を形成可能な半導体装置の製造方法が提案されている（例えば、特許文献１及び非特許文献１参照）。 In recent years, miniaturization of semiconductor devices has been promoted, and along with this, thinning of silicon substrates has also been realized. Therefore, a method for manufacturing a semiconductor device capable of forming a gettering layer even on a thin silicon substrate has been proposed (see, for example, Patent Document 1 and Non-Patent Document 1).

特開２００５−３１７８０５号公報Japanese Unexamined Patent Publication No. 2005-317805

”Ｉｍｐａｃｔ ｏｆ Ｂａｃｋｓｉｄｅ Ｃｕ Ｃｏｎｔａｍｉｎａｔｉｏｎ ｉｎ ｔｈｅ ３Ｄ ｉｎｔｅｇｒａｔｉｏｎ Ｐｒｏｃｅｓｓ“（２００９ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ, １７２頁−１７３頁）"Impact of Backside Cu Contamination in the 3D integration Process" (2009 Symposium on VLSI Technology Digest of Technical Papers, pp. 172-173)

特許文献１に開示された半導体装置の製造方法では、シリコン基板の表面に半導体素子を形成した後に、シリコン基板の裏面にゲッタリング層が形成される。具体的には、シリコン基板の裏面に、アルゴンイオン等の不純物を打ち込むことでゲッタリング層が形成される。また、非特許文献１に開示された半導体装置の製造方法においても、アルゴンイオンをシリコン基板に打ち込むことで、ゲッタリング層が形成される。これにより、銅等の不純物をゲッタリング層で捕獲できるので、シリコン基板が汚染物質で汚染されることを抑制できる。 In the method for manufacturing a semiconductor device disclosed in Patent Document 1, a gettering layer is formed on the back surface of a silicon substrate after forming a semiconductor element on the surface of the silicon substrate. Specifically, a gettering layer is formed by driving impurities such as argon ions into the back surface of the silicon substrate. Further, also in the method for manufacturing a semiconductor device disclosed in Non-Patent Document 1, a gettering layer is formed by driving argon ions into a silicon substrate. As a result, impurities such as copper can be captured by the gettering layer, so that the silicon substrate can be prevented from being contaminated with contaminants.

一方、シリコン基板がより薄型化される場合（例えば、２０μｍ以下）、シリコン基板に打ち込まれるイオンがシリコン基板の表面に達してしまうことが考えられる。シリコン基板の表面に達したイオンは、半導体素子に影響を与えることが考えられ好ましくない。そこで、シリコン基板がより薄型化された場合であっても、ゲッタリング層が形成されるのが好適である。 On the other hand, when the silicon substrate is made thinner (for example, 20 μm or less), it is conceivable that the ions injected into the silicon substrate reach the surface of the silicon substrate. Ions that reach the surface of the silicon substrate are not preferable because they may affect the semiconductor element. Therefore, it is preferable that the gettering layer is formed even when the silicon substrate is made thinner.

本発明は、基板がより薄型化された場合であっても、ゲッタリング層を形成可能な半導体装置の製造方法、及びゲッタリング層が形成された半導体装置を提供することを目的とする。 An object of the present invention is to provide a method for manufacturing a semiconductor device capable of forming a gettering layer even when the substrate is made thinner, and a semiconductor device on which the gettering layer is formed.

（ｉ）本発明は、複数の基板が積層された半導体装置の製造方法であって、第１の基板に対して第２の基板を積層する工程と、前記第２の基板の面のうち、デバイス層が形成される面とは逆の面を研磨する工程と、研磨された前記第２の基板の面に向けて、ゲッタリングに寄与する構成元素を含むクラスターイオンを照射して、クラスターイオンの構成元素を含むゲッタリング層を構成する工程と、を備える半導体装置の製造方法に関する。 (I) The present invention is a method for manufacturing a semiconductor device in which a plurality of substrates are laminated, which is a process of laminating a second substrate on a first substrate and a surface of the second substrate. The process of polishing the surface opposite to the surface on which the device layer is formed and the surface of the polished second substrate are irradiated with cluster ions containing constituent elements that contribute to gettering to form cluster ions. The present invention relates to a method for manufacturing a semiconductor device including a step of forming a gettering layer containing the constituent elements of

（ｉｉ）また、前記第１の基板に対して前記第２の基板を積層する工程において、前記第２の基板の面のうち、デバイス層が形成される面が、前記第１の基板に対して対向配置されることが好ましい。 (Ii) Further, in the step of laminating the second substrate on the first substrate, of the surfaces of the second substrate, the surface on which the device layer is formed is the surface of the first substrate. It is preferable that they are arranged so as to face each other.

（ｉｉｉ）また、前記第１の基板に対して前記第２の基板を積層する工程において、前記第２の基板の面のうち、デバイス層が形成される面とは逆の面が、前記第１の基板に対して対向配置されることが好ましい。 (Iii) Further, in the step of laminating the second substrate on the first substrate, the surface of the second substrate opposite to the surface on which the device layer is formed is the first. It is preferably arranged so as to face the substrate of 1.

（ｉｖ）また、前記ゲッタリング層を構成する工程において、前記第２の基板の面のうち一部の領域に前記ゲッタリング層が構成されることが好ましい。 (Iv) Further, in the step of forming the gettering layer, it is preferable that the gettering layer is formed in a part of the surface of the second substrate.

（ｖ）また、前記ゲッタリング層を構成する工程は、前記第２の基板の面上にレジストを形成する工程と、前記第２の基板の面と前記レジストにクラスターイオンを照射する工程と、前記レジストを除去する工程と、を備えることが好ましい。 (V) Further, the steps of forming the gettering layer include a step of forming a resist on the surface of the second substrate and a step of irradiating the surface of the second substrate and the resist with cluster ions. It is preferable to include a step of removing the resist.

（ｖｉ）また、前記レジストを形成する工程において、前記レジストは、前記第２の基板内に形成される素子領域のうち、前記ゲッタリング層との距離が所定値以下となる素子領域に重なる位置に形成されることが好ましい。 (Vi) Further, in the step of forming the resist, the resist overlaps with the element region in which the distance from the gettering layer is equal to or less than a predetermined value in the element region formed in the second substrate. It is preferably formed in.

（ｖｉｉ）また、前記レジストを形成する工程において、前記レジストは、前記第２の基板内に形成され、前記第２の基板の研磨される面に露出する領域のうち、極性が変化する境界に重なる位置に形成されることが好ましい。 (Vii) Further, in the step of forming the resist, the resist is formed in the second substrate and is formed at a boundary where the polarity changes in the region exposed to the polished surface of the second substrate. It is preferably formed at overlapping positions.

（ｖｉｉｉ）また、前記レジストを形成する工程において、前記レジストは、前記ゲッタリング層を形成する厚さよりも厚く形成されることが好ましい。 (Viii) Further, in the step of forming the resist, it is preferable that the resist is formed thicker than the thickness for forming the gettering layer.

（ｉｘ）また、クラスターイオンを照射する工程において、クラスターイオンは、金属が充填されるビアを囲繞する位置に照射されることが好ましい。 (Ix) Further, in the step of irradiating the cluster ions, it is preferable that the cluster ions are irradiated to a position surrounding the via filled with the metal.

（ｘ）また、第１の基板に対して第２の基板を積層する工程において、上記（ｉｉ）〜（ｖｉｉｉ）のいずれかに記載された前記第２の基板の複数が前記第１の基板に積層されることが好ましい。 (X) Further, in the step of laminating the second substrate on the first substrate, a plurality of the second substrates described in any of the above (ii) to (vivii) are the first substrate. It is preferable to be laminated on.

（ｘｉ）また、本発明は、複数の基板が積層された半導体装置であって、第１の基板と、前記第１の基板に重ね合わされる第２の基板と、を備え、少なくとも前記第２の基板は、クラスターイオンの構成元素を含むゲッタリング層を備え、前記ゲッタリング層は、前記第２の基板の研磨された面側に形成される半導体装置に関する。 (Xi) Further, the present invention is a semiconductor device in which a plurality of substrates are laminated, and includes a first substrate and a second substrate superimposed on the first substrate, and at least the second substrate is provided. The substrate comprises a gettering layer containing a constituent element of cluster ions, and the gettering layer relates to a semiconductor device formed on the polished surface side of the second substrate.

本発明によれば、基板がより薄型化された場合であっても、ゲッタリング層を形成可能な半導体装置の製造方法、及びゲッタリング層が形成された半導体装置を提供することができる。 According to the present invention, it is possible to provide a method for manufacturing a semiconductor device capable of forming a gettering layer and a semiconductor device on which a gettering layer is formed even when the substrate is made thinner.

本発明の第１実施形態に係る半導体装置の製造方法において、２つの基板を重ね合わせる際の半導体装置の概略側面図である。It is a schematic side view of the semiconductor device when two substrates are superposed in the manufacturing method of the semiconductor device which concerns on 1st Embodiment of this invention. 第１実施形態の半導体装置の製造方法において、一方の基板が研磨された後の半導体装置の側面図である。It is a side view of the semiconductor device after one substrate is polished in the manufacturing method of the semiconductor device of 1st Embodiment. 第１の実施形態の半導体装置の製造方法において、半導体装置にクラスターイオンが照射される際の半導体装置の側面図である。It is a side view of the semiconductor device when the semiconductor device is irradiated with cluster ions in the method of manufacturing the semiconductor device of the first embodiment. 図３に示す半導体装置の部分拡大断面図である。It is a partially enlarged sectional view of the semiconductor device shown in FIG. 第１実施形態の半導体装置の製造方法において、さらに基板を重ね合わせる際の半導体装置の側面図である。It is a side view of the semiconductor device at the time of further superimposing the substrate in the manufacturing method of the semiconductor device of 1st Embodiment. 第１実施形態の半導体装置の製造方法において、さらなる基板を重ね合わせた際の半導体装置の側面図である。It is a side view of the semiconductor device when further substrates are superposed in the manufacturing method of the semiconductor device of 1st Embodiment. 第１実施形態の半導体装置の製造方法において、さらなる基板を研磨した後の半導体装置の側面図である。It is a side view of the semiconductor device after further polishing a substrate in the manufacturing method of the semiconductor device of 1st Embodiment. 第１の実施形態の半導体装置において、さらなる基板にクラスターイオンを照射する際の半導体装置の側面図である。It is a side view of the semiconductor device when irradiating a further substrate with cluster ions in the semiconductor device of the first embodiment. 本発明の第２の実施形態に係る半導体装置の基板の一部を拡大した部分拡大断面図である。It is a partially enlarged sectional view of a part of the substrate of the semiconductor device which concerns on 2nd Embodiment of this invention. 第２の実施形態の半導体装置の製造方法において、クラスターイオンが照射される際のレジスト層が形成された半導体装置の部分拡大断面面図である。It is a partially enlarged cross-sectional view of the semiconductor device in which the resist layer is formed when the cluster ion is irradiated in the method of manufacturing the semiconductor device of the second embodiment. 第２の実施形態の半導体装置の製造方法において、２つの基板が重ね合わされた際の半導体基板を示す部分拡大段面図である。It is a partially enlarged step view which shows the semiconductor substrate when two substrates are superposed in the manufacturing method of the semiconductor device of 2nd Embodiment. 本発明の第３の実施形態に係る半導体装置の基板の一部を拡大した部分拡大断面図である。It is a partially enlarged sectional view of a part of the substrate of the semiconductor device which concerns on 3rd Embodiment of this invention. 第３の実施形態に係る半導体装置の製造方法において、クラスターイオンが照射される際の半導体装置の部分拡大段面図である。FIG. 5 is a partially enlarged step view of the semiconductor device when the cluster ions are irradiated in the method for manufacturing the semiconductor device according to the third embodiment. 本発明の第４の実施形態に係る半導体装置の製造方法において、ビアの周囲にゲッタリング層が形成された半導体装置の部分拡大段面図である。FIG. 5 is a partially enlarged step view of a semiconductor device in which a gettering layer is formed around a via in the method for manufacturing a semiconductor device according to a fourth embodiment of the present invention.

以下、本発明の各実施形態に係る半導体装置及び半導体装置の製造方法の各実施形態について、図面を参照して説明する。
まず、各実施形態に係る半導体装置の概要について説明する。
半導体装置は、複数の基板を積層して形成される。半導体装置は、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）である。Hereinafter, each embodiment of the semiconductor device and the method for manufacturing the semiconductor device according to each embodiment of the present invention will be described with reference to the drawings.
First, an outline of the semiconductor device according to each embodiment will be described.
A semiconductor device is formed by laminating a plurality of substrates. The semiconductor device is, for example, a DRAM (Dynamic Random Access Memory).

基板のそれぞれには、重金属等の汚染物質を捕獲するためのゲッタリング層が形成される。ゲッタリング層は、基板の板面方向に沿って形成される。ゲッタリング層は、重金属等の汚染物質を捕獲する。これにより、ゲッタリング層は、汚染物質による基板内部の汚染を抑制する。 A gettering layer for capturing contaminants such as heavy metals is formed on each of the substrates. The gettering layer is formed along the plate surface direction of the substrate. The gettering layer captures contaminants such as heavy metals. As a result, the gettering layer suppresses contamination inside the substrate by contaminants.

［第１実施形態］
次に、本発明の第１実施形態に係る半導体装置１及び半導体装置１の製造方法について、図１〜図８を参照して説明する。
半導体装置１は、例えば、図１に示すように、複数の基板１０を積層して形成される。
基板１０のそれぞれは、基板本体２０と、デバイス層３０と、を備える。[First Embodiment]
Next, the semiconductor device 1 and the manufacturing method of the semiconductor device 1 according to the first embodiment of the present invention will be described with reference to FIGS. 1 to 8.
As shown in FIG. 1, for example, the semiconductor device 1 is formed by laminating a plurality of substrates 10.
Each of the substrates 10 includes a substrate body 20 and a device layer 30.

基板本体２０は、例えば、シリコン基板である。基板本体２０は、厚さ方向の一方の面側にゲッタリング層４０（図４参照）を有する。本実施形態において、最下方（図１の紙面下方）に配置される基板１０（以下、第１の基板１０ａという。以下、基板１０と記載する場合、複数の基板１０のいずれであってもよいことを示す。）の基板本体２０ａは、より厚く形成される。そして、他の基板１０（以下、第２の基板１０ｂという）の基板本体２０ｂは、より薄く形成される。即ち、本実施形態において、より薄い基板本体２０ｂを有する第２の基板１０ｂは、より厚い（最も厚い）基板本体２０ａを有する１つの第１の基板１０ａ上に重ねて配置される。基板本体２０には、図４に示すように、極性の異なる複数の領域が形成される。
以下の説明において、第１の基板１０ａが備える構成の符号には「ａ」を付し、第２の基板１０ｂが備える構成の符号には、「ｂ」を付して説明する。一方で、「ａ」及び「ｂ」のいずれも付されない場合には、いずれの基板１０が備えていてもよいことを示す。The substrate body 20 is, for example, a silicon substrate. The substrate body 20 has a gettering layer 40 (see FIG. 4) on one surface side in the thickness direction. In the present embodiment, the substrate 10 (hereinafter referred to as the first substrate 10a; hereinafter referred to as the substrate 10) arranged at the lowermost position (below the paper surface in FIG. 1) may be any of a plurality of substrates 10. The substrate body 20a of) is formed thicker. The substrate body 20b of the other substrate 10 (hereinafter referred to as the second substrate 10b) is formed thinner. That is, in this embodiment, the second substrate 10b having the thinner substrate body 20b is placed on top of one first substrate 10a having the thicker (thickest) substrate body 20a. As shown in FIG. 4, a plurality of regions having different polarities are formed on the substrate main body 20.
In the following description, the reference numerals of the configurations included in the first substrate 10a will be referred to with “a”, and the reference numerals of the configurations included in the second substrate 10b will be referred to with “b”. On the other hand, when neither "a" nor "b" is attached, it indicates that any substrate 10 may be provided.

ゲッタリング層４０は、いわゆる歪層（結晶欠陥層）である。特に、第２の基板１０ｂのゲッタリング層４０は、クラスターイオンの構成元素（例えば、カーボンや水素原子）を含み、クラスターイオンの基板本体２０ｂへの照射（注入）により形成される。ゲッタリング層４０ｂは、基板本体２０ｂの厚さ方向一方側の面から所定の厚さで形成される。本実施形態において、ゲッタリング層４０ｂは、例えば、１００ｎｍ以下の厚さで形成される。 The gettering layer 40 is a so-called strain layer (crystal defect layer). In particular, the gettering layer 40 of the second substrate 10b contains a constituent element of cluster ions (for example, carbon or hydrogen atom) and is formed by irradiating (injecting) the cluster ion into the substrate body 20b. The gettering layer 40b is formed to have a predetermined thickness from one surface of the substrate body 20b in the thickness direction. In the present embodiment, the gettering layer 40b is formed, for example, with a thickness of 100 nm or less.

デバイス層３０は、例えば、トランジスタ３１ａ，３１ｂ及び絶縁層３２ａ，３２ｂ等を有する層である。デバイス層３０は、基板本体２０の厚さ方向の他方の面側に配置される。本実施形態において、デバイス層３０ａは、より厚い基板本体２０ａを有する第１の基板１０ａにおいて、基板本体２０ａの上方（図１の紙面上方）を向く面側に配置される。また、デバイス層３０ｂは、より薄い基板本体２０ｂを有する第２の基板１０ｂにおいて、基板本体２０ｂの下方（図１の紙面下方）を向く面側に配置される。デバイス層３０は、隣接する基板１０との間を電気的に接続する。 The device layer 30 is, for example, a layer having transistors 31a and 31b and insulating layers 32a and 32b. The device layer 30 is arranged on the other surface side of the substrate body 20 in the thickness direction. In the present embodiment, the device layer 30a is arranged on the surface side of the first substrate 10a having the thicker substrate body 20a so as to face above the substrate body 20a (above the paper surface in FIG. 1). Further, the device layer 30b is arranged on the second substrate 10b having the thinner substrate main body 20b on the surface side facing the lower side of the substrate main body 20b (lower side of the paper surface in FIG. 1). The device layer 30 is electrically connected to and from the adjacent substrate 10.

次に、本実施形態に係る半導体装置１の製造方法を説明する。
半導体装置１の製造方法は、第１の基板１０ａに対して第２の基板１０ｂを積層する工程と、第２の基板１０ｂの面のうち、デバイス層３０ｂが形成される面とは逆の面を研磨する工程と、研磨された第２の基板１０ｂの面に向けて、ゲッタリングに寄与する構成元素（例えば、カーボンや水素）を含むクラスターイオンを照射して、クラスターイオンの構成元素を含むゲッタリング層を構成する工程と、を備える。Next, a method of manufacturing the semiconductor device 1 according to the present embodiment will be described.
The manufacturing method of the semiconductor device 1 includes a step of laminating a second substrate 10b on a first substrate 10a and a surface of the second substrate 10b opposite to the surface on which the device layer 30b is formed. By irradiating the surface of the polished second substrate 10b with cluster ions containing constituent elements (for example, carbon or hydrogen) that contribute to gettering, the constituent elements of the cluster ions are contained. It includes a step of forming a gettering layer.

まず、積層する工程が実施される。第１の基板１０ａ及び第２の基板１０ｂは、図１に示すように、デバイス層３０ａ，３０ｂの形成される面（他方の面）を対向させた状態で配置される。そして、第１の基板１０ａ及び第２の基板１０ｂは、デバイス層３０ａ，３０ｂの表面で重ね合わされて接合される。 First, the step of laminating is carried out. As shown in FIG. 1, the first substrate 10a and the second substrate 10b are arranged so that the surfaces (the other surfaces) on which the device layers 30a and 30b are formed face each other. Then, the first substrate 10a and the second substrate 10b are overlapped and joined on the surfaces of the device layers 30a and 30b.

次いで、研磨する工程が実施される。図２に示すように、第２の基板１０ｂは、面の他方側（デバイス層３０ｂが形成される面とは逆の面側）を研磨される。即ち、第２の基板１０ｂの基板本体２０ｂは、他方の面側を研磨される。これにより、第２の基板１０ｂの基板本体２０ｂは、デバイス層３０ｂが形成される面とは逆の面を研磨される。第２の基板１０ｂの基板本体２０ｂは、例えば、５〜２０μｍの薄さまで研磨される。 Then, the polishing step is carried out. As shown in FIG. 2, the second substrate 10b is polished on the other side of the surface (the surface opposite to the surface on which the device layer 30b is formed). That is, the substrate body 20b of the second substrate 10b is polished on the other surface side. As a result, the substrate body 20b of the second substrate 10b is polished on the surface opposite to the surface on which the device layer 30b is formed. The substrate body 20b of the second substrate 10b is polished to a thickness of, for example, 5 to 20 μm.

次いで、ゲッタリング層４０ｂを構成する工程が実施される。具体的には、図３に示すように、ゲッタリング層４０ｂは、第２の基板１０ｂの基板本体２０ｂの一方面から、所定の厚さ（例えば、１００ｎｍ以下）で形成される。本実施形態において、ゲッタリング層４０ｂは、第２の基板１０ｂの基板本体２０ｂの一方の面側へクラスターイオンを照射することで形成される。クラスターイオンの照射によるゲッタリング層４０ｂの形成については後に詳述する。 Next, a step of forming the gettering layer 40b is carried out. Specifically, as shown in FIG. 3, the gettering layer 40b is formed from one surface of the substrate main body 20b of the second substrate 10b to a predetermined thickness (for example, 100 nm or less). In the present embodiment, the gettering layer 40b is formed by irradiating one surface side of the substrate body 20b of the second substrate 10b with cluster ions. The formation of the gettering layer 40b by irradiation with cluster ions will be described in detail later.

さらに基板１０を積層する場合、図５に示すように、第３の基板１０ｃが、第２の基板１０ｂ上に位置合わせされる。このとき、第３の基板１０ｃは、デバイス層３０を第２の基板１０ｂの基板本体２０ｂの一方の面に対向させた状態で位置合わせされる。 Further, when the substrates 10 are laminated, the third substrate 10c is aligned on the second substrate 10b as shown in FIG. At this time, the third substrate 10c is aligned with the device layer 30 facing one surface of the substrate body 20b of the second substrate 10b.

次いで、図６に示すように、第３の基板１０ｃが、第２の基板１０ｂに接合される。そして、図７に示すように、第３の基板１０ｃの基板本体２０ｃの一方の面が研磨される。 Then, as shown in FIG. 6, the third substrate 10c is joined to the second substrate 10b. Then, as shown in FIG. 7, one surface of the substrate body 20c of the third substrate 10c is polished.

次いで、図８に示すように、ゲッタリング層４０ｃが形成される。具体的には、ゲッタリング層４０ｃは、第３の基板１０ｃの基板本体２０ｃの一方の面側へクラスターイオン（例えば、カーボンや水素）を照射することで形成される。 Then, as shown in FIG. 8, the gettering layer 40c is formed. Specifically, the gettering layer 40c is formed by irradiating one surface side of the substrate body 20c of the third substrate 10c with cluster ions (for example, carbon or hydrogen).

クラスターイオンの照射によるゲッタリング層４０ｂの形成について、詳述する。
クラスターイオンは、例えば、カーボンや水素分子を含む原子又は分子の集まった塊である。クラスターイオンは、基板本体２０ｂの一方の面側に照射（注入）されると、そのエネルギーで瞬間的に１３５０〜１４００℃程度の高温状態となる。クラスターイオンは、高温となることで、基板本体２０ｂを融解する。その後、基板本体２０ｂは、急速に冷却される。これにより、照射されたクラスターイオンに含まれるカーボンや水素分子は、基板本体２０ｂの一方の面の表面近傍に固溶する。即ち、ゲッタリング層４０ｂとは、照射するイオンの構成元素が基板本体２０ｂ表面の結晶の格子間位置又は置換位置に固溶した層を意味する。ゲッタリング層４０ｂは、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ、二次イオン質量分析）において、基板本体２０ｂの深さ方向（厚さ方向）における構成元素の濃度分布を測定した際に、バックグラウンドより多く検出される範囲として特定される。The formation of the gettering layer 40b by irradiation with cluster ions will be described in detail.
A cluster ion is, for example, a mass of atoms or molecules containing carbon or hydrogen molecules. When the cluster ions are irradiated (injected) onto one surface side of the substrate body 20b, the energy of the cluster ions momentarily causes a high temperature of about 1350 to 1400 ° C. The cluster ions melt the substrate body 20b at a high temperature. After that, the substrate body 20b is rapidly cooled. As a result, the carbon and hydrogen molecules contained in the irradiated cluster ions are solid-solved in the vicinity of the surface of one surface of the substrate body 20b. That is, the gettering layer 40b means a layer in which the constituent elements of the ions to be irradiated are solid-solved at the interstitial position or the substitution position of the crystal on the surface of the substrate body 20b. The gettering layer 40b is detected more than the background when the concentration distribution of the constituent elements in the depth direction (thickness direction) of the substrate body 20b is measured in SIMS (Secondary Ion Mass Spectrometry). It is specified as the range to be used.

以上の第１実施形態に係る半導体装置１の製造方法及び半導体装置１によれば、以下の効果を奏する。
（１）半導体装置１の製造方法は、第１の基板１０ａに対して第２の基板１０ｂを積層する工程と、第２の基板１０ｂの面のうち、デバイス層３０ｂが形成される面とは逆の面を研磨する工程と、研磨された第２の基板１０ｂの面に向けて、ゲッタリングに寄与する構成元素を含むクラスターイオンを照射して、クラスターイオンの構成元素を含むゲッタリング層４０ｂを構成する工程と、を備える。これにより、イオンの注入領域（深さ）を第２の基板１０ｂの逆の面側に限定することができる。したがって、第２の基板１０ｂのデバイス層３０が形成される面までイオンが到達してしまうことを抑制して、信頼度の高い半導体装置１を製造することができる。According to the manufacturing method of the semiconductor device 1 and the semiconductor device 1 according to the first embodiment, the following effects are obtained.
(1) The method for manufacturing the semiconductor device 1 includes a step of laminating a second substrate 10b on a first substrate 10a and a surface of the second substrate 10b on which the device layer 30b is formed. The step of polishing the opposite surface and the surface of the polished second substrate 10b are irradiated with cluster ions containing constituent elements that contribute to gettering, and the gettering layer 40b containing the constituent elements of the cluster ions is irradiated. It is provided with a process for constituting the above. Thereby, the ion injection region (depth) can be limited to the opposite surface side of the second substrate 10b. Therefore, it is possible to manufacture the semiconductor device 1 with high reliability by suppressing the ions from reaching the surface of the second substrate 10b on which the device layer 30 is formed.

（２）第１の基板１０ａに対して第２の基板１０ｂを積層する工程において、第２の基板１０ｂの面のうち、デバイス層３０ｂが形成される面が、第１の基板１０ａに対して対向配置されるようにした。これにより、第１の基板１０ａ及び第２の基板１０ｂを電気的に接続することができる。 (2) In the step of laminating the second substrate 10b on the first substrate 10a, the surface on which the device layer 30b is formed among the surfaces of the second substrate 10b is relative to the first substrate 10a. It is arranged to face each other. As a result, the first substrate 10a and the second substrate 10b can be electrically connected.

（３）半導体装置１は、第１の基板１０ａと、第１の基板１０ａに重ね合わされる第２の基板１０ｂと、を備え、少なくとも第２の基板１０ｂは、クラスターイオンの構成元素を含むゲッタリング層４０ｂを備え、ゲッタリング層４０ｂは、第２の基板１０ｂの研磨された面側に形成される。これにより、第２の基板１０ｂがより薄い場合であってもゲッタリング層４０ｂを構成できる。 (3) The semiconductor device 1 includes a first substrate 10a and a second substrate 10b superimposed on the first substrate 10a, and at least the second substrate 10b is a getter containing a constituent element of cluster ions. The ring layer 40b is provided, and the gettering layer 40b is formed on the polished surface side of the second substrate 10b. Thereby, the gettering layer 40b can be formed even when the second substrate 10b is thinner.

［第２実施形態］
次に、本発明の第２実施形態に係る半導体装置１の製造方法及び半導体装置１について、図９〜図１１を参照して説明する。第２実施形態の説明にあたって、同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
第２実施形態に係る半導体装置１は、ゲッタリング層４０ｂが第２の基板１０ｂの面のうち一部の領域に構成される点で、第１実施形態と異なる。また、第２実施形態に係る半導体装置１は、第２の基板１０ｂのデバイス層３０ｂの形成される面とは逆の面が、第１の基板１０ａに対して対向配置される点で第１実施形態と異なる。なお、第２実施形態では、第１の基板１０ａは、第２の基板１０ｂと同様に研磨されるとともに、クラスターイオンを用いたゲッタリング層４０ａを有する（図１１参照）。即ち、第２実施形態では、第１の基板１０ａ及び第２の基板１０ｂが同じ構成で形成される。[Second Embodiment]
Next, the manufacturing method of the semiconductor device 1 and the semiconductor device 1 according to the second embodiment of the present invention will be described with reference to FIGS. 9 to 11. In the description of the second embodiment, the same components are designated by the same reference numerals, and the description thereof will be omitted or simplified.
The semiconductor device 1 according to the second embodiment is different from the first embodiment in that the gettering layer 40b is formed in a part of the surface of the second substrate 10b. Further, in the semiconductor device 1 according to the second embodiment, the surface opposite to the surface on which the device layer 30b of the second substrate 10b is formed is arranged so as to face the first substrate 10a. Different from the embodiment. In the second embodiment, the first substrate 10a is polished in the same manner as the second substrate 10b, and has a gettering layer 40a using cluster ions (see FIG. 11). That is, in the second embodiment, the first substrate 10a and the second substrate 10b are formed with the same configuration.

第２の基板１０ｂの基板本体２０ｂは、デバイス層３０ｂの形成される面に沿って、極性の異なる複数の領域５０ｂを有する。また、第２の基板１０ｂの基板本体２０ｂは、極性の異なる複数の領域５０ｂよりも深い位置に極性の異なる他の領域６０ｂを有する（複数の領域の全体を素子領域７０という）。第２の基板１０ｂは、第１の実施形態よりもより薄く形成される。第２の基板１０ｂの基板本体２０ｂは、例えば、５μｍ程度の薄さで形成される。 The substrate body 20b of the second substrate 10b has a plurality of regions 50b having different polarities along the surface on which the device layer 30b is formed. Further, the substrate body 20b of the second substrate 10b has another region 60b having different polarities at a position deeper than the plurality of regions 50b having different polarities (the entire plurality of regions is referred to as an element region 70). The second substrate 10b is formed thinner than the first embodiment. The substrate body 20b of the second substrate 10b is formed to have a thickness of, for example, about 5 μm.

極性の異なる複数の領域５０ｂは、例えば、Ｎ−ｗｅｌｌの領域５１ｂとＰ−ｗｅｌｌの領域５２ｂとが隣接配置される領域である。極性の異なる複数の領域５０ｂは、第２の基板１０ｂの基板本体２０ｂの他方の面（逆側の面）から所定の厚さで形成される。 The plurality of regions 50b having different polarities are, for example, regions in which the N-well region 51b and the P-well region 52b are arranged adjacent to each other. The plurality of regions 50b having different polarities are formed to have a predetermined thickness from the other surface (opposite surface) of the substrate body 20b of the second substrate 10b.

極性の異なる他の領域６０ｂは、極性の異なる複数の領域５０ｂの一部に跨って、極性の異なる複数の領域５０ｂに重ねて配置される。極性の異なる他の領域６０ｂは、例えば、Ｎ−ｗｅｌｌの領域５１ｂとＰ−ｗｅｌｌの領域５２ｂの一部に跨って重ねて配置される。極性の異なる他の領域６０ｂは、所定の厚さで形成される。即ち、極性の異なる他の領域６０ｂは、極性の異なる複数の領域５０ｂよりも基板本体２０ｂの一方の面側（ゲッタリング層４０ｂが形成される面側）に近い位置に形成される。 The other regions 60b having different polarities are arranged so as to straddle a part of the plurality of regions 50b having different polarities and overlap the plurality of regions 50b having different polarities. The other regions 60b having different polarities are arranged so as to overlap a part of the region 51b of the N-well and the region 52b of the P-well, for example. The other regions 60b having different polarities are formed to have a predetermined thickness. That is, the other regions 60b having different polarities are formed at positions closer to one surface side (the surface side on which the gettering layer 40b is formed) of the substrate body 20b than the plurality of regions 50b having different polarities.

次に、第２実施形態に係る半導体装置１の製造方法について説明する。 Next, a method of manufacturing the semiconductor device 1 according to the second embodiment will be described.

まず、第２の基板１０ｂの一方の面が研磨される。具体的には、第２の基板１０ｂの基板本体２０ｂの一方の面（デバイス層３０ｂが形成される面とは逆の面）が、研磨される。次いで、ゲッタリング層４０ｂが構成される。 First, one surface of the second substrate 10b is polished. Specifically, one surface of the substrate body 20b of the second substrate 10b (the surface opposite to the surface on which the device layer 30b is formed) is polished. Next, the gettering layer 40b is constructed.

ゲッタリング層４０ｂを形成する工程は、第２の基板１０ｂの面上にレジスト８０ｂを形成する工程と、第２の基板１０ｂの面とレジスト８０ｂにクラスターイオンを照射する工程と、レジスト８０ｂを除去する工程と、を備える。 The steps of forming the gettering layer 40b include a step of forming a resist 80b on the surface of the second substrate 10b, a step of irradiating the surface of the second substrate 10b and the resist 80b with cluster ions, and a step of removing the resist 80b. It is provided with a process of performing.

まず、第２の基板１０ｂの面上にレジスト８０ｂを形成する工程が実施される。図１０に示すように、第２の基板１０ｂの一方の面側（研磨された面側）にレジスト８０ｂが形成される。レジスト８０ｂは、第２の基板１０ｂ内に形成される素子領域７０ｂ（極性の異なる複数の領域５０ｂ及び極性の異なる他の領域６０ｂ）のうち、ゲッタリング層４０ｂとの距離が所定値以下となる素子領域７０ｂに重なる位置に形成される。本実施形態において、レジスト８０ｂは、極性の異なる他の領域６０ｂと重なる位置に形成される。 First, a step of forming the resist 80b on the surface of the second substrate 10b is performed. As shown in FIG. 10, the resist 80b is formed on one surface side (polished surface side) of the second substrate 10b. The distance of the resist 80b from the element region 70b (a plurality of regions 50b having different polarities and another region 60b having different polarities) formed in the second substrate 10b to the gettering layer 40b is a predetermined value or less. It is formed at a position overlapping the element region 70b. In the present embodiment, the resist 80b is formed at a position overlapping with other regions 60b having different polarities.

次いで、第２の基板１０ｂの面とレジスト８０ｂにクラスターイオンを照射する工程が実施される。これにより、第２の基板１０ｂの基板本体２０ｂの一方の面側から所定の深さのゲッタリング層４０ｂが形成される。具体的には、第２の基板１０ｂの基板本体２０ｂの一方の面のうち、レジスト８０ｂの形成されていない面領域の位置にゲッタリング層４０ｂが形成される。一方、第２の基板１０ｂの基板本体２０ｂの一方の面のうち、レジスト８０ｂの形成されている面領域の位置にはゲッタリング層４０ｂが形成されない。即ち、極性の異なる他の領域６０ｂと重なる位置には、ゲッタリング層４０ｂが形成されない。 Next, a step of irradiating the surface of the second substrate 10b and the resist 80b with cluster ions is performed. As a result, a gettering layer 40b having a predetermined depth is formed from one surface side of the substrate body 20b of the second substrate 10b. Specifically, the gettering layer 40b is formed at the position of the surface region where the resist 80b is not formed on one surface of the substrate body 20b of the second substrate 10b. On the other hand, the gettering layer 40b is not formed at the position of the surface region where the resist 80b is formed on one surface of the substrate body 20b of the second substrate 10b. That is, the gettering layer 40b is not formed at a position overlapping the other regions 60b having different polarities.

次いで、レジスト８０ｂを除去する工程が実施される。これにより、第２の基板１０ｂの基板本体２０ｂの一方の面上から、レジスト８０ｂが除去される。また、第１の基板１０ａも第２の基板１０ｂと同様に形成される。 Next, a step of removing the resist 80b is performed. As a result, the resist 80b is removed from one surface of the substrate body 20b of the second substrate 10b. Further, the first substrate 10a is also formed in the same manner as the second substrate 10b.

次いで、図１１に示すように、第２の基板１０ｂに対して第１の基板１０ａを積層する工程が実施される。本実施形態において、第１の基板１０ａは、第２の基板１０ｂと同様の構成を有する。第２の基板１０ｂは、第１の基板１０ａと一方の面同士を対向させた状態で接合される。即ち、第２の基板１０ｂのゲッタリング層は、第１の基板１０ａのゲッタリング層４０ｂと対向した状態で接合される。 Next, as shown in FIG. 11, a step of laminating the first substrate 10a on the second substrate 10b is performed. In the present embodiment, the first substrate 10a has the same configuration as the second substrate 10b. The second substrate 10b is joined to the first substrate 10a with one surface facing each other. That is, the gettering layer of the second substrate 10b is joined in a state of facing the gettering layer 40b of the first substrate 10a.

以上の第２実施形態に係る半導体装置１の製造方法及び半導体装置１によれば、以下の効果を奏する。 According to the manufacturing method of the semiconductor device 1 and the semiconductor device 1 according to the second embodiment described above, the following effects are obtained.

（４）第１の基板１０ａに対して第２の基板１０ｂを積層する工程において、第２の基板１０ｂの面のうち、デバイス層３０ｂが形成される面とは逆の面が、第１の基板１０ａに対して対向配置されるようにした。これにより、半導体装置１の汎用性を高めることができる。 (4) In the step of laminating the second substrate 10b on the first substrate 10a, the surface of the second substrate 10b opposite to the surface on which the device layer 30b is formed is the first surface. It is arranged so as to face the substrate 10a. Thereby, the versatility of the semiconductor device 1 can be enhanced.

（５）ゲッタリング層４０ｂを構成する工程において、第２の基板１０ｂの面のうち一部の領域にゲッタリング層４０ｂが構成される。これにより、目的に合わせた位置にゲッタリング層４０ｂを構成することができるので、半導体装置１の汎用性をより高めることができる。 (5) In the step of forming the gettering layer 40b, the gettering layer 40b is formed in a part of the surface of the second substrate 10b. As a result, the gettering layer 40b can be configured at a position suitable for the purpose, so that the versatility of the semiconductor device 1 can be further enhanced.

（６）ゲッタリング層４０ｂを構成する工程は、第２の基板１０ｂの面上にレジスト８０ｂを形成する工程と、第２の基板１０ｂの面とレジスト８０ｂにクラスターイオンを照射する工程と、レジスト８０ｂを除去する工程と、を備える。これにより、ゲッタリング層４０ｂを構成する領域を適宜決定することができる。 (6) The steps of forming the gettering layer 40b include a step of forming a resist 80b on the surface of the second substrate 10b, a step of irradiating the surface of the second substrate 10b and the resist 80b with cluster ions, and a resist. A step of removing 80b is provided. Thereby, the region constituting the gettering layer 40b can be appropriately determined.

（７）レジスト８０ｂを形成する工程において、レジスト８０ｂは、第２の基板１０ｂ内に形成される素子領域７０ｂのうち、ゲッタリング層４０ｂとの距離が所定値以下となる素子領域７０ｂに重なる位置に形成される。これにより、ゲッタリング層４０ｂと、素子領域７０ｂとの間に所定以上の距離を開けることができるので、ゲッタリング層４０ｂと素子領域７０ｂとの間にリークが発生することを抑制できる。 (7) In the step of forming the resist 80b, the resist 80b is located at a position of the element region 70b formed in the second substrate 10b that overlaps the element region 70b in which the distance from the gettering layer 40b is equal to or less than a predetermined value. Is formed in. As a result, a predetermined distance or more can be opened between the gettering layer 40b and the element region 70b, so that it is possible to suppress the occurrence of a leak between the gettering layer 40b and the element region 70b.

（８）レジスト８０ｂを形成する工程において、レジスト８０ｂは、ゲッタリング層４０ｂを形成する厚さよりも厚く形成される。これにより、レジスト８０ｂを通過して第２の基板１０ｂ上にゲッタリング層４０ｂが形成されることを抑制できる。 (8) In the step of forming the resist 80b, the resist 80b is formed thicker than the thickness for forming the gettering layer 40b. As a result, it is possible to prevent the gettering layer 40b from being formed on the second substrate 10b after passing through the resist 80b.

［第３実施形態］
次に、本発明の第３実施形態に係る半導体装置１及び半導体装置１の製造方法について、図１２及び図１３を参照して説明する。第３実施形態の説明にあたって、同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
第３実施形態に係る半導体装置１は、基板１０がさらに薄く形成される点で第２実施形態と異なる。これにより、第３実施形態に係る半導体装置１は、極性の異なる複数の領域５０ｂが基板本体２０ｂの他の面にも露出する点で第２実施形態と異なる。また、第３実施形態に係る半導体装置１は、極性の異なる複数の領域５０ｂにゲッタリング層４０ｂが形成される点で第１実施形態及び第２実施形態と異なる。第３の実施形態における第１の基板１０ａは、第２の基板１０ｂと同様の構成で形成される。[Third Embodiment]
Next, the semiconductor device 1 and the manufacturing method of the semiconductor device 1 according to the third embodiment of the present invention will be described with reference to FIGS. 12 and 13. In the description of the third embodiment, the same components are designated by the same reference numerals, and the description thereof will be omitted or simplified.
The semiconductor device 1 according to the third embodiment is different from the second embodiment in that the substrate 10 is formed thinner. As a result, the semiconductor device 1 according to the third embodiment is different from the second embodiment in that a plurality of regions 50b having different polarities are exposed on other surfaces of the substrate body 20b. Further, the semiconductor device 1 according to the third embodiment is different from the first embodiment and the second embodiment in that the gettering layer 40b is formed in a plurality of regions 50b having different polarities. The first substrate 10a in the third embodiment is formed in the same configuration as the second substrate 10b.

第２の基板１０ｂの基板本体２０ｂは、例えば、２〜５μｍの厚さである。第２の基板１０ｂの基板本体２０ｂは、例えば、図１２に示すように、極性の異なる複数の領域５０ｂによって構成される。 The substrate body 20b of the second substrate 10b has a thickness of, for example, 2 to 5 μm. The substrate body 20b of the second substrate 10b is composed of a plurality of regions 50b having different polarities, for example, as shown in FIG.

ゲッタリング層４０ｂは、極性の異なる複数の領域５０ｂのそれぞれに独立して形成される。換言すると、ゲッタリング層４０ｂは、極性の異なる複数の領域５０ｂのそれぞれの極性の変化する境界Ｂには配置されない。ゲッタリング層は、基板本体２０ｂの一方の面側に所定の厚さで形成される。 The gettering layer 40b is formed independently in each of a plurality of regions 50b having different polarities. In other words, the gettering layer 40b is not arranged at the boundary B where the polarities of the plurality of regions 50b having different polarities change. The gettering layer is formed on one surface side of the substrate body 20b with a predetermined thickness.

次に、第３実施形態に係る半導体装置１の製造方法について説明する。
まず、第２の基板１０ｂを研磨する工程が実施される。これにより第２の基板１０ｂの基板本体２０ｂは、２〜５μｍの厚さに研磨される。次いで、ゲッタリング層４０ｂを構成する工程が実施される。Next, a method of manufacturing the semiconductor device 1 according to the third embodiment will be described.
First, a step of polishing the second substrate 10b is carried out. As a result, the substrate body 20b of the second substrate 10b is polished to a thickness of 2 to 5 μm. Next, a step of forming the gettering layer 40b is carried out.

第２の基板１０ｂの面上にレジスト８０ｂを構成する工程において、図１３に示すように、レジスト８０ｂは、第２の基板１０ｂ内に形成され、第２の基板１０ｂの研磨される面に露出する領域のうち、極性が変化する境界Ｂに重なる位置に形成される。次いで、第２の基板１０ｂの面とレジスト８０ｂとにクラスターイオンを照射する工程が実施される。 In the step of forming the resist 80b on the surface of the second substrate 10b, as shown in FIG. 13, the resist 80b is formed in the second substrate 10b and exposed on the polished surface of the second substrate 10b. It is formed at a position overlapping the boundary B where the polarity changes in the region to be formed. Next, a step of irradiating the surface of the second substrate 10b and the resist 80b with cluster ions is performed.

クラスターイオンを照射する工程において、第２の基板１０ｂの基板本体２０ｂの一方の面に、ゲッタリング層４０ｂが形成される。ここで、第２の基板１０ｂの基板本体２０ｂの一方の面のうち、レジスト８０ｂが形成された位置にはゲッタリング層４０ｂが形成されない。即ち、極性が変化する境界Ｂには、ゲッタリング層４０ｂが形成されない。これにより、極性が変化する複数の領域５０ｂのそれぞれに独立してゲッタリング層が形成される。 In the step of irradiating the cluster ions, the gettering layer 40b is formed on one surface of the substrate body 20b of the second substrate 10b. Here, the gettering layer 40b is not formed at the position where the resist 80b is formed on one surface of the substrate body 20b of the second substrate 10b. That is, the gettering layer 40b is not formed at the boundary B where the polarity changes. As a result, a gettering layer is independently formed in each of the plurality of regions 50b whose polarity changes.

次いで、レジスト８０ｂを除去する工程において、レジスト８０ｂが除去される。また、第１の基板１０ａも第２の基板１０ｂと同様に形成される。そして、複数の基板１０を積層する工程において、第１実施形態又は第２実施形態と同様に、第２の基板１０ｂと第１の基板１０ａとが積層される。 Next, in the step of removing the resist 80b, the resist 80b is removed. Further, the first substrate 10a is also formed in the same manner as the second substrate 10b. Then, in the step of laminating the plurality of substrates 10, the second substrate 10b and the first substrate 10a are laminated as in the first embodiment or the second embodiment.

以上の第３実施形態に係る半導体装置１の製造方法及び半導体装置１によれば、上記（８）の効果に加え、以下の効果を奏する。 According to the manufacturing method of the semiconductor device 1 and the semiconductor device 1 according to the third embodiment, the following effects are obtained in addition to the effect of (8) above.

（９）レジスト８０ｂを形成する工程において、レジスト８０ｂは、第２の基板１０ｂ内に形成され、第２の基板１０ｂの研磨される面に露出する領域のうち、極性が変化する境界Ｂに重なる位置に形成される。これにより、極性が変化する複数の領域５０ｂ間にリークが発生することを抑制できる。 (9) In the step of forming the resist 80b, the resist 80b is formed in the second substrate 10b and overlaps the boundary B where the polarity changes in the region exposed on the polished surface of the second substrate 10b. Formed in position. As a result, it is possible to suppress the occurrence of a leak between the plurality of regions 50b whose polarity changes.

［第４実施形態］
次に、第４実施形態に係る半導体装置１及び半導体装置１の製造方法について、図１４を参照して説明する。第４実施形態の説明にあたって、同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。[Fourth Embodiment]
Next, the semiconductor device 1 and the manufacturing method of the semiconductor device 1 according to the fourth embodiment will be described with reference to FIG. In the description of the fourth embodiment, the same components are designated by the same reference numerals, and the description thereof will be omitted or simplified.

第４実施形態に係る半導体装置１は、図１４に示すように、第２の基板１０ｂが、金属の充填されるビア９０ｂを有する点で第１〜第３実施形態と異なる。また、第４実施形態に係る半導体装置１は、ビア９０ｂを囲繞する位置にゲッタリング層４０ｂが形成される点で第１〜第３実施形態と異なる。これに伴い、第４実施形態に係る半導体装置１の製造方法は、クラスターイオンを照射する工程において、クラスターイオンが、金属Ｍの充填されるビア９０ｂを囲繞する位置に照射される点で第１〜第３実施形態と異なる。なお、第４実施形態において、第１の基板１０ａは、第２の基板１０ｂと同じ構成を有する。 As shown in FIG. 14, the semiconductor device 1 according to the fourth embodiment is different from the first to third embodiments in that the second substrate 10b has a via 90b filled with metal. Further, the semiconductor device 1 according to the fourth embodiment is different from the first to third embodiments in that the gettering layer 40b is formed at a position surrounding the via 90b. Along with this, the method for manufacturing the semiconductor device 1 according to the fourth embodiment is the first in that, in the step of irradiating the cluster ions, the cluster ions are irradiated to a position surrounding the via 90b filled with the metal M. -Different from the third embodiment. In the fourth embodiment, the first substrate 10a has the same configuration as the second substrate 10b.

ビア９０ｂは、デバイス層３０ｂ及び基板本体２０ｂを厚さ方向に貫通して形成される。本実施形態において、ビア９０ｂは、Ｐ−ｗｅｌｌの領域５２ｂを貫通して形成される。また、ビア９０ｂは、基板本体２０ｂからデバイス層３０ｂに向かう厚さ方向において、徐々に拡径して形成される。ビア９０ｂは、例えば、銅等の金属Ｍが充填される。即ち、ビア９０ｂは、配線が形成される位置に配置される。 The via 90b is formed so as to penetrate the device layer 30b and the substrate body 20b in the thickness direction. In this embodiment, the via 90b is formed through the region 52b of the P-well. Further, the via 90b is formed by gradually increasing the diameter in the thickness direction from the substrate main body 20b toward the device layer 30b. The via 90b is filled with a metal M such as copper, for example. That is, the via 90b is arranged at a position where the wiring is formed.

ゲッタリング層４０ｂは、ビア９０ｂを囲繞する位置に形成される。具体的には、ゲッタリング層４０ｂは、第２の基板１０ｂの基板本体２０ｂの一方の面のうち、ビア９０ｂを囲繞する位置に形成される。 The gettering layer 40b is formed at a position surrounding the via 90b. Specifically, the gettering layer 40b is formed at a position surrounding the via 90b on one surface of the substrate body 20b of the second substrate 10b.

次に、本実施形態に係る半導体装置１の製造方法について説明する。 Next, a method of manufacturing the semiconductor device 1 according to the present embodiment will be described.

研磨する工程は、第３実施形態と同様である。次いで、レジスト８０ｂを形成する工程において、第２の基板１０ｂの基板本体２０ｂの一方の面のうち、ビア９０ｂを囲繞する位置以外の領域に重なるレジスト８０ｂが形成される。次いで、クラスターイオンを照射する工程において、第２の基板１０ｂの基板本体２０ｂの一方の面と、レジスト８０ｂとにクラスターイオンが照射される。これにより、第２の基板１０ｂの基板本体２０ｂの一方の面のうち、ビア９０ｂを囲繞する位置にゲッタリング層４０ｂが構成される。 The step of polishing is the same as that of the third embodiment. Next, in the step of forming the resist 80b, the resist 80b is formed on one surface of the substrate main body 20b of the second substrate 10b so as to overlap with a region other than the position surrounding the via 90b. Next, in the step of irradiating the cluster ions, the cluster ions are irradiated to one surface of the substrate body 20b of the second substrate 10b and the resist 80b. As a result, the gettering layer 40b is formed at a position surrounding the via 90b on one surface of the substrate body 20b of the second substrate 10b.

次いで、レジスト８０ｂを除去する工程において、レジスト８０ｂが除去される。また、第１の基板１０ａも第２の基板１０ｂと同様に形成される。第２の基板１０ｂと第１の基板１０ａを積層する工程は、第２実施形態や第３実施形態と同様である。 Next, in the step of removing the resist 80b, the resist 80b is removed. Further, the first substrate 10a is also formed in the same manner as the second substrate 10b. The step of laminating the second substrate 10b and the first substrate 10a is the same as that of the second embodiment and the third embodiment.

以上の第４実施形態に係る半導体装置１の製造方法及び半導体装置１によれば、上記（９）の効果に加え、以下の効果を奏する。 According to the manufacturing method of the semiconductor device 1 and the semiconductor device 1 according to the fourth embodiment, the following effects are exhibited in addition to the effect of (9) above.

（１０）クラスターイオンを照射する工程において、クラスターイオンは、金属Ｍが充填されるビア９０ｂを囲繞する位置に照射される。これにより、ビア９０ｂに充填される金属Ｍが基板本体２０ｂに侵入することを抑制でき、半導体装置１の信頼性を向上できる。 (10) In the step of irradiating the cluster ions, the cluster ions are irradiated to a position surrounding the via 90b filled with the metal M. As a result, the metal M filled in the via 90b can be suppressed from entering the substrate main body 20b, and the reliability of the semiconductor device 1 can be improved.

以上、本発明の半導体装置及び半導体装置の製造方法の好ましい各実施形態につき説明したが、本発明は、上述の実施形態に制限されるものではなく、適宜変更が可能である。 Although the semiconductor device of the present invention and each preferable embodiment of the method for manufacturing the semiconductor device have been described above, the present invention is not limited to the above-described embodiment and can be appropriately modified.

例えば、上記実施形態におけるクラスターイオンについて、カーボン及び水素原子を含むとしたが、これに制限されない。即ち、クラスターイオンは、ゲッタリング層４０ｂを形成可能な他の種々の原子や分子を含むことができる。例えば、第３実施形態において極性の異なる複数の領域５０ｂのうちＰ−ｗｅｌｌの領域５２ｂに対しては、クラスターイオンとしてＢ１０Ｈ１４、Ｂ１８Ｈ２２等を照射しても良い。この場合、領域５１ｂを覆うようにレジスト８０ｂを形成しておく。 For example, the cluster ion in the above embodiment is said to contain carbon and hydrogen atoms, but the present invention is not limited thereto. That is, the cluster ions can contain various other atoms and molecules capable of forming the gettering layer 40b. For example, in the third embodiment, the P-well region 52b of the plurality of regions 50b having different polarities may be irradiated with B10H14, B18H22, or the like as cluster ions. In this case, the resist 80b is formed so as to cover the region 51b.

また、上記実施形態において、第１の基板１０ａ、第２の基板１０ｂ、及び第３の基板１０ｃを積層する形態について説明したが、４つ以上の基板１０が積層されるようにしてもよい。また、第１の基板１０ａはデバイス層３０ａが形成されない基板本体２０ａのみからなる基板でも良く、あるいは例えばガラス材等からなる支持基板でも良い。この場合、第１の基板はその上に複数の基板が積層された後に取り除かれてもよい。また、クラスターイオンを照射した面にさらに基板１０を積層する場合に、クラスターイオンを照射した面をさらに研磨してから積層してもよい。また、第２〜第４実施形態において、第１の基板１０ａを第１の実施形態と同様とした上で、第１の基板１０ａ以外の基板１０を第２の基板１０ｂと同じ構造としてもよい。また、３つ以上の基板１０を積層する場合、最も上方に位置する基板（例えば、図７の紙面最上方の第３の基板１０ｃ）は、基板本体２０の一方の面が研磨されるのみでもよい。 Further, in the above embodiment, the embodiment in which the first substrate 10a, the second substrate 10b, and the third substrate 10c are laminated has been described, but four or more substrates 10 may be laminated. Further, the first substrate 10a may be a substrate made of only the substrate main body 20a on which the device layer 30a is not formed, or may be a support substrate made of, for example, a glass material. In this case, the first substrate may be removed after a plurality of substrates are laminated on the first substrate. Further, when the substrate 10 is further laminated on the surface irradiated with cluster ions, the surface irradiated with cluster ions may be further polished and then laminated. Further, in the second to fourth embodiments, the first substrate 10a may be the same as that of the first embodiment, and the substrates 10 other than the first substrate 10a may have the same structure as the second substrate 10b. .. Further, when three or more substrates 10 are laminated, the substrate located at the uppermost position (for example, the third substrate 10c at the top of the paper surface in FIG. 7) may have only one surface of the substrate body 20 polished. Good.

また、上記実施形態において、第１の基板１０ａは、基板本体２０ａの一方の面側にイントリンシックゲッタリング層が形成されてもよい。 Further, in the above embodiment, the first substrate 10a may have an intrinsic gettering layer formed on one surface side of the substrate main body 20a.

また、上記第２〜第４実施形態において、第１の基板１０ａを第２の基板１０ｂと同じ構成であるとしたが、第１の基板１０ａを第１の実施形態と同様とし、第２の基板１０ｂ及び第３の基板１０ｃを同様の構成としてもよい。 Further, in the second to fourth embodiments, the first substrate 10a has the same configuration as the second substrate 10b, but the first substrate 10a has the same configuration as the first embodiment, and the second substrate 10a has the same configuration. The substrate 10b and the third substrate 10c may have the same configuration.

１ 半導体装置
１０ａ 第1の基板
１０ｂ 第２の基板
２０，２０ａ，２０ｂ 基板本体
３０，３０ａ，３０ｂ デバイス層
４０，４０ａ，４０ｂ ゲッタリング層
７０ｂ 素子領域
８０ｂ レジスト
９０ｂ ビア
Ｂ 境界1 Semiconductor device 10a 1st substrate 10b 2nd substrate 20, 20a, 20b Substrate body 30, 30a, 30b Device layer 40, 40a, 40b Gettering layer 70b Element region 80b Resist 90b Via B Boundary

Claims (11)

複数の基板が積層された半導体装置の製造方法であって、
第１の基板に対して第２の基板を積層する工程と、
前記第２の基板の面のうち、デバイス層が形成される面とは逆の面を研磨する工程と、
研磨された前記第２の基板の面に向けて、ゲッタリングに寄与する構成元素を含むクラスターイオンを照射して、クラスターイオンの構成元素を含むゲッタリング層を構成する工程と、
を備える半導体装置の製造方法。A method for manufacturing a semiconductor device in which a plurality of substrates are laminated.
The process of laminating the second substrate on the first substrate and
A step of polishing the surface of the second substrate opposite to the surface on which the device layer is formed.
A step of irradiating the polished surface of the second substrate with cluster ions containing a constituent element that contributes to gettering to form a gettering layer containing a constituent element of the cluster ion.
A method for manufacturing a semiconductor device. 前記第１の基板に対して前記第２の基板を積層する工程において、前記第２の基板の面のうち、デバイス層が形成される面が、前記第１の基板に対して対向配置される請求項１に記載の半導体装置の製造方法。 In the step of laminating the second substrate on the first substrate, the surface of the second substrate on which the device layer is formed is arranged to face the first substrate. The method for manufacturing a semiconductor device according to claim 1. 前記第１の基板に対して前記第２の基板を積層する工程において、前記第２の基板の面のうち、デバイス層が形成される面とは逆の面が、前記第１の基板に対して対向配置される請求項１又は２に記載の半導体装置の製造方法。 In the step of laminating the second substrate on the first substrate, the surface of the second substrate opposite to the surface on which the device layer is formed is the surface of the first substrate. The method for manufacturing a semiconductor device according to claim 1 or 2, wherein the semiconductor devices are arranged so as to face each other. 前記ゲッタリング層を構成する工程において、前記第２の基板の面のうち一部の領域に前記ゲッタリング層が構成される請求項１〜３のいずれかに記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to any one of claims 1 to 3, wherein in the step of forming the gettering layer, the gettering layer is formed in a part of the surface of the second substrate. 前記ゲッタリング層を構成する工程は、
前記第２の基板の面上にレジストを形成する工程と、
前記第２の基板の面と前記レジストにクラスターイオンを照射する工程と、
前記レジストを除去する工程と、
を備える請求項４に記載の半導体装置の製造方法。The step of forming the gettering layer is
The step of forming a resist on the surface of the second substrate and
A step of irradiating the surface of the second substrate and the resist with cluster ions,
The step of removing the resist and
The method for manufacturing a semiconductor device according to claim 4. 前記レジストを形成する工程において、前記レジストは、前記第２の基板内に形成される素子領域のうち、前記ゲッタリング層との距離が所定値以下となる素子領域に重なる位置に形成される請求項５に記載の半導体装置の製造方法。 In the step of forming the resist, the resist is formed at a position overlapping the element region in which the distance from the gettering layer is equal to or less than a predetermined value in the element region formed in the second substrate. Item 5. The method for manufacturing a semiconductor device according to item 5. 前記レジストを形成する工程において、前記レジストは、前記第２の基板内に形成され、前記第２の基板の研磨される面に露出する領域のうち、極性が変化する境界に重なる位置に形成される請求項５に記載の半導体装置の製造方法。 In the step of forming the resist, the resist is formed in the second substrate and is formed at a position overlapping the boundary where the polarity changes in the region exposed to the polished surface of the second substrate. The method for manufacturing a semiconductor device according to claim 5. 前記レジストを形成する工程において、前記レジストは、前記ゲッタリング層を形成する厚さよりも厚く形成される請求項５〜７のいずれかに記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to any one of claims 5 to 7, wherein in the step of forming the resist, the resist is formed thicker than the thickness for forming the gettering layer. クラスターイオンを照射する工程において、クラスターイオンは、金属が充填されるビアを囲繞する位置に照射される請求項５〜８のいずれかに記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to any one of claims 5 to 8, wherein in the step of irradiating the cluster ions, the cluster ions are irradiated to a position surrounding the via filled with metal. 第１の基板に対して第２の基板を積層する工程において、請求項２〜８のいずれかに記載された前記第２の基板の複数が前記第１の基板に積層される半導体装置の製造方法。 Manufacture of a semiconductor device in which a plurality of the second substrates according to any one of claims 2 to 8 are laminated on the first substrate in the step of laminating the second substrate on the first substrate. Method. 複数の基板が積層された半導体装置であって、
第１の基板と、
前記第１の基板に重ね合わされる第２の基板と、
を備え、
少なくとも前記第２の基板は、クラスターイオンの構成元素を含むゲッタリング層を備え、
前記ゲッタリング層は、前記第２の基板の研磨された面側に形成される半導体装置。A semiconductor device in which multiple substrates are laminated.
The first board and
With the second substrate superimposed on the first substrate,
With
At least the second substrate comprises a gettering layer containing constituent elements of cluster ions.
The gettering layer is a semiconductor device formed on the polished surface side of the second substrate.
JP2019549685A 2017-10-23 2017-10-23 Semiconductor devices and methods for manufacturing semiconductor devices Pending JPWO2019082235A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/038146 WO2019082235A1 (en) 2017-10-23 2017-10-23 Semiconductor device and manufacturing method for semiconductor device

Publications (1)

Publication Number Publication Date
JPWO2019082235A1 true JPWO2019082235A1 (en) 2020-10-22

Family

ID=66246833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019549685A Pending JPWO2019082235A1 (en) 2017-10-23 2017-10-23 Semiconductor devices and methods for manufacturing semiconductor devices

Country Status (3)

Country Link
JP (1) JPWO2019082235A1 (en)
CN (1) CN111247621A (en)
WO (1) WO2019082235A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114156383B (en) * 2021-12-03 2024-06-21 扬州乾照光电有限公司 Semiconductor device and method for manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009518869A (en) * 2005-12-09 2009-05-07 セムイクウィップ・インコーポレーテッド System and method for manufacturing semiconductor devices by implantation of carbon clusters
JP2011176003A (en) * 2010-02-23 2011-09-08 Panasonic Corp Semiconductor device, and production method thereof
JP2012243812A (en) * 2011-05-16 2012-12-10 Toyota Motor Corp Method for manufacturing semiconductor element
JP2014099477A (en) * 2012-11-13 2014-05-29 Sumco Corp Method for manufacturing laminated wafer and laminated wafer
JP2015035467A (en) * 2013-08-08 2015-02-19 株式会社Sumco Method for manufacturing laminated wafer, and laminated wafer
WO2015186625A1 (en) * 2014-06-03 2015-12-10 株式会社日本製鋼所 Method for producing semiconductor having gettering layer, method for manufacturing semiconductor device, and semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5402040B2 (en) * 2009-02-06 2014-01-29 ソニー株式会社 Solid-state imaging device and manufacturing method thereof, imaging device, semiconductor device and manufacturing method thereof, and semiconductor substrate
JP6535432B2 (en) * 2012-11-13 2019-06-26 株式会社Sumco Method of manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of manufacturing solid-state imaging device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009518869A (en) * 2005-12-09 2009-05-07 セムイクウィップ・インコーポレーテッド System and method for manufacturing semiconductor devices by implantation of carbon clusters
JP2011176003A (en) * 2010-02-23 2011-09-08 Panasonic Corp Semiconductor device, and production method thereof
JP2012243812A (en) * 2011-05-16 2012-12-10 Toyota Motor Corp Method for manufacturing semiconductor element
JP2014099477A (en) * 2012-11-13 2014-05-29 Sumco Corp Method for manufacturing laminated wafer and laminated wafer
JP2015035467A (en) * 2013-08-08 2015-02-19 株式会社Sumco Method for manufacturing laminated wafer, and laminated wafer
WO2015186625A1 (en) * 2014-06-03 2015-12-10 株式会社日本製鋼所 Method for producing semiconductor having gettering layer, method for manufacturing semiconductor device, and semiconductor device

Also Published As

Publication number Publication date
CN111247621A (en) 2020-06-05
WO2019082235A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
KR101386944B1 (en) Method for manufacturing semiconductor device
US10249574B2 (en) Method for manufacturing a seal ring structure to avoid delamination defect
KR101511070B1 (en) Method for manufacturing semiconductor substrate, semiconductor device and electronic device
US8531000B2 (en) SOI wafer, method for producing same, and method for manufacturing semiconductor device
CN105849870A (en) Substrate processing method and method for producing semiconductor device
KR20090037365A (en) Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
KR101436313B1 (en) Fabricating method of multi-layer film silicon wafer
EP2012347A1 (en) Soi wafer manufacturing method
KR20100096053A (en) Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
TW200943477A (en) Method for manufacturing SOI substrate
JP2006041258A (en) Semiconductor chip having gettering layer and its manufacturing method
US20240047271A1 (en) Method of manufacturing microelectronic devices, related devices, systems, and apparatus
WO2015186625A1 (en) Method for producing semiconductor having gettering layer, method for manufacturing semiconductor device, and semiconductor device
CN102214594A (en) Method for manufacturing a semiconductor substrate
JPWO2019082235A1 (en) Semiconductor devices and methods for manufacturing semiconductor devices
EP3249689B1 (en) Method for forming pdsoi and fdsoi transistors on a single substrate
KR101563137B1 (en) Display device and manufacturing method thereof
JP2018181910A (en) Method of manufacturing optical semiconductor device
FR3065576A1 (en) METHOD FOR ETCHING A SIN-BASED LAYER
US7329550B2 (en) Method for analyzing the structure of deep trench capacitors and a preparation method thereof
JP2022174557A (en) Method for manufacturing semiconductor device
US20080308905A1 (en) Semi-conductor device, and method of making the same
CN106340452A (en) Metal gate structure and manufacturing method thereof
TW201122647A (en) Manufacturing methods of liquid crystal on silicon display panel and its substrate
JP2006303201A (en) Process for producing soi substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210608