JPWO2018163961A1 - シールド付きモジュールのプリント配線板への実装構造及び実装方法、並びにシールド付きモジュール - Google Patents

シールド付きモジュールのプリント配線板への実装構造及び実装方法、並びにシールド付きモジュール Download PDF

Info

Publication number
JPWO2018163961A1
JPWO2018163961A1 JP2019504519A JP2019504519A JPWO2018163961A1 JP WO2018163961 A1 JPWO2018163961 A1 JP WO2018163961A1 JP 2019504519 A JP2019504519 A JP 2019504519A JP 2019504519 A JP2019504519 A JP 2019504519A JP WO2018163961 A1 JPWO2018163961 A1 JP WO2018163961A1
Authority
JP
Japan
Prior art keywords
solder
shield layer
mounting
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019504519A
Other languages
English (en)
Other versions
JP6579289B2 (ja
Inventor
憲史 小林
智慶 樋江井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6579289B2 publication Critical patent/JP6579289B2/ja
Publication of JPWO2018163961A1 publication Critical patent/JPWO2018163961A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0026—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields integrally formed from metal sheet
    • H05K9/0028—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields integrally formed from metal sheet with retainers or specific soldering features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10053—Switch
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

シールド付きモジュール（１００）のプリント配線板（２００）への実装構造（１）において、シールド付きモジュール（１００）は、主面に電子部品（１２１、１２２）を実装してなる実装基板（１１０）と、電子部品（１２１、１２２）を覆うように、実装基板（１１０）の上方から側面にわたって形成されたシールド層（１３０）と、シールド層（１３０）の側面に設けられたはんだ層（３０１）と、を有し、シールド層（１３０）は、はんだ層（３０１）を介して、プリント配線板（２００）に設けられた表面電極（２１１）に接続されており、はんだ層（３０１）の表面は窪んでいる。

Description

本発明は、シールド付きモジュールのプリント配線板への実装構造及び実装方法、並びにシールド付きモジュールに関する。
従来、シールド付きモジュールの一例として、ＤＣ−ＤＣコンバーターが知られている（例えば、特許文献１）。
特許文献１のＤＣ−ＤＣコンバーターは、積層体を含み、電子部品、コイル、トランジスタ、ダイオード等を回路パターン上にはんだ等で接続することにより積層体上に搭載し、積層体、電子部品及び回路パターンを銅からなる金属ケースで覆うことにより構成される。該積層体には共通グランド電極層が設けられ、該共通グランド電極層は該積層体の側面に引き出され、該金属ケースの内側と電気的に接続されている。これにより、該金属ケースは、内側から共通グランド電極層を介して接地される。
特開平９−２１５３２４号公報
しかしながら、従来のシールド付きモジュールとしてのＤＣ−ＤＣコンバーターにあっては、モジュールの小型化が進むにつれて、次のような問題が生じ得る。
すなわち、共通グランド電極層の引き出し部分が微細化することで、共通グランド電極層の引き出し部分での断線の懸念が増す。また、積層体の側面に露出する共通グランド電極層の面積が小さくなることで金属ケースとの確実な接続が困難になる。そのため、金属ケースをより確実に接地できる構造が求められる。
また、金属ケースの有無にかかわらず、プリント配線板上のはんだペーストの印刷量のばらつきなどに起因して、モジュールがプリント配線板上で傾いて固定される現象（以下、部品浮きと言う）が生じることがある。この現象は、実装の信頼性を損なうため、金属ケース付きモジュールにおいても解決されるべき課題である。
そこで、本発明は、実装の信頼性が高いシールド付きモジュールのプリント配線板への実装構造及び実装方法、並びにシールド付きモジュールを提供することを目的とする。
上記目的を達成するために、本発明の一態様に係るシールド付きモジュールのプリント配線板への実装構造において、前記シールド付きモジュールは、一方主面に１以上の電子部品が実装された実装基板と、前記１以上の電子部品を覆うように、前記実装基板の上方から側面にわたって形成されたシールド層と、前記シールド層の側面部分に設けられたはんだ層と、を有し、前記シールド層は、前記はんだ層を介して、前記プリント配線板に設けられた表面電極に接続されており、前記はんだ層の表面は窪んでいる。
ここで、はんだ層の表面が窪んでいるとは、はんだ層の露出面が凹形状をなしていることを言う。具体的に、はんだ層は、露出面の周縁上の上面側とプリント配線板側の２点を結ぶ線分に対し露出面の中央部がはんだ層の内方へ後退していてもよい。
このような構成によれば、表面が窪んでいないはんだ層を有した実装構造と比較して、窪んだ部分の容積分だけはんだ量を減らすことが可能となる。すなわち、表面が窪んでいないはんだ層を有した実装構造と比較して、モジュールとプリント配線板との接合部分において、より少量のはんだ量で同程度の接合強度を得ることが可能になる。換言すれば同量のはんだを用いた場合にあっては、接合強度が高まる。その結果、モジュールとプリント配線板とがより確実に接合された、実装の信頼性が高い実装構造が得られる。
また、前記実装基板は、グランド電極と、前記実装基板の他方主面に設けられ、該グランド電極と導通しているグランド端子とを有し、前記グランド端子は前記表面電極に接続されていてもよい。
このような構成によれば、グランド端子とシールド層の双方が表面電極に接続するため、シールド付きモジュールとプリント配線板との接続箇所が増加する。また、このような構成によれば、表面電極を介して、シールド層と実装基板のグランド電極とを、確実かつ容易に接続できる。その結果、実装の信頼性がさらに向上する。
また、前記はんだ層が、前記シールド層の上面部分にも設けられていてもよい。
このような構成によれば、上面に設けたはんだ層がシールド層の役割を果たすことができるので、実装構造におけるシールド性能が向上する。
また、前記シールド層の上面部分の表面に、はんだに対する濡れ性が、前記シールド層のはんだに対する濡れ性より小さいはんだ排斥層が形成されていてもよい。また、前記はんだ排斥層は、前記シールド層の側面の一部にわたって形成されていてもよい。
このような構成によれば、はんだ層の這い上がりが生じにくくなり、シールド層とプリント配線板の表面電極とが、はんだ層によって確実に接続される。その結果、実装の信頼性がさらに向上する。
また、前記シールド層の側面部分の全周が、前記はんだ層を介して前記表面電極に接続されていてもよい。
このような構成によれば、シールド付きモジュールはプリント配線板に、強固に固定される。また、シールド層の全周において、シールド層とプリント配線板との隙間がはんだ層で封止されるので、高いシールド効果及び水密性が得られる。その結果、実装の信頼性がさらに向上する。
また、前記表面電極がグランド電位に設定されてもよい。
このような構成によれば、グランド端子とシールド層の双方を、グランド電位に設定される表面電極に接続することができるので、より確実に接地を取ることができる。
また、前記実装基板は、他方主面に設けられた端子電極と、前記端子電極の表面から前記実装基板の一部に至る深さの、複数の凹部とを有し、前記凹部の少なくとも一部は、前記端子電極と前記表面電極を接続するはんだで埋められていてもよい。
このような構成によれば、はんだの量がばらついても、はんだの余剰分が凹部の少なくとも一部に入り込むことで、端子電極と表面電極との間のはんだ量が安定し、実装ずれや浮き等の不具合が発生しにくくなる。また、はんだが凹部内に入り込むことでアンカー効果を発揮するので、端子電極の実装基板への接合強度も高くなる。
また、本発明の一態様に係るシールド付きモジュールのプリント配線板への実装方法は、一方主面に１以上の電子部品が実装された実装基板と、前記１以上の電子部品を覆うように、前記実装基板の上方から側面にわたって形成されたシールド層と、前記シールド層の側面部分に設けられたプリコートはんだと、を有するシールド付きモジュールを、プリント配線板に配置し、前記プリコートはんだを溶融及び固化させることによって、前記シールド層を、溶融及び固化した前記プリコートはんだを介して、前記プリント配線板に設けられた表面電極に接続するものである。
このような方法によれば、シールド付きモジュールのシールド層の側面部分にプリコートしておいたはんだをリフロー処理において溶融及び流動させ、シールド層とプリント配線板の表面電極とを接合する。そのため、例えば実装基板の端面に露出したグランド電極とシールド層との接続に頼ることなく、プリント配線板の表面電極を介して、シールド層を確実に接地することができる。
また、リフロー処理において、溶融したプリコートはんだの表面張力で、シールド付きモジュールとプリント配線板とが引き寄せられる。そのため、はんだペーストのプリント配線板上での印刷量が多少ばらついた場合でも、部品浮きが生じにくくなる。また、プリコートはんだにより、シールド付きモジュールとプリント配線板との接合強度が高まる。
その結果、実装の信頼性が高いシールド付きモジュールのプリント配線板への実装方法が得られる。
また、前記プリコートはんだが、前記シールド層の上面部分にも設けられ、前記プリコートはんだを溶融及び固化させたときにおいて、前記上面部分に設けられた前記プリコートはんだの少なくとも一部が前記シールド層の側面部分に移動してもよい。
このような方法によれば、側面部分にのみプリコートはんだを設けた場合と比較してはんだの量を増加させることができるため、モジュールとプリント配線板の強度をより高めることが可能となる。さらに上面のはんだはその一部がリフロー処理後においても上面に留まる場合にあっては、シールド付きモジュールのシールド層としての役割を果たすことも可能となる。
また、前記シールド層上面部分の表面に、濡れ性が、前記シールド層のはんだに対する濡れ性より小さいはんだ排斥層が形成されていてもよい。また、前記はんだ排斥層は、前記シールド層の側面の一部にわたって形成されていてもよい。
このような方法によれば、プリコートはんだの這い上がりが生じにくくなり、シールド層とプリント配線板の表面電極とが、溶融及び固化したプリコートはんだによって確実に接続される。その結果、実装の信頼性がさらに向上する。
また、前記プリコートはんだが、前記シールド層の側面部分の全周に設けられ、前記シールド層を、前記側面部分の全周で、表面電極に接続していてもよい。
このような方法によれば、シールド付きモジュールはプリント配線板に、強固に固定される。また、シールド層の全周において、シールド層とプリント配線板との隙間がプリコートはんだで封止されるので、高いシールド効果及び水密性が得られる。その結果、実装の信頼性がさらに向上する。
また、前記実装基板は、他方主面に端子電極を有し、前記端子電極と前記プリント配線板に設けられた表面電極との間にはんだペーストを配置し、前記プリコートはんだが溶融した状態で前記シールド層と前記表面電極とに接触している間に、前記はんだペーストを溶融及び固化させることにより、前記端子電極を、溶融及び固化した前記はんだペーストを介して、前記表面電極に接続してもよい。
このような方法によれば、リフロー処理において、まず、プリコートはんだが溶融、流動してプリント配線板に到達し、次に、プリコートはんだが溶融している状態で、はんだペーストが溶融する。その後の冷却では、まず、溶融したはんだペーストが固化し、端子電極と表面電極とが接合され、次に、溶融したプリコートはんだが固化し、シールド層と表面電極とが接合される。
つまり、端子電極と表面電極とは、プリコートはんだの表面張力によってシールド付きモジュールとプリント配線板とが引き寄せられている間に、はんだペーストが溶融及び固化することによって接合される。これにより、はんだペーストのプリント配線板上での印刷量が多少ばらついた場合でも、部品浮きが生じにくくなる。
その結果、実装の信頼性がさらに向上する。
また、前記実装基板は、前記端子電極の表面から前記実装基板の一部に至る深さの複数の凹部をさらに有し、前記凹部の少なくとも一部を前記はんだペーストで埋めてもよい。
このような方法によれば、はんだの量がばらついても、はんだの余剰分で凹部の少なくとも一部を埋めることで、端子電極と表面電極との間のはんだ量が安定し、実装ずれや浮き等の不具合が発生しにくくなる。また、はんだが凹部内に入り込むことでアンカー効果を発揮するので、端子電極の実装基板への接合強度も高くなる。
また、前記表面電極が、グランド電位に設定されてもよい。
このような方法によれば、グランド端子とシールド層の双方を、グランド電位に設定される表面電極に接続することができるので、より確実に接地を取ることができる。
また、本発明のシールド付きモジュールは、一方主面に１以上の電子部品を実装してなる実装基板と、前記１以上の電子部品を覆うように、前記実装基板の上方から側面にわたって形成されたシールド層と、前記シールド層の側面部分にプリコートされたはんだと、を有する。
この構成によれば、プリント配線板に当該モジュールを接合させる場合にあって、別途モジュールの大きさに合わせてプリント配線板側にはんだをコートする必要がないため、簡易な方法により実装が可能なシールド付きモジュールを得られる。
また、前記実装基板は、グランド電極と、前記実装基板の他方主面に設けられ、該グランド電極と導通しているグランド端子と、を有してもよい。
このような構成によれば、グランド端子とシールド層の双方が表面電極に接続するため、シールド付きモジュールとプリント配線板との接続箇所が増加する。また、このような構成によれば、表面電極を介して、シールド層と実装基板のグランド電極とを、確実かつ容易に接続できる。その結果、実装の信頼性が高いシールド付きモジュールが得られる。
また、前記プリコートはんだが、前記シールド層の上面部分にも設けられていてもよい。
このような構成によれば、上面に設けたはんだ層がシールド層の役割を果たすことができ、よりシールド性能の向上したシールド付きモジュールが得られる。
また、前記シールド層の上面部分の表面に、はんだに対する濡れ性が、前記シールド層のはんだに対する濡れ性より小さいはんだ排斥層が形成されていてもよい。また、前記はんだ排斥層は、前記シールド層の側面の一部にわたって形成されていてもよい。
このような構成によれば、はんだ層の這い上がりが生じにくくなり、シールド層とプリント配線板の表面電極とが、はんだ層によって確実に接続される。その結果、実装の信頼性が高いシールド付きモジュールが得られる。
また、前記実装基板は、他方主面に設けられた端子電極と、前記端子電極の表面から前記実装基板の一部に至る深さの複数の凹部と、を有してもよい。
このような構成によれば、はんだの量がばらついても、はんだの余剰分が凹部の少なくとも一部に入り込むことで、端子電極と表面電極との間のはんだ量が安定し、実装ずれや浮き等の不具合が発生しにくくなる。また、はんだが凹部内に入り込むことでアンカー効果を発揮するので、端子電極の実装基板への接合強度も高くなる。その結果、実装の信頼性が高いシールド付きモジュールが得られる。
本発明の実装構造にあっては、従来の実装構造と比べて、より少量のはんだで確実にシールド付きモジュールとプリント配線板を接合可能な実装構造を得られる。
また、本発明の実装方法にあっては、部品浮きや傾きが生じにくいシールド付きモジュールのプリント配線板への実装が可能となる。
また、本発明のシールド付きモジュールにあっては、従来技術と比べて、より簡易な方法により実装が可能なシールド付きモジュールを得られる。
このように、本発明によれば、実装の信頼性が高いシールド付きモジュールのプリント配線板への実装構造及び実装方法、並びにシールド付きモジュールを提供できる。
図１は、実施の形態１に係るモジュールのプリント配線板への実装構造の一例を示す断面図である。 図２は、比較例に係るモジュールの構造の一例を示す断面図である。 図３は、比較例に係るモジュールのプリント配線板への実装構造の一例を示す断面図である。 図４は、比較例に係るモジュールのプリント配線板への実装構造の一例を示す断面図である。 図５は、変形例１に係るモジュールの構造の一例を示す断面図である。 図６は、変形例２に係るモジュールの構造の一例を示す断面図である。 図７は、実施の形態２に係るモジュールのプリント配線板への実装方法の一例を説明するための断面図である。 図８は、実施の形態２に係るモジュール及びプリント配線板の外観の一例を示す斜視図である。 図９は、変形例３に係るモジュールのプリント配線板への実装方法の一例を説明するための図である。 図１０は、変形例３に係るモジュールのプリント配線板への実装構造の一例を示す図である。 図１１は、実施の形態３に係るモジュールのプリント配線板への実装方法の一例を示す断面図である。 図１２は、実施の形態３に係るモジュールのプリント配線板への実装構造の一例を示す断面図である。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態、製造工程、及び製造工程の順序などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさ又は大きさの比は、必ずしも厳密ではない。
（実施の形態１）
実施の形態１では、シールド付きモジュールのプリント配線板への実装構造について説明する。以下の説明では、簡潔のため、シールド付きモジュールを単にモジュールと言う。以下に記載のモジュールなる文言は、シールド付きモジュールを意味する。
図１は、実施の形態に係るモジュールのプリント配線板への実装構造の一例を示す断面図である。図１は、モジュール１００がプリント配線板２００に実装された実装構造１を表している。なお、図１では、図示の簡明のため、同種の構成要素に同種の柄を付して示し、重複する符号は省略している。
モジュール１００において、実装基板１１０の一方主面（図１の例では上側主面）には、表面電極１１１が設けられて、表面電極１１１を介して、電子部品１２１、１２２が実装されている。電子部品１２１、１２２は、樹脂層１２０で封止されている。実装基板１１０の他方主面（図１の例では下側主面）には、複数の端子電極１１２が設けられ、実装基板１１０の内層には、グランド電極１１３を含む配線導体が設けられている。少なくとも１つの端子電極１１２とグランド電極１１３とは電気的に接続されている。ここで、グランド電極１１３と接続された端子電極１１２は、グランド電極１１３と導通しているグランド端子の一例である。
実装基板１１０は、一例として、複数のセラミックス基材層を積層してなる多層基板であってもよい。
シールド層１３０は、樹脂層１２０の表面及び実装基板１１０の側面に形成されている。つまり、シールド層１３０は、電子部品１２１、１２２を覆うように、実装基板１１０の上方から側面にわたって形成されている。
シールド層１３０は、一例として、銅、ニッケル、銀、及び金のうちの１以上を含む金属材料による被膜であり、スパッタ処理にて、樹脂層１２０及び実装基板１１０の表面に配置されてもよい。
モジュール１００は、一例として、ＤＣＤＣコンバータモジュールであってもよい。電子部品１２１、１２２は、それぞれコンデンサ及びスイッチングＩＣであってもよく、実装基板１１０の内層に設けられた配線導体の一部が内蔵コイルを構成していてもよい。実装基板１１０の上方から側面にわたって形成されたシールド層１３０によって、コンデンサ及びスイッチＩＣからのノイズはもちろん、内蔵コイルからのノイズ輻射も抑制される。
プリント配線板２００は、配線基板２１０の主面に、グランド電位に設定される表面電極２１１を有している。
配線基板２１０には、モジュール１００を利用する応用回路が形成されている。
配線基板２１０は、一例として、フェノール又はエポキシを含む樹脂材料で構成された単層基板又は多層基板であってもよい。
表面電極２１１は、配線基板２１０の主面の、端子電極１１２と対向する第１部分、及びシールド層１３０の端面と対向する第２部分に設けられている。配線基板２１０の第１部分と第２部分との境界に、レジスト２１３が配置される。
はんだ層３０１によって、シールド層１３０の側面と表面電極２１１とが接合される。また、はんだ層３０２によって、端子電極１１２と表面電極２１１とが接合される。
はんだ層３０１の表面は窪んでいる。ここで、はんだ層３０１の表面が窪んでいるとは、はんだ層３０１の露出面が凹形状をなしていることを言う。具体的に、はんだ層３０１は、露出面の周縁上の上面側とプリント配線板側の２点を結ぶ線分（図１における細破線Ｌ１）に対し露出面の中央部がはんだ層３０１の内方へ後退していてもよい。
モジュール１００及び実装構造１の効果について、比較例に係るモジュール９００及び実装構造９との対比により説明する。
図２は、比較例に係るモジュール９００の構造の一例を示す断面図である。モジュール９００は、図１のモジュール１００と比べて、グランド電極９１３が実装基板１１０の端面に引き出される点で相違する。
モジュール９００にあっては、シールド層１３０を、実装基板１１０の端面に露出したグランド電極９１３と接続することによって接地するため、モジュールの小型化が進むにつれて、接続不良Ｄ１や断線Ｄ２といった不具合の懸念が増す。
図３は、比較例に係る実装構造９の一例を示す断面図である。実装構造９は、図２のモジュール９００をプリント配線板２００に実装してなる。実装構造９にあっては、はんだ層３０２ａ、３０２ｂを構成するはんだペーストの印刷量のばらつきなどに起因して、部品浮きが生じることがある。また、シールド層１３０が、実装基板１１０内に設けられ、実装基板の側面に露出したグランド電極９１３を介してのみ接地されるため、図２で示した接続不良Ｄ１や断線Ｄ２が生じると、シールド層１３０によるシールド機能が失われてしまう。
このような不利がある比較例に対し、図１に示す実装構造１にあっては、次のような効果が得られる。
すなわち、実装構造１にあっては、シールド層１３０の側面とプリント配線板２００の表面電極２１１とを、はんだ層３０１によって接合する。端子電極１１２（グランド端子を含む）とシールド層１３０の双方が表面電極２１１に接続するため、モジュール１００とプリント配線板２００との接続箇所が増加する。
そのため、シールド層１３０が、実装基板１１０内に設けられるグランド電極９１３を介してのみ接地される実装構造９と比べて、シールド層１３０と実装基板１１０のグランド電極１１３とを、表面電極２１１を介して、より確実かつ容易に接続できる。つまり、シールド層１３０を、はんだ層３０１、及び表面電極２１１を介して、より確実に接地することができる。
グランド電極１１３と接続されていない信号用の端子電極とシールド層１３０との短絡は、レジスト２１３によって防止される。
その結果、実装の信頼性が高いシールド付きモジュールのプリント配線板への実装構造が得られる。
なお、図１では、端子電極１１２及びシールド層１３０の双方が同一の表面電極２１１に接続されているが、この例には限られない。端子電極１１２と接続する表面電極とシールド層１３０と接続する表面電極とは、それぞれがグランド電位に設定される異なる電極であってもよい。
実装構造１において、シールド層１３０の側面部分の全周が、はんだ層３０１を介して表面電極２１１に接続されてもよい。これにより、モジュール１００はプリント配線板２００に、強固に固定される。また、シールド層１３０の側面部分の全周において、シールド層１３０とプリント配線板２００との隙間がはんだ層３０１で封止されるので、高いシールド効果及び水密性が得られる。その結果、実装の信頼性がさらに高まる。
また、実装構造１にあっては、はんだ層３０１の表面が窪んだ形状であることによって、次のような効果が得られる。
図４は、比較例に係る実装構造８の一例を示す断面図である。実装構造８は、実装構造１と比べて、はんだ層３０８の露出面が凸形状をなしている点で相違する。具体的に、はんだ層３０８は、露出面の周縁上の上面側とプリント配線板側の２点を結ぶ線分（図４における細破線Ｌ２）に対し露出面の中央部がはんだ層３０８の外方へ進出している。このような形状は、はんだ層３０８のシールド層に対する濡れ性が悪い場合や、はんだ量が多い場合にみられる。
実装構造１によれば、表面が窪んでいないはんだ層３０８を有した実装構造８と比較して、窪んだ部分の容積分だけはんだ量を減らすことが可能となる。すなわち、実装構造８と比較して、より少量のはんだ量で同程度のモジュールとプリント配線板との接合部分の面積（すなわち接合強度）を得ることが可能になる。換言すれば同量のはんだを用いた場合にあっては、実装構造１によれば、表面が窪んでいないはんだ層３０８を有した実装構造８と比較して、接合強度が高まる。
なお、上述した効果を有する実装構造に用いられるモジュールは、モジュール１００には限られない。例えば、次のような変形が可能である。
図５は、変形例１に係るモジュールの構造の一例を示す断面図である。
図５のモジュール１０１は、モジュール１００と比べて、はんだ層３０５がシールド層１３０の上面部分にも設けられている点が異なる。
モジュール１０１を用いた実装構造によれば、実装構造１と同等の効果に加えて、シールド層１３０の上面に設けたはんだ層３０５がシールド層の役割を果たすことができ、よりシールド性能の向上したシールド付きモジュールのプリント配線板への実装構造が得られる。
図６は、変形例２に係るモジュールの構造の一例を示す断面図である。
図６のモジュール１０２は、モジュール１００と比べて、シールド層１３０の上面部分の表面に、はんだ排斥層１５０が形成されている点が異なる。はんだ排斥層１５０は、はんだに対する濡れ性が、シールド層１３０のはんだに対する濡れ性より小さな層であり、例えば、樹脂層、フッ素コート、又は酸化被膜で構成される。
モジュール１０２を用いた実装構造によれば、実装構造１と同等の効果に加えて、はんだ排斥層１５０によってはんだ層３０６の這い上がりが生じにくくなるので、実装の信頼性がさらに高まる。
（実施の形態２）
実施の形態２では、モジュールのプリント配線板への実装方法について説明する。当該実装方法では、モジュールのシールド層の側面部分にはんだをプリコートする。そして、当該プリコートしたはんだをリフロー処理において溶融及び流動させ、シールド層とプリント配線板の表面電極とを接合するものである。
図７は、実施の形態に係るモジュールのプリント配線板への実装方法の一例を説明するための断面図である。図７は、実装前のモジュール１００及びプリント配線板２００を表している。
図８は、モジュール１００及びプリント配線板２００の外観の一例を示す斜視図である。
図７及び図８に示されるように、プリコートはんだ１４０は、シールド層１３０の側面部分に設けられている。
プリコートはんだ１４０は、一例として、錫及び銀のうちの１以上を含むはんだペーストであり、印刷処理又はディップ処理にて、シールド層１３０の表面に配置されてもよい。
また、配線基板２１０の表面電極２１１上の所定の部分に、はんだペースト２１２及びレジスト２１３が配置される。
モジュール１００及びプリント配線板２００を、位置合わせをした後、リフロー処理することにより、図１の実装構造１が得られる。図１において、はんだ層３０１は、プリコートはんだ１４０が溶融及び流動してプリント配線板２００の表面電極２１１に到達し、固化したものである。また、はんだ層３０２は、はんだペースト２１２が、端子電極１１２とプリント配線板２００の表面電極２１１との間で溶融及び流動し、固化したものである。
このような実装方法によれば、モジュール１００のシールド層１３０の側面部分にプリコートはんだ１４０を設けておくことによって、次のような効果が得られる。
プリコートはんだ１４０がリフロー処理において溶融及び流動し、その後、固化して形成されるはんだ層３０１によって、シールド層１３０とプリント配線板２００の表面電極２１１とが接合される。また、はんだペースト２１２がリフロー処理において溶融及び流動し、その後、固化して形成されるはんだ層３０２によって、端子電極１１２とプリント配線板２００の表面電極２１１とが接合される。このように、端子電極１１２（グランド端子を含む）とシールド層１３０の双方が表面電極２１１に接続されるため、モジュール１００とプリント配線板２００との接続箇所が増加する。
そのため、シールド層１３０が、実装基板１１０内に設けられるグランド電極９１３を介してのみ接地される実装構造９（図３を参照）と比べて、シールド層１３０と実装基板１１０のグランド電極１１３とを、表面電極２１１を介して、より確実かつ容易に接続できる。つまり、シールド層１３０を、プリント配線板２００の表面電極２１１を介して、確実に接地することができる。
グランド電極１１３と接続されていない信号用の端子電極との短絡は、レジスト２１３によって防止される。
また、シールド層１３０にプリコートはんだ１４０を予め設けておくので、プリント配線板２００にモジュール１００を接合させる際、別途モジュール１００の大きさに合わせてプリント配線板２００側にはんだをコートする必要がないため、実装方法が簡素化される。
また、リフロー処理において、溶融したプリコートはんだ１４０の表面張力で、モジュール１００とプリント配線板２００とが引き寄せられる。そのため、はんだペースト２１２のプリント配線板２００上での印刷量が多少ばらついた場合でも、部品浮きが生じにくくなる。また、はんだ層３０１により、モジュール１００とプリント配線板２００との接合強度が高まる。
部品浮きを防止する効果を高めるために、プリコートはんだ１４０の融点は、はんだペースト２１２の融点より低くてもよい。そうすれば、リフロー処理において、まず、プリコートはんだ１４０が溶融、流動してプリント配線板２００に到達し、プリコートはんだ１４０の表面張力で、モジュール１００とプリント配線板２００とが引き寄せられる。次に、プリコートはんだ１４０が溶融している状態で、はんだペースト２１２が溶融する。
その後の冷却において、まず、はんだペースト２１２が固化し、端子電極１１２と表面電極２１１とが接合される。次に、プリコートはんだ１４０が固化することによって、シールド層１３０と表面電極２１１とが接合される。
つまり、端子電極１１２と表面電極２１１とは、溶融状態にあるプリコートはんだ１４０の表面張力によってモジュール１００とプリント配線板２００とが引き寄せられている間に、はんだペースト２１２が溶融及び固化することによって接合される。これにより、はんだ層３０２となるはんだペースト２１２のプリント配線板２００上での印刷量が多少ばらついた場合でも、部品浮きが生じにくくなる。その結果、実装の信頼性が高い実装構造１が得られる。
なお、上述の実装方法は、実装構造１には限られず、他の実装構造にも適用できる。
例えば、上述の実装方法に従って、図５のモジュール１０１をプリント配線板２００へ実装してもよい。モジュール１０１にあっては、はんだ層３０５となるプリコートはんだをシールド層１３０の上面部分にも設けておく。この上面部分のプリコートはんだは、リフロー時に溶融、流動することによりシールド層１３０の側面部分に移動する。
それにより、側面部分にのみはんだをプリコートした場合と比較してプリコートはんだが固化して形成されるはんだ層３０５のはんだの量を増加させることができるため、モジュール１０１とプリント配線板２００との接続強度をより高めることが可能となる。つまり、上面に設けたプリコートはんだもプリント配線板２００とモジュール１０１との接続に寄与するため、より接続強度が増して実装構造が安定する。
さらに上面のプリコートはんだはその一部がリフロー処理後においても上面に留まる場合にあっては、モジュール１０１のシールド層としての役割を果たすことも可能となる。
また、上述の実装方法に従って、図６のモジュール１０２をプリント配線板２００へ実装してもよい。モジュール１０２にあっては、はんだ層３０６となるプリコートはんだをシールド層１３０の側面部分に設け、その上側部分の表面に、はんだ排斥層１５０を形成しておく。
それにより、プリコートはんだの這い上がりが生じにくくなり、プリコートはんだが溶融、流動、及び固化することによって、シールド層１３０とプリント配線板の表面電極（図示せず）とが確実に接続される。その結果、実装の信頼性が高いシールド付きモジュールのプリント配線板への実装構造が得られる。
また、上述の実装方法を、さらに次のような変形例に係る実装構造に適用してもよい。
図９は、変形例３に係る実装方法の一例を説明するための側面図（ａ）及び断面図（ｂ）である。図９の（ａ）及び（ｂ）は、実装前のモジュール１０３及びプリント配線板２０１の側面及び断面の一例をそれぞれ表している。
図１０は、変形例３に係るモジュールのプリント配線板への実装構造の一例を示す側面図（ａ）及び断面図（ｂ）である。図１０の（ａ）及び（ｂ）は、モジュール１０３をプリント配線板２０１に実装してなる実装構造２の側面及び断面の一例をそれぞれ表している。
図９のモジュール１０３は、モジュール１００と比べて、シールド層が脚付きの金属ケース１６０によって構成される点が異なる。
金属ケース１６０は、実装基板１１０の上方に電子部品１２１、１２２を格納する空間を形成し、実装基板１１０の側面の一部に沿って脚部１６１が延びている。つまり、金属ケース１６０は、電子部品１２１、１２２を覆うように実装基板１１０の上方から側面にわたって形成されている。
金属ケース１６０は、一例として、ステンレス又は銅を含む金属板で形成されてもよい。
金属ケース１６０の脚部１６１に、プリコートはんだ１４２が設けられ、金属ケース１６０の側面の一部にわたって、はんだ排斥層１５０が設けられる。はんだ排斥層１５０は、例えば、金属ケース１６０の脚部１６１より上側部分に設けられてもよい。
実装基板１１０には、モジュール１００と同様、端子電極１１２が設けられる。
プリント配線板２０１は、プリント配線板２００と比べて、表面電極２１４の配置が変更される。表面電極２１４は、モジュール１０３の端子電極１１２及び金属ケース１６０の脚部１６１に対向するように設けられる。
モジュール１０３及びプリント配線板２０１を、位置合わせをして貼り合わせ、リフロー処理することにより、図１０に示す実装構造２が得られる。
実装構造２では、プリコートはんだ１４２が溶融及び流動してプリント配線板２０１の表面電極２１４に到達し固化することで形成されたはんだ層３０３によって、金属ケース１６０の脚部１６１と表面電極２１４とが接合される。はんだ層３０３は、表面が窪んだ特徴的な凹形状を有しているため、プリコートはんだ１４２が溶融及び固化して形成されたものと分かる。
また、表面電極２１４に配置されたはんだペースト（図示せず）が溶融及び固化することで形成されるはんだ層３０４によって、端子電極１１２と表面電極２１４とが接合される。
実装構造２によれば、シールド層を金属ケース１６０で構成したモジュール１０３を用いて、実装構造１と同等の効果を得ることができる。
（実施の形態３）
実施の形態３では、実装の信頼性をさらに高めたシールド付きモジュールのプリント配線板への実装構造及び実装方法について説明する。
実施の形態３に係る実装構造は、実装基板が、端子電極の表面から前記実装基板の一部に至る深さの、複数の凹部を有していることを特徴とする。実施の形態３に係る実装構造は、実施の形態１、２で述べた実装構造における端子電極周りの構造として、実施の形態１、２で述べたいずれの実装構造とも組み合わせて用いられる。
図１１は、実施の形態３に係る実装方法の一例を説明するための断面図である。図１１は、実装前のモジュール１０４及びプリント配線板２００の断面の一例を表している。
図１２は、実施の形態３に係るモジュールのプリント配線板への実装構造の一例を示す断面図である。図１２は、モジュール１０４をプリント配線板２００に実装してなる実装構造３の断面の一例を表している。
図１１、図１２では、モジュール１０４の特徴部分である端子電極１１２および凹部１１４に関連する構成要素のみを示している。図１１、図１２で省略した構成要素については、一例として、図７に示される構成要素を参照して説明する。
図１１に示されるように、モジュール１０４において、端子電極１１２を貫通し、絶縁素体である実装基板１１０の一部に至る有底の凹部１１４を形成するとともに、端子電極１１２の表面および凹部１１４の内壁面に連続しためっき膜１１５を付与する。
実装基板１１０の側面には、例えば、図７のシールド層１３０、プリコートはんだ１４０と同様のシールド層およびプリコートはんだを設ける（図示せず）。
また、プリント配線板２００において、配線基板２１０の表面電極２１１上に、はんだペースト２１２ａ、２１２ｂ、２１２ｃを配置する。
モジュール１０４及びプリント配線板２００を、位置合わせをした後、リフロー処理する。リフロー処理において、はんだペースト２１２ａ、２１２ｂ、２１２ｃが、端子電極１１２とプリント配線板２００の表面電極２１１との間で溶融、流動する。このとき、図示はしていないが、シールド層の側面に設けられたプリコートはんだも溶融、流動してプリント配線板２００に到達し、プリコートはんだの表面張力で、モジュール１０４とプリント配線板２００とが引き寄せられる。
これにより、はんだペースト２１２ａ、２１２ｂ、２１２ｃの量がばらついても、溶融したプリコートはんだの表面張力による、いわば「押さえ」が作用するので、はんだペースト２１２ａ、２１２ｂ、２１２ｃの余剰分は凹部１１４内に入り込む。はんだペースト２１２ａ、２１２ｂ、２１２ｃの這い上がり性を良くするために、凹部１１４のアスペクト比（深さの径に対する比）は１以上としてもよい。
リフロー後、はんだペースト２１２ａ〜２１２ｃが固化することで形成されるはんだ層３０９によって端子電極１１２と表面電極２１１とが接合される。
その結果、端子電極１１２と表面電極２１１との間のはんだ量が安定し、実装ずれや浮き等の不具合が発生しにくくなる。また、はんだペースト２１２ａ、２１２ｂ、２１２ｃが凹部１１４内に入り込むことでアンカー効果を発揮し、また、めっき膜１１５が端子電極１１２と実装基板１１０とを接合するくさびの役割を果たすので、端子電極１１２の実装基板１１０への接合強度も高くなる。なお、凹部１１４の全てがはんだで埋められてもよいし、凹部１１４の一部がはんだで埋められて残りの部分が空隙として残ってもよい。
このように、実施の形態３に係る実装構造３および実装方法によれば、実装の信頼性をさらに高めたシールド付きモジュールのプリント配線板への実装構造及び実装方法が得られる。
以上、本発明の実施の形態に係るシールド付きモジュールのプリント配線板への実装構造及び実装方法、並びにシールド付きモジュールについて説明したが、本発明は、個々の実施の形態には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つ又は複数の態様の範囲内に含まれてもよい。
本発明は、シールド付きモジュールのプリント配線板への実装構造及び実装方法、並びにシールド付きモジュールとして、携帯情報端末やデジタルカメラなどの電子機器に広く利用できる。
１、２、３、８、９ 実装構造
１００、１０１、１０２、１０３、１０４、９００ モジュール
１１０ 実装基板
１１１、２１１、２１４ 表面電極
１１２ 端子電極
１１３、９１３ グランド電極
１１４ 凹部
１１５ めっき膜
１２０ 樹脂層
１２１、１２２ 電子部品
１３０ シールド層
１４０、１４２ プリコートはんだ
１５０ はんだ排斥層
１６０ 金属ケース
１６１ 脚部
２００、２０１ プリント配線板
２１０ 配線基板
２１２、２１２ａ〜２１２ｃ はんだペースト
２１３ レジスト
３０１、３０２、３０２ａ、３０２ｂ、３０３、３０４、３０５、３０６、３０８、３０９ はんだ層
Ｄ１ 接続不良
Ｄ２ 断線
上記目的を達成するために、本発明の一態様に係るシールド付きモジュールのプリント配線板への実装構造において、前記シールド付きモジュールは、一方主面に１以上の電子部品が実装された実装基板と、前記１以上の電子部品を覆うように、前記実装基板の上方から側面にわたって形成されたシールド層と、前記シールド層の側面部分および上面部分に設けられたはんだ層と、を有し、前記シールド層は、前記はんだ層を介して、前記プリント配線板に設けられた表面電極に接続されており、前記はんだ層の表面は窪んでいる。
このような構成によれば、表面が窪んでいないはんだ層を有した実装構造と比較して、窪んだ部分の容積分だけはんだ量を減らすことが可能となる。すなわち、表面が窪んでいないはんだ層を有した実装構造と比較して、モジュールとプリント配線板との接合部分において、より少量のはんだ量で同程度の接合強度を得ることが可能になる。換言すれば同量のはんだを用いた場合にあっては、接合強度が高まる。その結果、モジュールとプリント配線板とがより確実に接合された、実装の信頼性が高い実装構造が得られる。また、シールド層の上面部分に設けられたはんだ層がシールド層の役割を果たすことができるので、実装構造におけるシールド性能が向上する。
また、本発明の一態様に係るシールド付きモジュールのプリント配線板への実装方法は、一方主面に１以上の電子部品が実装された実装基板と、前記１以上の電子部品を覆うように、前記実装基板の上方から側面にわたって形成されたシールド層と、前記シールド層の側面部分および上面部分に設けられたプリコートはんだと、を有するシールド付きモジュールを、プリント配線板に配置し、前記プリコートはんだを溶融及び固化させることによって、前記シールド層を、溶融及び固化した前記プリコートはんだを介して、前記プリント配線板に設けられた表面電極に接続し、前記プリコートはんだを溶融及び固化させたときにおいて、前記上面部分に設けられた前記プリコートはんだの少なくとも一部が前記シールド層の側面部分に移動するものである。
また、シールド層の側面部分のみにプリコートはんだを設けた場合と比べて、プリコートはんだの量を増加させることができるため、モジュールとプリント配線板との接合強度をより高めることが可能となる。さらに、プリコートはんだの一部がリフロー処理後においてもシールド層の上面部分に留まる場合にあっては、当該プリコートはんだの一部がシールド付きモジュールのシールド層としての役割を果たすことも可能となる。
その結果、実装の信頼性が高いシールド付きモジュールのプリント配線板への実装方法が得られる。
また、前記シールド層上面部分の表面に、はんだに対する濡れ性が、前記シールド層のはんだに対する濡れ性より小さいはんだ排斥層が形成されていてもよい。また、前記はんだ排斥層は、前記シールド層の側面の一部にわたって形成されていてもよい。
また、本発明のシールド付きモジュールは、一方主面に１以上の電子部品が実装された実装基板と、前記１以上の電子部品を覆うように、前記実装基板の上方から側面にわたって形成されたシールド層と、前記シールド層の側面部分および上面部分に設けられたプリコートされたはんだと、を有する。
この構成によれば、プリント配線板に当該モジュールを接合させる場合にあって、別途モジュールの大きさに合わせてプリント配線板側にはんだをコートする必要がないため、簡易な方法により実装が可能なシールド付きモジュールを得られる。また、シールド層の上面部分に設けられたはんだ層がシールド層の役割を果たすことができるので、よりシールド性能の向上したシールド付きモジュールが得られる。
グランド電極１１３と接続されていない信号用の端子電極とシールド層１３０との短絡は、レジスト２１３によって防止される。

Claims (22)

  1. シールド付きモジュールのプリント配線板への実装構造において、
    前記シールド付きモジュールは、
    一方主面に１以上の電子部品が実装された実装基板と、
    前記１以上の電子部品を覆うように、前記実装基板の上方から側面にわたって形成されたシールド層と、
    前記シールド層の側面部分に設けられたはんだ層と、を有し、
    前記シールド層は、前記はんだ層を介して、前記プリント配線板に設けられた表面電極に接続されており、前記はんだ層の表面は窪んでいる、
    実装構造。
  2. 前記実装基板は、
    グランド電極と、
    前記実装基板の他方主面に設けられ、該グランド電極と導通しているグランド端子と、を有し、
    前記グランド端子は前記表面電極に接続されている、
    請求項１に記載の実装構造。
  3. 前記はんだ層が、前記シールド層の上面部分にも設けられている、
    請求項１または２に記載の実装構造。
  4. 前記シールド層の上面部分の表面に、はんだに対する濡れ性が、前記シールド層のはんだに対する濡れ性より小さいはんだ排斥層が形成されている、
    請求項１または２に記載の実装構造。
  5. 前記はんだ排斥層は、前記シールド層の側面の一部にわたって形成されている、
    請求項４に記載の実装構造。
  6. 前記シールド層の側面部分の全周が、前記はんだ層を介して前記表面電極に接続されている、
    請求項１から５の何れか１項に記載の実装構造。
  7. 前記表面電極が、グランド電位に設定される、
    請求項１から６の何れか１項に記載の実装構造。
  8. 前記実装基板は、他方主面に設けられた端子電極と、前記端子電極の表面から前記実装基板の一部に至る深さの、複数の凹部とを有し、
    前記凹部の少なくとも一部は、前記端子電極と前記表面電極を接続するはんだで埋められている、
    請求項１から７の何れか１項に記載の実装構造。
  9. 一方主面に１以上の電子部品が実装された実装基板と、前記１以上の電子部品を覆うように、前記実装基板の上方から側面にわたって形成されたシールド層と、前記シールド層の側面部分に設けられたプリコートはんだと、を有するシールド付きモジュールを、プリント配線板に配置し、
    前記プリコートはんだを溶融及び固化させることによって、前記シールド層を、溶融及び固化した前記プリコートはんだを介して、前記プリント配線板に設けられた表面電極に接続する、
    シールド付きモジュールのプリント配線板への実装方法。
  10. 前記プリコートはんだが、前記シールド層の上面部分にも設けられ、
    前記プリコートはんだを溶融及び固化させたときにおいて、前記上面部分に設けられた前記プリコートはんだの少なくとも一部が前記シールド層の側面部分に移動する、
    請求項９に記載の実装方法。
  11. 前記シールド層の上面部分の表面に、はんだに対する濡れ性が、前記シールド層のはんだに対する濡れ性より小さいはんだ排斥層が形成されている、
    請求項９に記載の実装方法。
  12. 前記はんだ排斥層は、前記シールド層の側面の一部にわたって形成されている、
    請求項１１に記載の実装方法。
  13. 前記プリコートはんだが、前記シールド層の側面部分の全周に設けられ、
    前記シールド層を、前記側面部分の全周で、前記表面電極に接続する、
    請求項９から１２の何れか１項に記載の実装方法。
  14. 前記実装基板は、他方主面に端子電極を有し、
    前記端子電極と前記表面電極との間にはんだペーストを配置し、
    前記プリコートはんだが溶融した状態で前記シールド層と前記表面電極とに接触している間に、前記はんだペーストを溶融及び固化させることにより、前記端子電極を、前記溶融及び固化した前記はんだペーストを介して、前記表面電極に接続する、
    請求項９から１３の何れか１項に記載の実装方法。
  15. 前記実装基板は、前記端子電極の表面から前記実装基板の一部に至る深さの複数の凹部をさらに有し、
    前記凹部の少なくとも一部を前記はんだペーストで埋める、
    請求項１４に記載の実装方法。
  16. 前記表面電極が、グランド電位に設定される、
    請求項９から１５の何れか１項に記載の実装方法。
  17. 一方主面に１以上の電子部品が実装された実装基板と、
    前記１以上の電子部品を覆うように、前記実装基板の上方から側面にわたって形成されたシールド層と、
    前記シールド層の側面部分に設けられたプリコートはんだと、
    を有するシールド付きモジュール。
  18. 前記実装基板は、
    グランド電極と、
    前記実装基板の他方主面に設けられ、該グランド電極と導通しているグランド端子と、を有する、
    請求項１７に記載のシールド付きモジュール。
  19. 前記プリコートはんだが、前記シールド層の上面部分にも設けられている、
    請求項１７または１８に記載のシールド付きモジュール。
  20. 前記シールド層の上面部分の表面に、はんだに対する濡れ性が、前記シールド層のはんだに対する濡れ性より小さいはんだ排斥層が形成されている、
    請求項１７または１８に記載のシールド付きモジュール。
  21. 前記はんだ排斥層は、前記シールド層の側面の一部にわたって形成されている、
    請求項２０に記載のシールド付きモジュール。
  22. 前記実装基板は、他方主面に設けられた端子電極と、前記端子電極の表面から前記実装基板の一部に至る深さの複数の凹部と、を有する、
    請求項１７から２１の何れか１項に記載のシールド付きモジュール。
JP2019504519A 2017-03-06 2018-03-01 シールド付きモジュールのプリント配線板への実装構造及び実装方法、並びにシールド付きモジュール Active JP6579289B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017042105 2017-03-06
JP2017042105 2017-03-06
JP2017209013 2017-10-30
JP2017209013 2017-10-30
PCT/JP2018/007828 WO2018163961A1 (ja) 2017-03-06 2018-03-01 シールド付きモジュールのプリント配線板への実装構造及び実装方法、並びにシールド付きモジュール

Publications (2)

Publication Number Publication Date
JP6579289B2 JP6579289B2 (ja) 2019-09-25
JPWO2018163961A1 true JPWO2018163961A1 (ja) 2019-11-07

Family

ID=63449040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019504519A Active JP6579289B2 (ja) 2017-03-06 2018-03-01 シールド付きモジュールのプリント配線板への実装構造及び実装方法、並びにシールド付きモジュール

Country Status (3)

Country Link
US (1) US10750609B2 (ja)
JP (1) JP6579289B2 (ja)
WO (1) WO2018163961A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240113036A1 (en) * 2022-09-29 2024-04-04 Azurewave Technologies, Inc. Electromagnetic interference shielding package structure, manufacturing method thereof, and electronic assembly

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093752A (ja) * 2003-09-18 2005-04-07 Matsushita Electric Ind Co Ltd 電子部品装置
JP2009239100A (ja) * 2008-03-27 2009-10-15 Koa Corp 積層セラミックス基板およびその製造方法
JP2011035058A (ja) * 2009-07-30 2011-02-17 Sharp Corp 高周波モジュールおよび高周波モジュールが実装されたプリント配線基板
JP2011160115A (ja) * 2010-01-29 2011-08-18 Daishinku Corp 圧電振動デバイス
JP2012221992A (ja) * 2011-04-04 2012-11-12 Mitsubishi Electric Corp 電子部品パッケージ
JP2012256842A (ja) * 2011-05-13 2012-12-27 Sharp Corp 半導体モジュールの製造方法及び半導体モジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09215324A (ja) 1996-01-30 1997-08-15 Murata Mfg Co Ltd Ｄｃ−ｄｃコンバーター
JP2000307289A (ja) 1999-04-19 2000-11-02 Nec Corp 電子部品組立体
JP6187876B2 (ja) * 2014-12-03 2017-08-30 株式会社オートネットワーク技術研究所 シールド導電路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093752A (ja) * 2003-09-18 2005-04-07 Matsushita Electric Ind Co Ltd 電子部品装置
JP2009239100A (ja) * 2008-03-27 2009-10-15 Koa Corp 積層セラミックス基板およびその製造方法
JP2011035058A (ja) * 2009-07-30 2011-02-17 Sharp Corp 高周波モジュールおよび高周波モジュールが実装されたプリント配線基板
JP2011160115A (ja) * 2010-01-29 2011-08-18 Daishinku Corp 圧電振動デバイス
JP2012221992A (ja) * 2011-04-04 2012-11-12 Mitsubishi Electric Corp 電子部品パッケージ
JP2012256842A (ja) * 2011-05-13 2012-12-27 Sharp Corp 半導体モジュールの製造方法及び半導体モジュール

Also Published As

Publication number Publication date
JP6579289B2 (ja) 2019-09-25
US10750609B2 (en) 2020-08-18
WO2018163961A1 (ja) 2018-09-13
US20190387612A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
JP4858541B2 (ja) 中継基板および電子回路実装構造体
US11031170B2 (en) Coil device
CN109309059B (zh) 电子元件安装用基板、电子装置以及电子模块
JP2005251889A (ja) 立体的電子回路装置
JP6493317B2 (ja) 半導体装置
JP5370599B2 (ja) 電子部品モジュールおよび電子部品素子
US10734156B2 (en) Inductor component
JP6579289B2 (ja) シールド付きモジュールのプリント配線板への実装構造及び実装方法、並びにシールド付きモジュール
JP2018032852A (ja) 半導体装置、半導体装置の実装構造
CN107768513B (zh) 半导体器件和半导体器件的安装结构
JPH11204699A (ja) 半導体装置とその製造方法と電子装置
KR101983168B1 (ko) 전자 소자 모듈 및 그 제조 방법
US10188000B2 (en) Component mounting board
US8675367B2 (en) Module incorporating electronic component
US10512168B2 (en) Electronic device and method of manufacturing the same
KR20120062434A (ko) 반도체 패키지 및 그 제조방법
JP2004235232A (ja) 電子部品の実装構造
JP2008186986A (ja) 部品内蔵基板と、これを用いた電子機器、ならびにこれらに用いる製造方法
KR102170904B1 (ko) 수동 소자를 구비하는 인쇄회로기판 및 그 제조 방법
JP2007067317A (ja) 半導体装置の実装構造、及び半導体装置の実装方法
JPH1092968A (ja) 半導体ベアチップ実装基板
CN117637660B (zh) 一种qfn封装结构及其制作方法、qfn器件
JP2017079258A (ja) 電子部品搭載用基板および電子装置
US10109580B2 (en) Wiring board and semiconductor device
JP5981825B2 (ja) 配線基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190614

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190614

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190614

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190812

R150 Certificate of patent or registration of utility model

Ref document number: 6579289

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150