JPWO2018163507A1 - 電子モジュールおよびパワーモジュール - Google Patents

電子モジュールおよびパワーモジュール Download PDF

Info

Publication number
JPWO2018163507A1
JPWO2018163507A1 JP2019504315A JP2019504315A JPWO2018163507A1 JP WO2018163507 A1 JPWO2018163507 A1 JP WO2018163507A1 JP 2019504315 A JP2019504315 A JP 2019504315A JP 2019504315 A JP2019504315 A JP 2019504315A JP WO2018163507 A1 JPWO2018163507 A1 JP WO2018163507A1
Authority
JP
Japan
Prior art keywords
capacitor
input terminal
electronic module
electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019504315A
Other languages
English (en)
Other versions
JP6745972B2 (ja
Inventor
淳 冨澤
淳 冨澤
西沢　昭則
昭則 西沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018163507A1 publication Critical patent/JPWO2018163507A1/ja
Application granted granted Critical
Publication of JP6745972B2 publication Critical patent/JP6745972B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Amplifiers (AREA)

Abstract

電子モジュールに発生する剥離を検知する。本発明に係る電子モジュール（１）は、特定導体（ＣＥ１）と、絶縁層（ＩＬ３）と、配線層（ＷＬ２）と、容量電圧変換器とを備える。配線層（ＷＬ２）は、検知電極（Ｅ１６）を含む。容量電圧変換器は、検知電極（Ｅ１６）に接続されている。検知電極（Ｅ１６）は、絶縁層（ＩＬ３）を介して特定導体（ＣＥ１）の部分と対向し、当該部分との間に容量を形成する。容量電圧変換器は、当該容量に応じた電圧を出力するように構成されている。

Description

本発明は、故障検知機能を有する電子モジュールおよびパワーモジュールに関する。
従来から、電子モジュールに含まれる積層構造において、剥離が発生することが知られている。たとえば、特開２０１４−５３３４４号公報（特許文献１）には、温度上昇および温度低下の繰り返し（温度サイクル）に伴い、ダイパッドと半導体チップとの間に剥離が発生することが開示されている。
特開２０１４−５３３４４号公報
パワーモジュールのように、電子モジュールの中には大きな電力を扱うものもある。そのため、電子モジュールは使用時に大きく発熱する場合がある。剥離が発生すると、当該剥離が発生した部分において熱伝導が妨げられる。電子モジュールに発生した熱が外部に放熱されにくくなるため、電子モジュールが故障する可能性が高まる。
本発明は、上述のような課題を解決するためになされたものであり、その目的は、電子モジュールに発生する剥離を検知することである。
本発明に係る電子モジュールは、特定導体と、絶縁層と、配線層と、容量電圧変換器とを備える。配線層は、検知電極を含む。容量電圧変換器は、検知電極に接続されている。検知電極は、絶縁層を介して特定導体の部分と対向し、当該部分との間に容量を形成する。容量電圧変換器は、当該容量に応じた電圧を出力するように構成されている。
特定導体と絶縁層との間に剥離が発生すると、検知電極に対向している特定導体の部分と検知電極との間に形成されている容量が変化する。当該容量の変化は、容量電圧変換器から出力される電圧の変化として検知される。本発明に係る電子モジュールによれば、容量電圧変換器から出力される電圧を参照することにより、特定基板と絶縁層との間に発生した剥離を検知することができる。
実施の形態１に係る電子モジュールの一例であるパワーモジュールの外観斜視図である。 図１のＩＩ−ＩＩ線から見た断面図である。 図１のパワーモジュールに剥離が発生した様子を示す図である。 ２つの電極と絶縁層とがＺ軸方向に積層された積層体を示す図である。 図４に示される２つの電極の間に形成されるキャパシタの構成を示す図である。 図５に示されるキャパシタの容量の変化を検知する故障検知回路の回路図である。 図３に示される共通コレクタ電極と絶縁層との間に発生する剥離を検知するための故障検知回路の回路図である。 図３に示されるヒートシンク基板と絶縁層との間に発生する剥離を検知するための故障検知回路の回路図である。 実施の形態２に係る電子モジュールの一例であるパワーモジュールの外観斜視図である。 図９のＸ−Ｘ線から見た断面図である。 実施の形態３に係る電子モジュールの一例であるパワーモジュールの外観斜視図である。 図１１のＸＩＩ−ＸＩＩ線から見た断面図である。 図１２に示される共通コレクタ電極と絶縁層との間に発生する剥離を検知するための故障検知回路の回路図である。 図２に示されるパワーモジュール１において、共通コレクタ電極のＸ軸方向の両側に剥離が生じた様子を示す図である。 実施の形態４に係る電子モジュールの一例であるパワーモジュールの外観斜視図である。 図１５のＸＶＩ−ＸＶＩ線から見た断面図である。 図１６に示される共通コレクタ電極のＸ軸方向における一方端部と絶縁層との間に発生する剥離を検知するための故障検知回路の回路図である。 図１６に示される共通コレクタ電極のＸ軸方向における他方端部と絶縁層との間に発生する剥離を検知するための故障検知回路の回路図である。 実施の形態５に係るパワーモジュールの機能構成を示す機能ブロック図である。 実施の形態５の変形例に係るパワーモジュールの機能構成および外部の判定回路を併せて示す図である。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は原則として繰り返さない。
実施の形態１．
図１は、実施の形態１に係る電子モジュールの一例であるパワーモジュール１の外観斜視図である。図２は、図１のＩＩ−ＩＩ線から見た断面図である。図１および図２に示されるように、パワーモジュール１は、パワー素子ＰＥ１，ＰＥ２と、絶縁層ＩＬ１〜ＩＬ３と、配線層ＷＬ１〜ＷＬ２と、容量電圧変換器ＣＶ１１，ＣＶ２１と、ヒートシンク基板ＨＳ１とを備える。図１においては配線層に配置されている電極を見易くするため、図２に示される絶縁層ＩＬ２，ＩＬ３を示していない。
ヒートシンク基板ＨＳ１、絶縁層ＩＬ１、配線層ＷＬ１、絶縁層ＩＬ２、配線層ＷＬ２、および絶縁層ＩＬ３は、この順にＺ軸方向に積層されている。ヒートシンク基板ＨＳ１は、本発明の特定導体に対応する。
配線層ＷＬ１は、容量電圧変換器ＣＶ１１，ＣＶ２１、電極Ｅ１１〜Ｅ１４，Ｅ２１〜Ｅ２４、および引き出し線ＬＮ１１〜ＬＮ１４，ＬＮ２１〜ＬＮ２４を含む。電極Ｅ１１〜Ｅ１４は、引き出し線ＬＮ１１〜ＬＮ１４にそれぞれ接続されている。引き出し線ＬＮ１１〜ＬＮ１４は、不図示の配線によって容量電圧変換器ＣＶ１１に接続されている。電極Ｅ２１〜Ｅ２４は、引き出し線ＬＮ２１〜ＬＮ２４にそれぞれ接続されている。引き出し線ＬＮ２１〜ＬＮ２４は、不図示の配線によって容量電圧変換器ＣＶ２１に接続されている。容量電圧変換器ＣＶ１１およびＣＶ２１は、同様の回路構成を有する。
電極Ｅ１１，Ｅ１４，Ｅ２１，Ｅ２４の各々は、絶縁層ＩＬ１を介してヒートシンク基板ＨＳ１に対向している。電極Ｅ１１，Ｅ１４，Ｅ２１，Ｅ２４の各々は、本発明の検知電極に対応する。電極Ｅ１１，Ｅ１４，Ｅ２１，Ｅ２４の各々は、Ｙ軸方向においてヒートシンク基板ＨＳ１の中央部分よりも外周側に寄るように配置されている。電極Ｅ１１およびＥ１４は、Ｘ軸に平行な不図示の対称軸について対称に配置されている。Ｚ軸方向から平面視したときの電極Ｅ１１の面積とＥ１４の面積とは略等しい。電極Ｅ２１およびＥ２４は、Ｘ軸に平行な不図示の対称軸について対称に配置されている。Ｚ軸方向から平面視したときの電極Ｅ２１の面積とＥ２４の面積とは略等しい。
電極Ｅ１２，Ｅ１３，Ｅ２２，Ｅ２３の各々は、本発明のキャパシタ電極に対応する。電極Ｅ１２およびＥ１３は、Ｘ軸に平行な不図示の対称軸について対称に配置されている。Ｚ軸方向から平面視したときの電極Ｅ１２の面積とＥ１３の面積とは略等しい。電極Ｅ２２およびＥ２３は、Ｘ軸に平行な不図示の対称軸について対称に配置されている。Ｚ軸方向から平面視したときの電極Ｅ２２の面積とＥ２３の面積とは略等しい。
配線層ＷＬ２は、電極Ｅ１５，Ｅ１６，Ｅ２５，Ｅ２６、引き出し線ＬＮ１５，ＬＮ１６，ＬＮ２５，ＬＮ２６を含む。電極Ｅ１５，Ｅ１６，Ｅ２５，Ｅ２６の各々は、本発明の検知電極に対応する。
電極Ｅ１５およびＥ１６は、引き出し線ＬＮ１５およびＬＮ１６にそれぞれ接続されている。引き出し線ＬＮ１５およびＬＮ１６は、不図示の配線によって容量電圧変換器ＣＶ１１に接続されている。電極Ｅ１５およびＥ１６は、絶縁層ＩＬ２を介して電極Ｅ１２およびＥ１３にそれぞれ対向している。電極Ｅ１５およびＥ１６は、Ｘ軸に平行な不図示の対称軸について対称に配置されている。Ｚ軸方向から平面視したときの電極Ｅ１５の面積とＥ１６の面積とは略等しい。
電極Ｅ２５およびＥ２６は、引き出し線ＬＮ２５およびＬＮ２６にそれぞれ接続されている。引き出し線ＬＮ２５およびＬＮ２６は、不図示の配線によって容量電圧変換器ＣＶ２１に接続されている。電極Ｅ２５およびＥ２６は、絶縁層ＩＬ２を介して電極Ｅ２２およびＥ２３にそれぞれ対向している。電極Ｅ２５およびＥ２６は、Ｘ軸に平行な不図示の対称軸について対称に配置されている。Ｚ軸方向から平面視したときの電極Ｅ２５の面積とＥ２６の面積とは略等しい。
パワー素子ＰＥ１およびＰＥ２は、絶縁層ＩＬ３に配置されている。パワー素子ＰＥ１は、半導体スイッチＩＧ１と、ダイオードＤ１と、共通コレクタ電極ＣＥ１とを含む。半導体スイッチＩＧ１およびダイオードＤ１は、共通コレクタ電極ＣＥ１に配置されている。パワー素子ＰＥ２は、半導体スイッチＩＧ２と、ダイオードＤ２と、共通コレクタ電極ＣＥ２とを含む。半導体スイッチＩＧ２およびダイオードＤ２は、共通コレクタ電極ＣＥ２に配置されている。半導体スイッチＩＧ１，ＩＧ２の各々は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を含む。共通コレクタ電極ＣＥ１，ＣＥ２の各々は、本発明の特定導体に対応する。
電極Ｅ１５およびＥ１６の各々は、絶縁層ＩＬ３を介して共通コレクタ電極ＣＥ１に対向している。電極Ｅ１５に対向している共通コレクタ電極ＣＥ１の部分と電極Ｅ１５との間には、容量が形成されている。電極Ｅ１６に対向している共通コレクタ電極ＣＥ１の部分と電極Ｅ１６との間には、容量が形成されている。
電極Ｅ２５およびＥ２６の各々は、絶縁層ＩＬ３を介して共通コレクタ電極ＣＥ２に対向している。電極Ｅ２５に対向している共通コレクタ電極ＣＥ２の部分と電極Ｅ２５との間には、容量が形成されている。電極Ｅ２６に対向している共通コレクタ電極ＣＥ２の部分と電極Ｅ２６との間には、容量が形成されている。
パワーモジュール１においては、たとえば図３に示されるように、温度サイクルにより共通コレクタ電極ＣＥ１と絶縁層ＩＬ３との間、あるいは絶縁層ＩＬ１とヒートシンク基板ＨＳ１との間に剥離が生じる場合がある。パワーモジュール１は、大きな電力を供給することもあるため、使用時に大きく発熱する場合がある。そのため、図３に示されるような剥離が生じると、当該剥離が発生した部分において熱伝導が妨げられる。パワーモジュール１に発生した熱が外部に放熱されにくくなるため、パワーモジュール１が故障する可能性が高まる。
そこでパワーモジュール１においては、絶縁層を介して対向する２つの電極間に剥離が発生した場合に、当該２つの電極によって形成される容量が小さくなることに着目して、剥離が発生したことを検知する。以下では、図４〜図６を用いて、本発明の剥離検知のメカニズムについて説明する。
図４は、電極Ｅ１，Ｅ２と絶縁層ＩＬ１０とがＺ軸方向に積層された積層体１０を示す図である。図４に示されるように、積層体１０は、直方体である。積層体１０においては、電極Ｅ１、絶縁層ＩＬ１０、および電極Ｅ２がこの順にＺ軸方向に積層されている。電極Ｅ１とＥ２とは、絶縁層ＩＬ１０を介して対向し、キャパシタＣ１０を形成している。図４においては、電極Ｅ２が絶縁層ＩＬ１０から剥離している。
図５は、図４に示される電極Ｅ１とＥ２との間に形成されるキャパシタＣ１０を示す図である。図５に示されるようにキャパシタＣ１０は、キャパシタＣ１〜Ｃ３を含む。図５において、キャパシタＣ１およびＣ２は、電極Ｅ１とＥ２とが対向している部分のうち、剥離が生じている部分において形成される容量に対応する。キャパシタＣ３は、電極Ｅ１とＥ２とが対向している部分のうち、剥離が生じていない部分において形成される容量に対応する。図５に示されるように、キャパシタＣ１およびＣ２は、直列に接続されている。キャパシタＣ３は、直列に接続されているキャパシタＣ１およびＣ２に対して並列に接続されている。
積層体１０は真空に配置されているとし、真空の誘電率をε０とする。絶縁層ＩＬ１０の誘電率をε１とする。積層体１０のＸ軸方向の長さ（幅）をａ１、Ｙ軸方向の長さ（奥行）をｂ１、剥離が生じている積層体１０の部分（クラック）の幅をａ２、絶縁層ＩＬ１０のＺ軸方向の長さ（厚み）をｔ１、電極Ｅ２と絶縁層ＩＬ１０との最大距離（剥離量）をｄ１とする。キャパシタＣ１〜Ｃ３の容量は、以下の式（１）〜（３）で表される。
Figure 2018163507
キャパシタＣ１は、絶縁層ＩＬ１０の厚みｔ１と比較して剥離量ｄ１が非常に小さいとき（ｄ１≪ｔ１）、ほぼ０となる。この場合、電極Ｅ２と絶縁層ＩＬ１０との間に剥離が生じたことがキャパシタＣ１０の容量の変化にほとんど表れない。しかし、剥離量ｄ１がある程度大きくなると、電極Ｅ２と絶縁層ＩＬ１０との間に剥離が生じたことがキャパシタＣ１の容量の変化として現われる。たとえば幅ａ１を１ｅ−２（１．０×１０−２）、奥行きｂ１を５ｅ−３（５．０×１０−３）、剥離量ｄ１を１ｅ−６（１．０×１０−６）、およびクラックの幅ａ２を１ｅ−３（１．０×１０−３）とすると、キャパシタＣ１０の容量は、電極Ｅ２と絶縁層ＩＬ１０との間に剥離が生じたことにより、約０．０３％程度変動する。キャパシタＣ１０の容量が入力される容量電圧変換器、および当該容量電圧変換器に後続するＡＤ変換器のＳ／Ｎ比が７０ｄＢ程度であれば、剥離が生じたことによるキャパシタＣ１０の変動を検知することができる。
図６は、図５に示されるキャパシタＣ１０の容量の変化を検知する故障検知回路ＭＤ１０の回路図である。図６に示されるように、故障検知回路ＭＤ１０は、単一型の差動増幅器ＳＤ１と、キャパシタＣ１００と、スイッチＳＷ１０とを含む。
差動増幅器ＳＤ１の反転入力端子には、キャパシタＣ１０が接続されている。具体的には、キャパシタＣ１０に含まれる図４の電極Ｅ１が差動増幅器ＳＤ１の反転入力端子に接続されている。差動増幅器ＳＤ１の非反転入力端子には、基準電圧Ｖｒｅｆが入力される。
キャパシタＣ１００は、差動増幅器ＳＤ１の反転入力端子と差動増幅器ＳＤ１の出力端子Ｖｏｕｔとの間に接続されている。スイッチＳＷ１０は、差動増幅器ＳＤ１の反転入力端子と出力端子Ｖｏｕｔとの間でキャパシタＣ１００に対して並列に接続されている。スイッチＳＷ１０は、任意のタイミングで導通状態となり、キャパシタＣ１００に蓄えられた電荷をリセットする。スイッチＳＷ１０は、クロック信号に基づいて定期的に導通状態となって、キャパシタＣ１００に蓄えられた電荷をリセットしてもよい。
積層体１０に剥離が発生していない場合、キャパシタＣ１０には、Ｃ１０・Ｖｒｅｆの電荷が蓄えられている。積層体１０に図４に示されるような剥離が発生し、キャパシタＣ１０の容量がΔＣだけ減少したとする。キャパシタＣ１０に蓄えられない余剰電荷（ΔＣ・Ｖｒｅｆ）が発生し、差動増幅器ＳＤ１の反転入力端子の電圧が一時的に上昇する。当該余剰電荷がキャパシタＣ１００に蓄えられるように、差動増幅器ＳＤ１の出力電圧が低下してキャパシタＣ１００の両端電圧が増加する。すなわち、積層体１０に剥離が発生すると、キャパシタＣ１０の容量が減少し、その結果、差動増幅器ＳＤ１の出力電圧も低下する。
図６に示される故障検知回路ＭＤ１０によれば、積層体１０の電極Ｅ２と絶縁層ＩＬ１０との間に発生した剥離を、差動増幅器ＳＤ１の出力電圧の減少として検知することができる。たとえば、差動増幅器ＳＤ１からの出力電圧の極小値（ピーク）を、一定の時間に亘って不図示のマイクロコントローラで検知しておき、ピークが閾値を下回った時点で剥離の発生と判定することができる。また、差動増幅器ＳＤ１からの出力電圧の包絡線を用いてＡＭ（Amplitude Modulation）変調、あるいはピークホールドを行うことにより剥離の発生を判定しても良い。
図６においては単一型の差動増幅器を用いて本発明の剥離検知のメカニズムを説明した。本発明の剥離検知は、差動増幅器に接続されているキャパシタの容量が減少することにより余剰電荷が発生し、当該余剰電荷を他のキャパシタに蓄えるために差動増幅器の出力電圧が減少するという回路構成があれば実現可能である。当該回路構成は、全差動増幅器によっても実現することができる。
全差動増幅器においては、互いに逆相である出力信号が２つの出力端子にそれぞれ出力される。２つの出力信号の差をとることにより、単一型の差動増幅器に比べて２倍の信号振幅を得ることができる。すなわち、剥離の発生による出力電圧の変化量は、全差動増幅器の方が、単一型の差動増幅器よりも大きい。そのため、単一型の差動増幅器によっては検知することができない剥離であっても、全差動増幅器を用いることにより当該剥離を検知することができる場合がある。そこで実施の形態１においては、全差動増幅器を用いて剥離の検知を行なう。
図７は、図３に示される共通コレクタ電極ＣＥ１と絶縁層ＩＬ３との間に発生する剥離を検知するための故障検知回路ＭＤ１の回路図である。図７に示されるように、故障検知回路ＭＤ１は、可変キャパシタＣ１１，Ｃ１２、全差動増幅器ＦＤ１、キャパシタＣ１３，Ｃ１４、およびスイッチＳＷ１１，ＳＷ１２を含む。
可変キャパシタＣ１１は、半導体スイッチＩＧ１のコレクタ電極（共通コレクタ電極ＣＥ１）と全差動増幅器ＦＤ１の反転入力端子との間に接続されている。可変キャパシタＣ１２は、半導体スイッチＩＧ１のコレクタ電極と全差動増幅器ＦＤ１の非反転入力端子との間に接続されている。
キャパシタＣ１３は、全差動増幅器ＦＤ１の反転入力端子と出力端子Ｖ１ｐとの間に接続されている。スイッチＳＷ１１は、全差動増幅器ＦＤ１の反転入力端子と出力端子Ｖ１ｐとの間でキャパシタＣ１３に対して並列に接続されている。スイッチＳＷ１１は、任意のタイミングで導通状態となり、キャパシタＣ１３に蓄えられた電荷をリセットする。スイッチＳＷ１１は、クロック信号に基づいて定期的に導通状態となって、キャパシタＣ１３に蓄えられた電荷をリセットしてもよい。
キャパシタＣ１４は、全差動増幅器ＦＤ１の非反転入力端子と出力端子Ｖ１ｎとの間に接続されている。スイッチＳＷ１２は、全差動増幅器ＦＤ１の非反転入力端子と出力端子Ｖ１ｎとの間でキャパシタＣ１４に対して並列に接続されている。スイッチＳＷ１２は、任意のタイミングで導通状態となり、キャパシタＣ１４に蓄えられた電荷をリセットする。スイッチＳＷ１２は、クロック信号に基づいて定期的に導通状態となって、キャパシタＣ１４に蓄えられた電荷をリセットしてもよい。
図３および図７を参照しながら、可変キャパシタＣ１１は、共通コレクタ電極ＣＥ１の電極Ｅ１５に対向する部分と電極Ｅ１５との間に形成される容量に対応する。電極Ｅ１５は、全差動増幅器ＦＤ１の反転入力端子に接続されている。可変キャパシタＣ１２は、共通コレクタ電極ＣＥ１の電極Ｅ１６に対向する部分と電極Ｅ１６との間に形成される容量に対応する。電極Ｅ１６は、全差動増幅器ＦＤ１の非反転入力端子に接続されている。
キャパシタＣ１３は、電極Ｅ１５とＥ１２との間に形成される容量に対応する。電極Ｅ１２は、全差動増幅器ＦＤ１の出力端子Ｖ１ｐに接続されている。キャパシタＣ１４は、電極Ｅ１６とＥ１３との間に形成される容量に対応する。電極Ｅ１３は、全差動増幅器ＦＤ１の出力端子Ｖ１ｎに接続されている。
図７に示される全差動増幅器ＦＤ１およびスイッチＳＷ１１，ＳＷ１２は、図１に示される容量電圧変換器ＣＶ１１に実装されている。
図８は、図３に示されるヒートシンク基板ＨＳ１と絶縁層ＩＬ１との間の剥離を検知するための故障検知回路ＭＤ２の回路図である。図８に示されるように、故障検知回路ＭＤ２は、可変キャパシタＣ２１，Ｃ２２、全差動増幅器ＦＤ２、キャパシタＣ２３，Ｃ２４、およびスイッチＳＷ２１，ＳＷ２２を含む。
可変キャパシタＣ２１は、ヒートシンク基板ＨＳ１と全差動増幅器ＦＤ２の反転入力端子との間に接続されている。可変キャパシタＣ２２は、ヒートシンク基板ＨＳ１と全差動増幅器ＦＤ２の非反転入力端子との間に接続されている。
キャパシタＣ２３は、全差動増幅器ＦＤ２の反転入力端子と出力端子Ｖ２ｐとの間に接続されている。スイッチＳＷ２１は、全差動増幅器ＦＤ２の反転入力端子と出力端子Ｖ２ｐとの間でキャパシタＣ２３に対して並列に接続されている。スイッチＳＷ２１は、任意のタイミングで導通状態となり、キャパシタＣ２３に蓄えられた電荷をリセットする。スイッチＳＷ２１は、クロック信号に基づいて定期的に導通状態となって、キャパシタＣ２３に蓄えられた電荷をリセットしてもよい。
キャパシタＣ２４は、全差動増幅器ＦＤ２の非反転入力端子と出力端子Ｖ２ｎとの間に接続されている。スイッチＳＷ２２は、全差動増幅器ＦＤ２の非反転入力端子と出力端子Ｖ２ｎとの間でキャパシタＣ２４に対して並列に接続されている。スイッチＳＷ２２は、任意のタイミングで導通状態となり、キャパシタＣ２４に蓄えられた電荷をリセットする。スイッチＳＷ２２は、クロック信号に基づいて定期的に導通状態となって、キャパシタＣ２４に蓄えられた電荷をリセットしてもよい。
図３および図８を参照しながら、可変キャパシタＣ２１は、ヒートシンク基板ＨＳ１の電極Ｅ１１に対向する部分と電極Ｅ１１との間に形成される容量に対応する。電極Ｅ１１は、全差動増幅器ＦＤ２の反転入力端子に接続されている。可変キャパシタＣ２２は、ヒートシンク基板ＨＳ１の電極Ｅ１４に対向する部分と電極Ｅ１４との間に形成される容量に対応する。電極Ｅ１４は、全差動増幅器ＦＤ２の非反転入力端子に接続されている。
図８に示される全差動増幅器ＦＤ２、キャパシタＣ２３，Ｃ２４、およびスイッチＳＷ２１，ＳＷ２２は、図１に示される容量電圧変換器ＣＶ１１に実装されている。
実施の形態１においては、パワー素子に含まれる半導体スイッチがＩＧＢＴを含み、ＩＧＢＴのコレクタ電極と絶縁層との間に生じる剥離が検知される場合を説明した。半導体スイッチは、ＦＥＴ（Field Effect Transistor）を含んでもよい。その場合、ＦＥＴのドレイン電極が本発明の特定導体に対応する。実施の形態１に係る電子モジュールによれば、ドレイン電極と絶縁層との間に発生する剥離を検知することができる。
以上、実施の形態１に係る電子モジュールによれば、容量電圧変換器から出力される電圧を参照することにより、特定基板と絶縁層との間に発生した剥離を検知することができる。また、実施の形態１に係る電子モジュールによれば、全差動増幅器を用いることにより、単一型の差動増幅器を用いる場合よりも高精度に特定基板と絶縁層との間に発生した剥離を検知することができる。さらに、実施の形態１に係る電子モジュールによれば、２つの特定導体の各々について剥離を検知することができる。
実施の形態２．
実施の形態１においては、共通コレクタ電極と絶縁層との間の剥離、およびヒートシンク基板と絶縁層との間の剥離の双方を検知することができる。すなわち、実施の形態１においては、２つの特定導体の各々について剥離を検知することができる場合について説明した。実施の形態２においては、２つの特定導体のうち一方の特定導体についてのみ剥離を検知する場合について説明する。
図９は、実施の形態２に係る電子モジュールの一例であるパワーモジュール２の外観斜視図である。図１０は、図９のＸ−Ｘ線から見た断面図である。図９および図１０に示されるパワーモジュール２の構成は、図１および図２に示されるパワーモジュール１の構成から絶縁層ＩＬ２，ＩＬ３、電極Ｅ１２，Ｅ１３，Ｅ１５，Ｅ１６，Ｅ２２，Ｅ２３，Ｅ２５，Ｅ２６、引き出し線ＬＮ１２，ＬＮ１３，ＬＮ１５，ＬＮ１６，ＬＮ２２，ＬＮ２３，ＬＮ２５，ＬＮ２６が除かれるとともに、図１の容量電圧変換器ＣＶ１１，ＣＶ２１が、容量電圧変換器ＣＶ１２，ＣＶ２２にそれぞれ置換された構成である。
パワー素子ＰＥ１，ＰＥ２は、絶縁層ＩＬ１に配置されている。容量電圧変換器ＣＶ１２には、図８に示される全差動増幅器ＦＤ２、キャパシタＣ２３，Ｃ２４、およびスイッチＳＷ２１，ＳＷ２２が実装されている。パワーモジュール２においては、図８に示される故障検知回路ＭＤ２が形成されている。容量電圧変換器ＣＶ１２およびＣＶ２２は、同様の回路構成を有する。
図９および図１０に示されるパワーモジュール２においては、ヒートシンク基板ＨＳ１と絶縁層ＩＬ１との間に生じる剥離が図８に示される故障検知回路ＭＤ２によって検知される一方で、共通コレクタ電極ＣＥ１と絶縁層との間に生じる剥離は検知されない。しかし、パワーモジュール２は、絶縁層の数および電極の数が図１のパワーモジュール１よりも少なくても済むため、パワーモジュール１よりも製造コストを抑制することができるとともに、図１０に示されるように小型化・低背化することができる。
以上、実施の形態２に係る電子モジュールによれば、容量電圧変換器から出力される電圧を参照することにより、特定基板と絶縁層との間に発生した剥離を検知することができる。また、実施の形態２に係る電子モジュールによれば、全差動増幅器を用いることにより、単一型の差動増幅器を用いる場合よりも高精度に特定基板と絶縁層との間に発生した剥離を検知することができる。さらに、実施の形態２に係る電子モジュールによれば、実施の形態１よりも製造コストを抑制することができるとともに、小型化・低背化することができる。
実施の形態３．
実施の形態１においては、故障検知回路に含まれるキャパシタに含まれるキャパシタ電極が、容量電圧変換器の外部に配置されている場合について説明した。実施の形態３においては、故障検知回路に含まれるキャパシタが、容量電圧変換器の内部において実装されている場合について説明する。
図１１は、実施の形態３に係る電子モジュールの一例であるパワーモジュール３の外観斜視図である。図１２は、図１１のＸＩＩ−ＸＩＩ線から見た断面図である。図１１および図１２に示されるパワーモジュール３の構成は、図１および図２に示されるパワーモジュール１の構成から絶縁層ＩＬ３、電極Ｅ１５，Ｅ１６，Ｅ２５，Ｅ２６、引き出し線ＬＮ１５，ＬＮ１６、ＬＮ２５，ＬＮ２６が除かれているとともに、図１の容量電圧変換器ＣＶ１１，ＣＶ２１が、容量電圧変換器ＣＶ１３，ＣＶ２３にそれぞれ置換された構成である。容量電圧変換器ＣＶ１３およびＣＶ２３は、同様の回路構成を有する。
パワー素子ＰＥ１，ＰＥ２は、絶縁層ＩＬ２に配置されている。電極Ｅ１２およびＥ１３の各々は、絶縁層ＩＬ２を介して共通コレクタ電極ＣＥ１に対向している。電極Ｅ１２に対向している共通コレクタ電極ＣＥ１の部分と電極Ｅ１２との間には、容量が形成されている。電極Ｅ１３に対向している共通コレクタ電極ＣＥ１の部分と電極Ｅ１３との間には、容量が形成されている。
図１３は、図１２に示される共通コレクタ電極ＣＥ１と絶縁層ＩＬ２との間の剥離を検知するための故障検知回路ＭＤ３の回路図である。図１３に示されるように、故障検知回路ＭＤ３は、可変キャパシタＣ３１，Ｃ３２、全差動増幅器ＦＤ３、キャパシタＣ３３，Ｃ３４、およびスイッチＳＷ３１，ＳＷ３２を含む。
可変キャパシタＣ３１は、半導体スイッチＩＧ１のコレクタ電極と全差動増幅器ＦＤ３の反転入力端子との間に接続されている。可変キャパシタＣ３２は、半導体スイッチＩＧ１のコレクタ電極と全差動増幅器ＦＤ３の非反転入力端子との間に接続されている。
キャパシタＣ３３は、全差動増幅器ＦＤ３の反転入力端子と出力端子Ｖ３ｐとの間に接続されている。スイッチＳＷ３１は、全差動増幅器ＦＤ３の反転入力端子と出力端子Ｖ３ｐとの間でキャパシタＣ３３に対して並列に接続されている。スイッチＳＷ３１は、任意のタイミングで導通状態となり、キャパシタＣ３３に蓄えられた電荷をリセットする。スイッチＳＷ３１は、クロック信号に基づいて定期的に導通状態となって、キャパシタＣ３３に蓄えられた電荷をリセットしてもよい。
キャパシタＣ３４は、全差動増幅器ＦＤ３の非反転入力端子と出力端子Ｖ３ｎとの間に接続されている。スイッチＳＷ３２は、全差動増幅器ＦＤ３の非反転入力端子と出力端子Ｖ３ｎとの間でキャパシタＣ３４に対して並列に接続されている。スイッチＳＷ３２は、任意のタイミングで導通状態となり、キャパシタＣ３４に蓄えられた電荷をリセットする。スイッチＳＷ３２は、クロック信号に基づいて定期的に導通状態となって、キャパシタＣ３４に蓄えられた電荷をリセットしてもよい。
図１２および図１３を参照しながら、可変キャパシタＣ３１は、共通コレクタ電極ＣＥ１の電極Ｅ１２に対向する部分と電極Ｅ１２との間に形成される容量に対応する。電極Ｅ１２は、全差動増幅器ＦＤ３の反転入力端子に接続されている。可変キャパシタＣ３２は、共通コレクタ電極ＣＥ１の電極Ｅ１３に対向する部分と電極Ｅ１３との間に形成される容量に対応する。電極Ｅ１３は、全差動増幅器ＦＤ３の非反転入力端子に接続されている。
図１２に示される全差動増幅器ＦＤ３、キャパシタＣ３３，Ｃ３４、およびスイッチＳＷ３１，ＳＷ３２は、図１１に示される容量電圧変換器ＣＶ１３に実装されている。容量電圧変換器ＣＶ１３においては、図８に示されるヒートシンク基板ＨＳ１と絶縁層ＩＬ３との間に発生する剥離を検知するための故障検知回路ＭＤ２が形成されている。
パワーモジュール３においては、キャパシタＣ３３，Ｃ３４が容量電圧変換器ＣＶ１３に実装されているため、絶縁層の数および電極の数が図１のパワーモジュール１よりも少ない。そのため、パワーモジュール１よりも製造コストを抑制することができるとともに、小型化・低背化することができる。
以上、実施の形態３に係る電子モジュールによれば、容量電圧変換器から出力される電圧を参照することにより、特定基板と絶縁層との間に発生した剥離を検知することができる。また、実施の形態３に係る電子モジュールによれば、全差動増幅器を用いることにより、単一型の差動増幅器を用いる場合よりも高精度に特定基板と絶縁層との間に発生した剥離を検知することができる。実施の形態３に係る電子モジュールによれば、２つの特定導体の各々について剥離を検知することができる。さらに、実施の形態３に係る電子モジュールによれば、実施の形態１に係る電子モジュールよりも製造コストを抑制することができるとともに、小型化・低背化することができる。
実施の形態４．
実施の形態１においては、１つの特定導体に対応する検知電極が２つである場合について説明した。実施の形態１に係る電子モジュールによれば、剥離が生じて各検知電極と特定導体との距離が変化すると、各検知電極と特定導体との間で形成されている容量が変化するため、当該剥離を検知することができる。しかし、各検知電極と特定導体との距離の変化量が略同じであるという限定的な場合に、当該剥離を検知することが困難になり得る。
図１４は、図２に示されるパワーモジュール１において、共通コレクタ電極ＣＥ１のＸ軸方向の両側に剥離が生じた様子を示す図である。図１４において、剥離が生じたことによる共通コレクタ電極ＣＥ１と電極Ｅ１５との距離の変化量と、共通コレクタ電極ＣＥ１と電極Ｅ１６との距離の変化量とが略同じである場合、図７に示される可変キャパシタＣ１１およびＣ１２の各容量の変化量は略同じとなる。全差動増幅器ＦＤ１の反転入力端子と非反転入力端子との間の電圧差は剥離が生じてもほとんど変化しないため、全差動増幅器ＦＤ１の出力電圧もほとんど変化しない。図１４に示されるように、特定導体の両側に同程度の剥離が生じた場合、実施の形態１に係る電子モジュールによっては当該剥離を検知することが困難になり得る。
そこで実施の形態４においては、１つの特定導体に対して、直線状に配置された４つの検知電極を用いる場合について説明する。実施の形態４においては、２つの検知電極を用いて特定導体の一方の側に発生する剥離を検知し、他の２つの検知電極を用いて特定導体の他方の側に発生する剥離を検知する。実施の形態４に係る電子モジュールによれば、特定導体の両側に同程度の剥離が生じた場合でも、当該剥離を検知することができる。
図１５は、実施の形態４に係る電子モジュールの一例であるパワーモジュール４の外観斜視図である。図１６は、図１５のＸＶＩ−ＸＶＩ線から見た断面図である。図１５および図１６に示されるパワーモジュール４においては、図１および図２に示されるパワーモジュール１の構成から絶縁層ＩＬ３、電極Ｅ１５，Ｅ１６，Ｅ２５，Ｅ２６、引き出し線ＬＮ１５，ＬＮ１６，ＬＮ２５，ＬＮ２６が除かれている。パワーモジュール４においては、パワーモジュール１の電極Ｅ１２およびＥ１３に替えて、電極Ｅ１２１，Ｅ１２２，Ｅ１３１，Ｅ１３２が配置されている。パワーモジュール４においては、パワーモジュール１の電極Ｅ２２およびＥ２３に替えて、電極Ｅ２２１，Ｅ２２２，Ｅ２３１，Ｅ２３２が配置されている。パワーモジュール４においては、パワーモジュール１の構成に引き出し線ＬＮ１２２，ＬＮ１３２，ＬＮ２２２，ＬＮ２３２が加えられている。パワーモジュール４においては、図１の容量電圧変換器ＣＶ１１，ＣＶ２１が、容量電圧変換器ＣＶ１４，ＣＶ２４にそれぞれ置換されている。
パワー素子ＰＥ１，ＰＥ２は、絶縁層ＩＬ２に配置されている。容量電圧変換器ＣＶ１４およびＣＶ２４は、同様の回路構成を有する。
電極Ｅ１２２，Ｅ１３２は、Ｘ軸方向において電極Ｅ１２１とＥ１３１との間に配置されている。電極Ｅ１２１，Ｅ１２２，Ｅ１３２，Ｅ１３１は、Ｘ軸方向においてこの順に直線状に配置されている。電極Ｅ１２１，Ｅ１２２，Ｅ１３２，Ｅ１３１は、引き出し線ＬＮ１２，ＬＮ１２２，ＬＮ１３２，ＬＮ１３にそれぞれ接続されている。引き出し線ＬＮ１２，ＬＮ１２２，ＬＮ１３２，ＬＮ１３は、容量電圧変換器ＣＶ１４に不図示の配線によって接続されている。
電極Ｅ２２２，Ｅ２３２は、Ｘ軸方向において電極Ｅ２２１とＥ２３１との間に配置されている。電極Ｅ２２１，Ｅ２２２，Ｅ２３２，Ｅ２３１は、Ｘ軸方向においてこの順に直線状に配置されている。電極Ｅ２２１，Ｅ２２２，Ｅ２３２，Ｅ２３１は、引き出し線ＬＮ２２，ＬＮ２２２，ＬＮ２３２，ＬＮ２３にそれぞれ接続されている。引き出し線ＬＮ２２，ＬＮ２２２，ＬＮ２３２，ＬＮ２３は、容量電圧変換器ＣＶ２４に不図示の配線によって接続されている。
図１６を参照しながら、電極Ｅ１２１，Ｅ１２２，Ｅ１３２，Ｅ１３１の各々は、絶縁層ＩＬ２を介して共通コレクタ電極ＣＥ１に対向している。電極Ｅ１２１に対向している共通コレクタ電極ＣＥ１の部分と電極Ｅ１２１との間には、容量が形成されている。電極Ｅ１２２に対向している共通コレクタ電極ＣＥ１の部分と電極Ｅ１２２との間には、容量が形成されている。電極Ｅ１３２に対向している共通コレクタ電極ＣＥ１の部分と電極Ｅ１３２との間には、容量が形成されている。電極Ｅ１３１に対向している共通コレクタ電極ＣＥ１の部分と電極Ｅ１３１との間には、容量が形成されている。
図１７は、図１６に示される共通コレクタ電極ＣＥ１のＸ軸方向における一方端部と絶縁層ＩＬ２との間に発生する剥離を検知するための故障検知回路ＭＤ４１の回路図である。図１７に示されるように、故障検知回路ＭＤ４１は、可変キャパシタＣ４１１，Ｃ４１２、全差動増幅器ＦＤ４１、キャパシタＣ４１３，Ｃ４１４、およびスイッチＳＷ４１１，ＳＷ４１２を含む。
可変キャパシタＣ４１１は、半導体スイッチＩＧ１のコレクタ電極と全差動増幅器ＦＤ４１の反転入力端子との間に接続されている。可変キャパシタＣ４１２は、半導体スイッチＩＧ１のコレクタ電極と全差動増幅器ＦＤ４１の非反転入力端子との間に接続されている。
キャパシタＣ４１３は、全差動増幅器ＦＤ４１の反転入力端子と出力端子Ｖ４１ｐとの間に接続されている。スイッチＳＷ４１１は、全差動増幅器ＦＤ４１の反転入力端子と出力端子Ｖ４１ｐとの間でキャパシタＣ４１３に対して並列に接続されている。スイッチＳＷ４１１は、任意のタイミングで導通状態となり、キャパシタＣ４１３に蓄えられた電荷をリセットする。スイッチＳＷ４１１は、クロック信号に基づいて定期的に導通状態となって、キャパシタＣ４１３に蓄えられた電荷をリセットしてもよい。
キャパシタＣ４１４は、全差動増幅器ＦＤ４１の非反転入力端子と出力端子Ｖ４１ｎとの間に接続されている。スイッチＳＷ４１２は、全差動増幅器ＦＤ４１の非反転入力端子と出力端子Ｖ４１ｎとの間でキャパシタＣ４１４に対して並列に接続されている。スイッチＳＷ４１２は、任意のタイミングで導通状態となり、キャパシタＣ４１４に蓄えられた電荷をリセットする。スイッチＳＷ４１２は、クロック信号に基づいて定期的に導通状態となって、キャパシタＣ４１４に蓄えられた電荷をリセットしてもよい。
図１６および図１７を参照しながら、可変キャパシタＣ４１１は、電極Ｅ１２１に対向する共通コレクタ電極ＣＥ１の部分と電極Ｅ１２１との間に形成される容量に対応する。電極Ｅ１２１は、全差動増幅器ＦＤ４１の反転入力端子に接続される。可変キャパシタＣ４１２は、電極Ｅ１２２に対向する共通コレクタ電極ＣＥ１の部分と電極Ｅ１２２との間に形成される容量に対応する。電極Ｅ１２２は、全差動増幅器ＦＤ４１の非反転入力端子に接続される。
図１８は、図１６に示される共通コレクタ電極ＣＥ１のＸ軸方向における他方端部と絶縁層ＩＬ２との間の剥離を検知するための故障検知回路ＭＤ４２の回路図である。図１８に示されるように、故障検知回路ＭＤ４２は、可変キャパシタＣ４２１，Ｃ４２２、全差動増幅器ＦＤ４２、キャパシタＣ４２３，Ｃ４２４、およびスイッチＳＷ４２１，ＳＷ４２２を含む。
可変キャパシタＣ４２１は、半導体スイッチＩＧ１のコレクタ電極と全差動増幅器ＦＤ４２の反転入力端子との間に接続されている。可変キャパシタＣ４２２は、半導体スイッチＩＧ１のコレクタ電極と全差動増幅器ＦＤ４２の非反転入力端子との間に接続されている。
キャパシタＣ４２３は、全差動増幅器ＦＤ４２の反転入力端子と出力端子Ｖ４２ｐとの間に接続されている。スイッチＳＷ４２１は、全差動増幅器ＦＤ４２の反転入力端子と出力端子Ｖ４２ｐとの間でキャパシタＣ４２３に対して並列に接続されている。スイッチＳＷ４２１は、任意のタイミングで導通状態となり、キャパシタＣ４２３に蓄えられた電荷をリセットする。スイッチＳＷ４２１は、クロック信号に基づいて定期的に導通状態となって、キャパシタＣ４２３に蓄えられた電荷をリセットしてもよい。
キャパシタＣ４２４は、全差動増幅器ＦＤ４２の非反転入力端子と出力端子Ｖ４２ｎとの間に接続されている。スイッチＳＷ４２２は、全差動増幅器ＦＤ４２の非反転入力端子と出力端子Ｖ４２ｎとの間でキャパシタＣ４２４に対して並列に接続されている。スイッチＳＷ４２２は、任意のタイミングで導通状態となり、キャパシタＣ４２４に蓄えられた電荷をリセットする。スイッチＳＷ４２２は、クロック信号に基づいて定期的に導通状態となって、キャパシタＣ４２４に蓄えられた電荷をリセットしてもよい。
図１６および図１８を参照しながら、可変キャパシタＣ４２１は、電極Ｅ１３１に対向する共通コレクタ電極ＣＥ１の部分と電極Ｅ１３１との間に形成される容量に対応する。電極Ｅ１３１は、全差動増幅器ＦＤ４２の反転入力端子に接続される。可変キャパシタＣ４２２は、電極Ｅ１３２に対向する共通コレクタ電極ＣＥ１の部分と電極Ｅ１３２との間に形成される容量に対応する。電極Ｅ１３２は、全差動増幅器ＦＤ４２の非反転入力端子に接続される。
図１７に示される全差動増幅器ＦＤ４１、キャパシタＣ４１３，Ｃ４１４、およびスイッチＳＷ４１１，ＳＷ４１２は、図１５に示される容量電圧変換器ＣＶ１４に実装されている。図１８に示される全差動増幅器ＦＤ４２、キャパシタＣ４２３，Ｃ４２４、およびスイッチＳＷ４２１，ＳＷ４２２は、容量電圧変換器ＣＶ１４に実装されている。パワーモジュール４においては、図８に示されるヒートシンク基板ＨＳ１と絶縁層ＩＬ１との間の剥離を検知するための故障検知回路ＭＤ２が形成されている。
以上、実施の形態４に係る電子モジュールによれば、容量電圧変換器から出力される電圧を参照することにより、特定基板と絶縁層との間に発生した剥離を検知することができる。また、実施の形態４に係る電子モジュールによれば、全差動増幅器を用いることにより、単一型の差動増幅器を用いる場合よりも高精度に特定基板と絶縁層との間に発生した剥離を検知することができる。実施の形態４に係る電子モジュールによれば、２つの特定導体の各々について剥離を検知することができる。実施の形態４に係る電子モジュールによれば、実施の形態１に係る電子モジュールよりも製造コストを抑制することができるとともに、小型化・低背化することができる。さらに、実施の形態４に係る電子モジュールによれば、特定導体の両側に同程度の剥離が生じた場合でも、当該剥離を検知することができる。
実施の形態５．
実施の形態５においては、実施の形態１〜４に係る電子モジュールを用いたパワーモジュールについて説明する。図１９は、実施の形態５に係るパワーモジュール５の機能構成を示す機能ブロック図である。図１９に示されるように、パワーモジュール５は、電子モジュール５０と、判定回路５００とを備える。
電子モジュール５０の回路構成は、図６に示される故障検知回路ＭＤ１０と同様である。スイッチＳＷ１０、キャパシタＣ１０、および差動増幅器ＳＤ１は、容量電圧変換器ＣＶ５１に実装されている。電子モジュール５０の回路構成は、図７、８、１３、１７、および１８に示される回路構成を含んでいてもよい。
判定回路５００は、容量電圧変換器ＣＶ５１からの出力電圧を受けて、電子モジュール５０の状態を判定する。判定回路５００は、電子モジュール５０の状態が異常である場合、半導体スイッチＩＧ１に停止信号を出力して、電子モジュール５０を停止させる。
実施の形態５においては、判定回路がパワーモジュールに含まれる場合について説明した。判定回路は、パワーモジュールに含まれていなくてもよい。図２０は、実施の形態５の変形例に係るパワーモジュール５Ａの機能構成および外部の判定回路５００を併せて示す図である。図２０に示されるように、判定回路５００は、パワーモジュール５Ａの外部に設けられていてもよい。
以上、実施の形態５に係るパワーモジュールによれば、容量電圧変換器から出力される電圧を参照することにより、特定基板と絶縁層との間に発生した剥離を検知することにより、電子モジュールの劣化を判断することができる。
今回開示された各実施の形態は、矛盾しない範囲で適宜組み合わされて実施されることも予定されている。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１，２，３，４，５，５Ａ パワーモジュール、１０ 積層体、５０ 電子モジュール、５００ 判定回路、Ｃ１〜Ｃ３，Ｃ１０，Ｃ１３，Ｃ１４，Ｃ２３，Ｃ２４，Ｃ３３，Ｃ３４，Ｃ１００，Ｃ４１３，Ｃ４１４，Ｃ４２３，Ｃ４２４ キャパシタ、Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２，Ｃ３１，Ｃ３２，Ｃ４１１，Ｃ４１２，Ｃ４２１，Ｃ４２２ 可変キャパシタ、ＣＥ１，ＣＥ２ 共通コレクタ電極、ＣＶ１０，ＣＶ１１，ＣＶ１３，ＣＶ１４，ＣＶ２１，ＣＶ２３，ＣＶ２４，ＣＶ５１ 容量電圧変換器、Ｄ１，Ｄ２ ダイオード、Ｅ１，Ｅ２，Ｅ１１〜Ｅ１６，Ｅ２１〜Ｅ２６，Ｅ１２１，Ｅ１２２，Ｅ１３１，Ｅ１３２，Ｅ２２１，Ｅ２２２，Ｅ２３１，Ｅ２３２ 電極、ＦＤ１〜ＦＤ３，ＦＤ４１，ＦＤ４２ 全差動増幅器、ＨＳ１ ヒートシンク基板、ＩＧ１，ＩＧ２ 半導体スイッチ、ＩＬ１〜ＩＬ３，ＩＬ１０ 絶縁層、ＬＮ１１〜ＬＮ１６，ＬＮ２１〜ＬＮ２６，ＬＮ１２２，ＬＮ１３２，ＬＮ２２２，ＬＮ２３２ 引き出し線、ＭＤ１，ＭＤ２，ＭＤ３，ＭＤ１０，ＭＤ４１，ＭＤ４２ 故障検知回路、ＰＥ１，ＰＥ２ パワー素子、ＳＤ１ 差動増幅器、ＳＷ１０，ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２，ＳＷ３１，ＳＷ３２，ＳＷ４１１，ＳＷ４１２，ＳＷ４２１，ＳＷ４２２ スイッチ、Ｖ１ｎ，Ｖ１ｐ，Ｖ２ｎ，Ｖ２ｐ，Ｖ３ｐ，Ｖ３ｎ，Ｖ４１ｐ，Ｖ４１ｎ，Ｖ４２ｐ，Ｖ４２ｎ，Ｖｏｕｔ 出力端子、ＷＬ１，ＷＬ２ 配線層。

Claims (11)

  1. 第１特定導体と、
    第１絶縁層と、
    第１検知電極を含む第１配線層と、
    前記第１検知電極に接続された容量電圧変換器とを備え、
    前記第１検知電極は、前記第１絶縁層を介して前記第１特定導体の第１部分と対向し、前記第１部分との間に第１容量を形成し、
    前記容量電圧変換器は、前記第１容量に応じた電圧を出力するように構成されている、電子モジュール。
  2. 前記容量電圧変換器は、
    第１および第２入力端子と、第１出力端子とを有し、前記第１入力端子と前記第２入力端子との間の電圧差を前記第１出力端子に出力するように構成された第１差動増幅器と、
    前記第１入力端子と前記第１出力端子との間に接続された第１キャパシタとを含み、
    前記第１配線層は、前記第１入力端子に接続されている、請求項１に記載の電子モジュール。
  3. 前記第１配線層は、第２検知電極さらに含み、
    前記第１検知電極は、前記第１入力端子に接続され、
    前記第２検知電極は、前記第２入力端子に接続され、前記第１絶縁層を介して前記第１特定導体の第２部分と対向し、前記第２部分との間に容量を形成し、
    前記第１差動増幅器は、第２出力端子をさらに含み、前記電圧差を、第１信号として前記第１出力端子に出力するとともに、前記第１信号とは逆相の第２信号として前記第２出力端子に出力するように構成され、
    前記容量電圧変換器は、前記第２入力端子と前記第２出力端子との間に接続された第２キャパシタをさらに含む、請求項２に記載の電子モジュール。
  4. 第２絶縁層と、
    第１および第２キャパシタ電極を含む第２配線層とをさらに備え、
    前記第１キャパシタ電極は、前記第２絶縁層を介して前記第１検知電極と前記第１キャパシタを形成するとともに、前記第１出力端子に接続され、
    前記第２キャパシタ電極は、前記第２絶縁層を介して前記第２検知電極と前記第２キャパシタを形成するとともに、前記第２出力端子に接続されている、請求項３に記載の電子モジュール。
  5. 前記容量電圧変換器は、
    前記第１入力端子と前記第１出力端子との間で、前記第１キャパシタに対して並列に接続された第１スイッチと、
    前記第２入力端子と前記第２出力端子との間で、前記第２キャパシタに対して並列に接続された第２スイッチとをさらに備える、請求項３または請求項４に記載の電子モジュール。
  6. 第２特定導体と、
    第２絶縁層と、
    第３および第４検知電極を含む第２配線層とをさらに備え、
    前記容量電圧変換器は、
    第３および第４入力端子と第３および第４出力端子とを有し、前記第３入力端子と前記第４入力端子との電圧差を、前記第３出力端子に第３信号として出力するとともに、前記第４出力端子に前記第３信号とは逆相の第４信号として出力するように構成された第２差動増幅器と、
    前記第３入力端子と前記第３出力端子との間に接続された第３キャパシタと、
    前記第４入力端子と前記第４出力端子との間に接続された第４キャパシタとをさらに含み、
    前記第３検知電極は、前記第３入力端子に接続されるとともに、前記第２絶縁層を介して前記第２特定導体の第３部分に対向して前記第３部分との間に第３容量を形成し、
    前記第４検知電極は、前記第４入力端子に接続されるとともに、前記第２絶縁層を介して前記第２特定導体の第４部分に対向し、前記第４部分との間に第４容量を形成している、請求項３に記載の電子モジュール。
  7. 前記第１配線層は、第３および第４検知電極をさらに含み、
    前記容量電圧変換器は、
    第３および第４入力端子と第３および第４出力端子とを有し、前記第３入力端子と前記第４入力端子との間の電圧差を、前記第３出力端子に第３信号として出力するとともに、前記第４出力端子に前記第３信号とは逆相の第４信号として出力するように構成された第２差動増幅器と、
    前記第３入力端子と前記第３出力端子との間に接続された第３キャパシタと、
    前記第４入力端子と前記第４出力端子との間に接続された第４キャパシタとをさらに含み、
    前記第３検知電極は、前記第３入力端子に接続されるとともに、前記第１絶縁層を介して前記第１特定導体の第３部分に対向して前記第３部分との間に第３容量を形成し、
    前記第４検知電極は、前記第４入力端子に接続されるとともに、前記第１絶縁層を介して前記第１特定導体の第４部分に対向し、前記第４部分との間に第４容量を形成し、
    前記第２および第３検知電極は、前記第１検知電極と前記第４検知電極との間に配置されている、請求項３に記載の電子モジュール。
  8. 前記容量電圧変換器は、
    前記第３入力端子と前記第３出力端子との間で、前記第３キャパシタに対して並列に接続された第３スイッチと、
    前記第４入力端子と前記第４出力端子との間で、前記第４キャパシタに対して並列に接続された第４スイッチとをさらに備える、請求項６または請求項７に記載の電子モジュール。
  9. 前記第２入力端子には、基準電圧が入力される、請求項２に記載の電子モジュール。
  10. 請求項１〜９のいずれか１項に記載の電子モジュールと、
    前記容量電圧変換器から前記電圧を受けて、前記電子モジュールの状態を判定する判定回路とを備え、
    前記判定回路は、前記電子モジュールの状態が異常である場合、前記電子モジュールを停止させる、パワーモジュール。
  11. 請求項１〜９のいずれか１項に記載の電子モジュールを備え、
    前記容量電圧変換器は、前記電圧を外部の判定回路に出力し、
    前記判定回路は、前記電圧を受けて前記電子モジュールの状態を判定し、前記電子モジュールの状態が異常である場合、前記電子モジュールを停止させる、パワーモジュール。
JP2019504315A 2017-03-09 2017-11-08 電子モジュールおよびパワーモジュール Active JP6745972B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017044564 2017-03-09
JP2017044564 2017-03-09
PCT/JP2017/040243 WO2018163507A1 (ja) 2017-03-09 2017-11-08 電子モジュールおよびパワーモジュール

Publications (2)

Publication Number Publication Date
JPWO2018163507A1 true JPWO2018163507A1 (ja) 2019-12-12
JP6745972B2 JP6745972B2 (ja) 2020-08-26

Family

ID=63448562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019504315A Active JP6745972B2 (ja) 2017-03-09 2017-11-08 電子モジュールおよびパワーモジュール

Country Status (5)

Country Link
US (1) US10985719B2 (ja)
JP (1) JP6745972B2 (ja)
CN (1) CN110383474B (ja)
DE (1) DE112017007185B4 (ja)
WO (1) WO2018163507A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD906240S1 (en) * 2018-06-04 2020-12-29 Semikron Elektronik Gmbh & Co. Kg Powercore module
KR102523383B1 (ko) * 2018-11-16 2023-04-19 엘지디스플레이 주식회사 포토 센서가 내장된 표시패널과 이를 이용한 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005345207A (ja) * 2004-06-01 2005-12-15 Denso Corp 半導体力学量センサ
JP2013246557A (ja) * 2012-05-24 2013-12-09 Asahi Kasei Electronics Co Ltd タッチセンサの信号処理回路、およびタッチセンサ
JP2015064899A (ja) * 2011-07-12 2015-04-09 シャープ株式会社 タッチパネルシステムおよび電子機器
JP2015092140A (ja) * 2013-11-08 2015-05-14 株式会社明電舎 半導体モジュールの検査方法及び半導体システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565658A (en) * 1992-07-13 1996-10-15 Cirque Corporation Capacitance-based proximity with interference rejection apparatus and methods
JPH0778856A (ja) * 1993-06-30 1995-03-20 Hitachi Ltd 半導体装置
JP4207154B2 (ja) 2003-07-25 2009-01-14 株式会社デンソー スティッキング検査機能を有する静電容量式センサ装置及び検査方法並びにエアバッグシステム
JP4724488B2 (ja) 2005-02-25 2011-07-13 日立オートモティブシステムズ株式会社 集積化マイクロエレクトロメカニカルシステム
US7709876B2 (en) 2008-02-11 2010-05-04 International Business Machines Corporation Gap capacitors for monitoring stress in solder balls in flip chip technology
JP5532983B2 (ja) * 2010-02-04 2014-06-25 三菱電機株式会社 検出回路とそれを用いた半導体装置
JP2012033760A (ja) * 2010-07-30 2012-02-16 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP4955116B1 (ja) 2010-12-28 2012-06-20 シャープ株式会社 タッチパネルシステムおよび電子機器
WO2013073161A1 (ja) * 2011-11-15 2013-05-23 富士電機株式会社 静電容量検出回路
JP5947165B2 (ja) 2012-09-05 2016-07-06 ルネサスエレクトロニクス株式会社 電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005345207A (ja) * 2004-06-01 2005-12-15 Denso Corp 半導体力学量センサ
JP2015064899A (ja) * 2011-07-12 2015-04-09 シャープ株式会社 タッチパネルシステムおよび電子機器
JP2013246557A (ja) * 2012-05-24 2013-12-09 Asahi Kasei Electronics Co Ltd タッチセンサの信号処理回路、およびタッチセンサ
JP2015092140A (ja) * 2013-11-08 2015-05-14 株式会社明電舎 半導体モジュールの検査方法及び半導体システム

Also Published As

Publication number Publication date
US20200274505A1 (en) 2020-08-27
CN110383474B (zh) 2022-11-29
DE112017007185T5 (de) 2019-12-24
US10985719B2 (en) 2021-04-20
CN110383474A (zh) 2019-10-25
JP6745972B2 (ja) 2020-08-26
DE112017007185B4 (de) 2023-01-12
WO2018163507A1 (ja) 2018-09-13

Similar Documents

Publication Publication Date Title
JP4124867B2 (ja) 変換装置
KR100371116B1 (ko) 파워 반도체 모듈
JP6745972B2 (ja) 電子モジュールおよびパワーモジュール
CN105452853A (zh) 温湿度传感器
US9702766B2 (en) Capacitive temperature sensor comprising two capacitors as a voltage divider bridge
CN102449453B (zh) 具有高信号电压及高信号/噪声比的红外光传感器
US6911880B2 (en) Transmission line type noise filter with small size and simple structure, having excellent noise removing characteristic over wide band including high frequency band
US20230176148A1 (en) Magnetic sensor packaging structure with hysteresis coil
JP2006078249A (ja) 容量型半導体センサ
US2933665A (en) Directly strained, capacitance strain gage
US9878900B2 (en) Manufacturing method for a micromechanical pressure sensor device and corresponding micromechanical pressure sensor device
TWI739648B (zh) 堆疊型固態電容器、積體電路產品及電子產品
CN109416376A (zh) 电流测定装置
JPS63108763A (ja) 半導体集積回路
KR20090066609A (ko) 적층 세라믹 캐패시터
JP2002270767A (ja) 半導体集積回路
US20020101252A1 (en) Structure for capacitance measurement
JPH08136598A (ja) 静電容量検出回路
JPH08273977A (ja) 積層コンデンサ
Auer et al. Last advances in electrolytic and film capacitors for power electronics
JP3632920B2 (ja) 電圧検出用コンデンサ回路、電圧検出回路及び電力開閉器
JPS5982753A (ja) 半導体装置用パツケ−ジ
CN113571500A (zh) 一种硅基电容元件的结构
JP2002141208A (ja) チップ型複合電子部品、温度センサおよび電子機器
JPS60238715A (ja) 可変容量センサ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190723

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200804

R150 Certificate of patent or registration of utility model

Ref document number: 6745972

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250