JPWO2017221292A1 - Parallel drive circuit - Google Patents
Parallel drive circuit Download PDFInfo
- Publication number
- JPWO2017221292A1 JPWO2017221292A1 JP2018523167A JP2018523167A JPWO2017221292A1 JP WO2017221292 A1 JPWO2017221292 A1 JP WO2017221292A1 JP 2018523167 A JP2018523167 A JP 2018523167A JP 2018523167 A JP2018523167 A JP 2018523167A JP WO2017221292 A1 JPWO2017221292 A1 JP WO2017221292A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- switch element
- state
- temperature
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Abstract
並列駆動回路(50)は、第1半導体スイッチ素子(1)と第2半導体スイッチ素子(2)とを有する。第1半導体スイッチ素子(1)の第1ドレイン端子(1b)は第2半導体スイッチ素子(2)の第2ドレイン端子(2b)と並列に接続されており、第1半導体スイッチ素子(1)の第1ソース端子(1c)は第2半導体スイッチ素子(2)の第2ソース端子(2c)と並列に接続されている。第1半導体スイッチ素子(1)のオン状態の抵抗である第1オン抵抗は、第1半導体スイッチ素子(1)の温度が上昇すると上昇し、第2半導体スイッチ素子(2)のオン状態の抵抗である第2オン抵抗は、第2半導体スイッチ素子(2)の温度が上昇すると上昇する。The parallel drive circuit (50) includes a first semiconductor switch element (1) and a second semiconductor switch element (2). The first drain terminal (1b) of the first semiconductor switch element (1) is connected in parallel with the second drain terminal (2b) of the second semiconductor switch element (2), and the first semiconductor switch element (1) The first source terminal (1c) is connected in parallel with the second source terminal (2c) of the second semiconductor switch element (2). The first on-resistance of the first semiconductor switch element (1) increases as the temperature of the first semiconductor switch element (1) rises, and the on-state resistance of the second semiconductor switch element (2) increases. The second on-resistance increases as the temperature of the second semiconductor switch element (2) increases.
Description
本発明は、並列に接続された複数の半導体スイッチ素子を有する並列駆動回路に関する。 The present invention relates to a parallel drive circuit having a plurality of semiconductor switch elements connected in parallel.
従来、インバータ又はコンバータにおいて、並列に接続された複数の半導体スイッチ素子が用いられている。複数の半導体スイッチ素子の電気的特性は、たとえ複数の半導体スイッチ素子が同じ製造方法によって製造されても、同一ではない。そのため、複数の半導体スイッチ素子のうちの特定の半導体スイッチ素子に流れる電流がその他の半導体スイッチ素子に流れる電流より多くなり、特定の半導体スイッチ素子での発熱量がその他の半導体スイッチ素子での発熱量より多くなる。その結果、特定の半導体スイッチ素子の寿命はその他の半導体スイッチ素子の寿命より短くなる。 Conventionally, a plurality of semiconductor switch elements connected in parallel are used in an inverter or a converter. The electrical characteristics of the plurality of semiconductor switch elements are not the same even if the plurality of semiconductor switch elements are manufactured by the same manufacturing method. Therefore, a current flowing through a specific semiconductor switch element among a plurality of semiconductor switch elements is larger than a current flowing through other semiconductor switch elements, and the amount of heat generated by the specific semiconductor switch element is the amount of heat generated by the other semiconductor switch elements. Become more. As a result, the lifetime of a specific semiconductor switch element is shorter than the lifetimes of other semiconductor switch elements.
複数の半導体スイッチ素子のうちの特定の半導体スイッチ素子に流れる電流がその他の半導体スイッチ素子に流れる電流より多くなり続けることを抑制することを目的として、複数の半導体スイッチ素子の各々の温度を検出し、相対的に低温の半導体スイッチ素子に相対的に多くの電流を流す技術が提案されている(例えば、特許文献1参照)。 The temperature of each of the plurality of semiconductor switch elements is detected for the purpose of suppressing that the current flowing through a specific semiconductor switch element of the plurality of semiconductor switch elements continues to be higher than the current flowing through the other semiconductor switch elements. A technique for causing a relatively large amount of current to flow through a relatively low temperature semiconductor switch element has been proposed (see, for example, Patent Document 1).
しかしながら、従来の技術では、複数の半導体スイッチ素子の各々に温度を検出するセンサを取り付ける必要があるので、並列駆動回路の規模が大きくなると共に製造コストが上昇するという課題がある。加えて、従来の技術では、複数の半導体スイッチ素子の各々に流れる電流の量を制御する制御回路が必要になるという課題がある。 However, in the conventional technique, it is necessary to attach a sensor for detecting the temperature to each of the plurality of semiconductor switch elements, so that there is a problem that the scale of the parallel drive circuit increases and the manufacturing cost increases. In addition, the conventional technique has a problem that a control circuit for controlling the amount of current flowing through each of the plurality of semiconductor switch elements is required.
本発明は、上記に鑑みてなされたものであって、並列に接続された複数の半導体スイッチ素子の各々の温度を検出することなく、複数の半導体スイッチ素子の各々の寿命を長くする並列駆動回路を得ることを目的とする。 The present invention has been made in view of the above, and a parallel drive circuit that extends the lifetime of each of a plurality of semiconductor switch elements without detecting the temperature of each of the plurality of semiconductor switch elements connected in parallel The purpose is to obtain.
上述した課題を解決し、目的を達成するために、本発明は、複数の半導体スイッチ素子を有し、前記複数の半導体スイッチ素子の各々は、ゲート端子、ドレイン端子及びソース端子を有する。前記複数の半導体スイッチ素子における複数の前記ドレイン端子は、並列に接続されており、前記複数の半導体スイッチ素子における複数の前記ソース端子は、並列に接続されている。前記複数の半導体スイッチ素子の各々において、前記半導体スイッチ素子のオン状態の抵抗は、前記半導体スイッチ素子の温度が上昇すると上昇する。 In order to solve the above-described problems and achieve the object, the present invention includes a plurality of semiconductor switch elements, and each of the plurality of semiconductor switch elements includes a gate terminal, a drain terminal, and a source terminal. The plurality of drain terminals in the plurality of semiconductor switch elements are connected in parallel, and the plurality of source terminals in the plurality of semiconductor switch elements are connected in parallel. In each of the plurality of semiconductor switch elements, the on-state resistance of the semiconductor switch element increases as the temperature of the semiconductor switch element increases.
本発明にかかる並列駆動回路は、並列に接続された複数の半導体スイッチ素子の各々の温度を検出することなく、複数の半導体スイッチ素子の各々の寿命を長くすることができるという効果を奏する。 The parallel drive circuit according to the present invention has an effect of extending the lifetime of each of the plurality of semiconductor switch elements without detecting the temperature of each of the plurality of semiconductor switch elements connected in parallel.
以下に、本発明の実施の形態にかかる並列駆動回路を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、この実施の形態では複数の半導体スイッチ素子として、2素子の例を示すが、複数の半導体スイッチ素子が3素子以上である場合においても複数の半導体スイッチ素子が2素子である場合に得られる効果と同様の効果が得られる。 Hereinafter, a parallel drive circuit according to an embodiment of the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments. In this embodiment, an example of two elements is shown as the plurality of semiconductor switch elements. However, even when the plurality of semiconductor switch elements are three elements or more, it is obtained when the plurality of semiconductor switch elements are two elements. The same effect as the effect can be obtained.
実施の形態1.
図1は、実施の形態1にかかる並列駆動回路50を示す図である。並列駆動回路50は、第1ゲート端子1a、第1ドレイン端子1b及び第1ソース端子1cを有する第1半導体スイッチ素子1と、第2ゲート端子2a、第2ドレイン端子2b及び第2ソース端子2cを有する第2半導体スイッチ素子2とを有する。実施の形態1では、第1半導体スイッチ素子1及び第2半導体スイッチ素子2はいずれも、金属酸化物半導体電界効果トランジスタによって構成されている。以下では、金属酸化物半導体電界効果トランジスタを、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)と記載する。
FIG. 1 is a diagram illustrating a
第1半導体スイッチ素子1の第1ドレイン端子1bは第2半導体スイッチ素子2の第2ドレイン端子2bと並列に接続されており、第1半導体スイッチ素子1の第1ソース端子1cは第2半導体スイッチ素子2の第2ソース端子2cと並列に接続されている。すなわち、第1半導体スイッチ素子1と第2半導体スイッチ素子2とは並列に接続されている。
The
第1半導体スイッチ素子1のオン状態の抵抗である第1オン抵抗は、第1半導体スイッチ素子1の温度が上昇すると上昇し、第2半導体スイッチ素子2のオン状態の抵抗である第2オン抵抗は、第2半導体スイッチ素子2の温度が上昇すると上昇する。第1オン抵抗及び第2オン抵抗については、後に図2を用いて説明する。
The first on-resistance which is the on-state resistance of the first
並列駆動回路50は、第1半導体スイッチ素子1の動作及び第2半導体スイッチ素子2の動作を制御する駆動回路5と、第1抵抗3と、第2抵抗4とを更に有する。第1抵抗3の一方の端部は第1半導体スイッチ素子1の第1ゲート端子1aに接続されており、第1抵抗3の他方の端部は駆動回路5に接続されている。第2抵抗4の一方の端部は第2半導体スイッチ素子2の第2ゲート端子2aに接続されており、第2抵抗4の他方の端部は駆動回路5に接続されている。第1抵抗3の他方の端部は、第2抵抗4の他方の端部にも接続されている。
The
つまり、駆動回路5は、第1抵抗3を介して第1半導体スイッチ素子1の第1ゲート端子1aと接続されており、かつ第2抵抗4を介して第2半導体スイッチ素子2の第2ゲート端子2aと接続されている。駆動回路5は、並列駆動回路50の外部から制御信号6を受信し、制御信号6にしたがって、第1半導体スイッチ素子1及び第2半導体スイッチ素子2をオンさせると共に、第1半導体スイッチ素子1及び第2半導体スイッチ素子2をオフさせる。
That is, the
第1半導体スイッチ素子1、第2半導体スイッチ素子2、駆動回路5、第1抵抗3及び第2抵抗4は、ひとつのモジュール10として集積されている。
The first
次に、第1オン抵抗及び第2オン抵抗について説明する。第1半導体スイッチ素子1及び第2半導体スイッチ素子2は同じ製造方法によって製造されるが、第1半導体スイッチ素子1の電気的特性と第2半導体スイッチ素子2の電気的特性とは異なる。つまり、第1半導体スイッチ素子1のオン状態の抵抗である第1オン抵抗は、第2半導体スイッチ素子2のオン状態の抵抗である第2オン抵抗と異なる。
Next, the first on-resistance and the second on-resistance will be described. The first
図2は、実施の形態1の並列駆動回路50において、第1半導体スイッチ素子1のオン状態における温度と第1オン抵抗との関係と、第2半導体スイッチ素子2のオン状態における温度と第2オン抵抗との関係とを示す図である。図2では、第1半導体スイッチ素子1についての温度と第1オン抵抗との関係は第1曲線C1によって示されており、第2半導体スイッチ素子2についての温度と第2オン抵抗との関係は第2曲線C2によって示されている。
2 shows the relationship between the temperature and the first on-resistance of the first
図2の第1曲線C1及び第2曲線C2が示す通り、第1半導体スイッチ素子1のオン状態における温度と第1オン抵抗との関係は、第2半導体スイッチ素子2のオン状態における温度と第2オン抵抗との関係と異なる。
As shown by the first curve C1 and the second curve C2 in FIG. 2, the relationship between the temperature in the on state of the first
さらに、第1オン抵抗は第1半導体スイッチ素子1の温度によって異なり、第1半導体スイッチ素子1の温度が上昇すると、第1オン抵抗は上昇する。さらにまた、第2半導体スイッチ素子2の温度が100℃以上である場合、第2半導体スイッチ素子2の温度が上昇すると、第2オン抵抗は上昇する。以下では、第1半導体スイッチ素子1の放熱条件と第2半導体スイッチ素子2の放熱条件とは等しいと仮定する。
Furthermore, the first on-resistance varies depending on the temperature of the first
図2において、100℃では、第1半導体スイッチ素子1の第1オン抵抗は第1値R1aであって、第2半導体スイッチ素子2の第2オン抵抗は第2値R2aであり、第1値R1aは第2値R2aより大きい。110℃における第2半導体スイッチ素子2の第2オン抵抗は第3値R2bであって第2値R2aより大きいことから明らかな通り、第2半導体スイッチ素子2の温度が100℃以上である場合、第2半導体スイッチ素子2の温度が上昇すると、第2オン抵抗は上昇する。
In FIG. 2, at 100 ° C., the first on-resistance of the first
図1に示す通り、第1半導体スイッチ素子1の第1ドレイン端子1bは第2半導体スイッチ素子2の第2ドレイン端子2bと並列に接続されており、第1半導体スイッチ素子1の第1ソース端子1cは第2半導体スイッチ素子2の第2ソース端子2cと並列に接続されている。そのため、第1半導体スイッチ素子1の第1ドレイン端子1bにおける電圧は第2半導体スイッチ素子2の第2ドレイン端子2bにおける電圧と等しく、第1半導体スイッチ素子1の第1ソース端子1cにおける電圧は第2半導体スイッチ素子2の第2ソース端子2cにおける電圧と等しい。
As shown in FIG. 1, the
第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々について、ドレイン端子とソース端子との間の電圧をVonと仮定すると、100℃では、第1半導体スイッチ素子1の電力損失P1と第2半導体スイッチ素子2の電力損失P2とは以下の通りに表現される。
P1=(Von)2/R1a
P2=(Von)2/R2aAssuming that the voltage between the drain terminal and the source terminal of each of the first
P1 = (Von) 2 / R1a
P2 = (Von) 2 / R2a
ところで、第1半導体スイッチ素子1の第1オン抵抗及び第2半導体スイッチ素子2の第2オン抵抗のいずれもが温度に依存せずに一定である場合、上記の二つの式から理解できる通り、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の温度が上昇しても、第1半導体スイッチ素子1の電力損失P1及び第2半導体スイッチ素子2の電力損失P2は変化しない。
By the way, when both the first on-resistance of the first
つまり、第1半導体スイッチ素子1の第1オン抵抗及び第2半導体スイッチ素子2の第2オン抵抗のいずれもが温度に依存せずに一定である場合、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の温度が上昇しても、電力損失P1と電力損失P2との差は変わらない。第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度との差は、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の電力損失の差と各々の放熱条件とにより決まる値に収束する。すなわち、第1オン抵抗及び第2オン抵抗のいずれもが温度に依存せずに一定である場合、第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度との差は抑制されない。
That is, when both the first on-resistance of the first
実施の形態1では、図2に示す通り、第1半導体スイッチ素子1の温度が100℃以上である場合、第1半導体スイッチ素子1の温度が上昇すると、第1オン抵抗は上昇する。つまり、第1半導体スイッチ素子1の温度が100℃以上である場合、第1半導体スイッチ素子1の温度が上昇すると、電力損失P1は小さくなる。第2半導体スイッチ素子2の温度が100℃以上である場合、第2半導体スイッチ素子2の温度が上昇すると、第2オン抵抗は上昇する。つまり、第2半導体スイッチ素子2の温度が100℃以上である場合、第2半導体スイッチ素子2の温度が上昇すると、電力損失P2は小さくなる。
In the first embodiment, as shown in FIG. 2, when the temperature of the first
図2において、100℃では、第1半導体スイッチ素子1の第1オン抵抗は第1値R1aであって、第2半導体スイッチ素子2の第2オン抵抗は第2値R2aであり、第1値R1aは第2値R2aより大きい。第1半導体スイッチ素子1のオン状態における温度と第1オン抵抗との関係と、第2半導体スイッチ素子2のオン状態における温度と第2オン抵抗との関係とのいずれもが図2に示されている関係である場合、温度が100℃以上で上昇すると、第1半導体スイッチ素子1の電力損失P1と第2半導体スイッチ素子2の電力損失P2との差は小さくなる。ひいては、第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度との差は小さくなる。
In FIG. 2, at 100 ° C., the first on-resistance of the first
つまり、第1半導体スイッチ素子1の第1オン抵抗が、第1半導体スイッチ素子1の温度が上昇すると上昇し、第2半導体スイッチ素子2の第2オン抵抗が、第2半導体スイッチ素子2の温度が上昇すると上昇するので、温度が上昇すると、第1半導体スイッチ素子1の電力損失P1と第2半導体スイッチ素子2の電力損失P2との差は小さくなる。ひいては、第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度との差は小さくなる。
That is, the first on-resistance of the first
ここで、いずれの温度においても、第1オン抵抗は第2オン抵抗より大きく、かつ、各温度において、第1オン抵抗の温度に対する増加率は第2オン抵抗の温度に対する増加率と同じもしくは小さい。又は、第1半導体スイッチ素子1の第1オン抵抗と第2半導体スイッチ素子2の第2オン抵抗との差は、各温度において、第1オン抵抗の20%以内である。第1オン抵抗と第2オン抵抗との差が各温度において第1オン抵抗の20%以内である場合、電力損失はその逆数となるので、第1半導体スイッチ素子1の電力損失P1と第2半導体スイッチ素子2の電力損失P2との差は電力損失P1の25%以内となる。
Here, at any temperature, the first on-resistance is larger than the second on-resistance, and at each temperature, the increase rate of the first on-resistance with respect to the temperature is the same as or smaller than the increase rate of the second on-resistance with respect to the temperature. . Alternatively, the difference between the first on-resistance of the first
第1半導体スイッチ素子1及び第2半導体スイッチ素子2が取り付けられている放熱板の温度が90℃であり、第1半導体スイッチ素子1の温度が140℃であると仮定する。第2半導体スイッチ素子2の第2オン抵抗が第1半導体スイッチ素子1の第1オン抵抗の80%より小さい場合、第2半導体スイッチ素子2の温度は150℃より高くなって、一般的に半導体を使用することができる上限温度150℃を超える可能性がある。以上のことから、第1オン抵抗と第2オン抵抗との差を各温度において第1オン抵抗の20%以内にすることで、第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度との差が著しく大きくなることを防止することができる。
It is assumed that the temperature of the heat sink to which the first
上述の通り、第1半導体スイッチ素子1の温度が100℃以上である場合、第1半導体スイッチ素子1の温度が上昇すると、第1オン抵抗は上昇し、第2半導体スイッチ素子2の温度が100℃以上である場合、第2半導体スイッチ素子2の温度が上昇すると、第2オン抵抗は上昇する。そのため、第1半導体スイッチ素子1のオン状態における温度と第1オン抵抗との関係と、第2半導体スイッチ素子2のオン状態における温度と第2オン抵抗との関係とのいずれもが図2に示されている関係である場合、温度が100℃以上で上昇すると、第1半導体スイッチ素子1の電力損失P1と第2半導体スイッチ素子2の電力損失P2との差は小さくなる。ひいては、第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度との差は小さくなる。
As described above, when the temperature of the first
すなわち、第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度との一方が他方に比べて高くなりすぎることが抑制され、第1半導体スイッチ素子1での発熱量と第2半導体スイッチ素子2での発熱量との一方が他方に比べて多くなりすぎることが抑制される。そのため、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の寿命を長くすることができる。したがって、実施の形態1の並列駆動回路50は、並列に接続された第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の温度を検出することなく、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の寿命を長くすることができる。
That is, it is suppressed that one of the temperature of the first
加えて、第1半導体スイッチ素子1と第2半導体スイッチ素子2との一方の温度が他方の温度に比べて高くなりすぎることが抑制されるので、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々に流れる電流を大きくすることができる。つまり、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の性能をより大きく発揮させることができる。
In addition, since it is suppressed that one temperature of the 1st
並列駆動回路50の製造者は、第1半導体スイッチ素子1の第1オン抵抗が、第1半導体スイッチ素子1の温度が上昇すると上昇し、第2半導体スイッチ素子2の第2オン抵抗が、第2半導体スイッチ素子2の温度が上昇すると上昇するという第1半導体スイッチ素子1及び第2半導体スイッチ素子2を用いればよい。その場合、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の温度を検出することなく、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の寿命を長くすることができる。
The manufacturer of the
なお、図2では、第1半導体スイッチ素子1の温度が100℃以上である場合、第1半導体スイッチ素子1の温度が上昇すると、第1オン抵抗は上昇し、第2半導体スイッチ素子2の温度が100℃以上である場合、第2半導体スイッチ素子2の温度が上昇すると、第2オン抵抗は上昇する。しかしながら、上記の100℃という温度は一例であって、温度は100℃以上に限定されない。
In FIG. 2, when the temperature of the first
ただ一般的には、インバータ又はコンバータにおいて使用される場合の第1半導体スイッチ素子1及び第2半導体スイッチ素子2の温度の上限は半導体ごとに150℃から200℃の間で設定されており、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々は以下の特性を有していればよい。すなわち、第1半導体スイッチ素子1の温度が100℃以上半導体使用温度上限以下である場合、第1半導体スイッチ素子1の温度が上昇すると、第1オン抵抗は上昇し、第2半導体スイッチ素子2の温度が100℃以上半導体使用温度上限以下である場合、第2半導体スイッチ素子2の温度が上昇すると、第2オン抵抗は上昇する。
However, generally, the upper limit of the temperature of the first
更に言うと、第1オン抵抗は、第1半導体スイッチ素子1の温度が100℃以上200℃以下の温度範囲の中の少なくとも一部分において、第1半導体スイッチ素子1の温度が上昇すると上昇する特性を有する。第2オン抵抗は、第2半導体スイッチ素子2の温度が100℃以上200℃以下の温度範囲の中の少なくとも一部分において、第2半導体スイッチ素子2の温度が上昇すると上昇する特性を有する。
Furthermore, the first on-resistance has a characteristic that the temperature of the first
一般的に、並列駆動回路50の製造者は、100℃以上半導体使用温度上限以下における特性に着目して第1半導体スイッチ素子1及び第2半導体スイッチ素子2を用いればよいので、第1半導体スイッチ素子1及び第2半導体スイッチ素子2を選定する際の自由度は広がる。半導体使用温度上限は、例えば200℃である。
In general, the manufacturer of the
実施の形態1では、第1半導体スイッチ素子1及び第2半導体スイッチ素子2はひとつのモジュール10として集積されている。そのため、モジュール10を小さくすることにより並列駆動回路50を小さくすることができる。実施の形態1では、第1半導体スイッチ素子1及び第2半導体スイッチ素子2と共に駆動回路5もひとつのモジュール10として集積されている。そのため、駆動回路5がモジュール10の外部に設けられている場合に比べて、並列駆動回路50を小さくすることができる。
In the first embodiment, the first
実施の形態2.
次に、実施の形態2の並列駆動回路50を説明する。実施の形態2の並列駆動回路50の構成は、実施の形態1の並列駆動回路50の構成と同じである。そのため、実施の形態2の並列駆動回路50を、図1を用いて説明する。なお、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の特性は、実施の形態1と実施の形態2とで異なる。実施の形態2では、実施の形態1と相違する点について説明する。
Next, the
第1半導体スイッチ素子1及び第2半導体スイッチ素子2は同じ製造方法によって製造されるが、第1半導体スイッチ素子1の電気的特性と第2半導体スイッチ素子2の電気的特性とは異なる。つまり、第1半導体スイッチ素子1の第1ゲート端子1aに印加される電圧であって第1半導体スイッチ素子1をオフの状態からオンの状態に変化させるための第1閾値電圧は、第2半導体スイッチ素子2の第2ゲート端子2aに印加される電圧であって第2半導体スイッチ素子2をオフの状態からオンの状態に変化させるための第2閾値電圧と異なる。
The first
実施の形態2では、第1半導体スイッチ素子1の第1閾値電圧は第1半導体スイッチ素子1の温度が上昇すると上昇し、第2半導体スイッチ素子2の第2閾値電圧は第2半導体スイッチ素子2の温度が上昇すると上昇する。図3は、実施の形態2の並列駆動回路50において、第1半導体スイッチ素子1の温度と第1閾値電圧との関係と、第2半導体スイッチ素子2の温度と第2閾値電圧との関係とを示す図である。図3では、第1半導体スイッチ素子1についての温度と第1閾値電圧との関係は第3曲線D1によって示されており、第2半導体スイッチ素子2についての温度と第2閾値電圧との関係は第4曲線D2によって示されている。
In the second embodiment, the first threshold voltage of the first
図3の第3曲線D1及び第4曲線D2が示す通り、第1半導体スイッチ素子1の温度と第1閾値電圧との関係は、第2半導体スイッチ素子2の温度と第2閾値電圧との関係と異なる。第1閾値電圧は第1半導体スイッチ素子1の温度によって異なり、第1半導体スイッチ素子1の温度が100℃以上である場合、第1半導体スイッチ素子1の温度が上昇すると、第1閾値電圧は上昇する。さらにまた、第2閾値電圧は第2半導体スイッチ素子2の温度によって異なり、第2半導体スイッチ素子2の温度が100℃以上である場合、第2半導体スイッチ素子2の温度が上昇すると、第2閾値電圧は上昇する。以下では、第1半導体スイッチ素子1の放熱条件と第2半導体スイッチ素子2の放熱条件とは等しいと仮定する。
As shown by the third curve D1 and the fourth curve D2 in FIG. 3, the relationship between the temperature of the first
一般的に、第1半導体スイッチ素子1及び第2半導体スイッチ素子2がオフ状態からオン状態に変化する場合又はオン状態からオフ状態に変化する場合、第1半導体スイッチ素子1の抵抗と第2半導体スイッチ素子2の抵抗とには差が生じる。第1半導体スイッチ素子1及び第2半導体スイッチ素子2がオフ状態からオン状態に変化する場合又はオン状態からオフ状態に変化する場合、第1半導体スイッチ素子1の変化のタイミングと第2半導体スイッチ素子2の変化のタイミングとには差が生じる。
Generally, when the first
上述の抵抗に関する差と変化のタイミングに関する差との一方又は双方により、第1半導体スイッチ素子1の電力損失と第2半導体スイッチ素子2の電力損失とに差が生じる。電力損失の差により、第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度とに差が発生する。
A difference occurs in the power loss of the first
図1に示す通り、第1半導体スイッチ素子1の第1ドレイン端子1bは第2半導体スイッチ素子2の第2ドレイン端子2bと並列に接続されており、第1半導体スイッチ素子1の第1ソース端子1cは第2半導体スイッチ素子2の第2ソース端子2cと並列に接続されている。そのため、第1半導体スイッチ素子1及び第2半導体スイッチ素子2のいずれか一方がオンすると、第1半導体スイッチ素子1の第1ドレイン端子1bと第1半導体スイッチ素子1の第1ソース端子1cとは電気的に接続され、第2半導体スイッチ素子2の第2ドレイン端子2bと第2半導体スイッチ素子2の第2ソース端子2cとは電気的に接続される。
As shown in FIG. 1, the
図4は、実施の形態2において、半導体スイッチ素子を動作させるための制御信号の一例と、半導体スイッチ素子のオン状態及びオフ状態の一例とを示す図である。図4(A)は半導体スイッチ素子を動作させるための制御信号の一例を示しており、図4(B)及び図4(C)は半導体スイッチ素子のオン状態及びオフ状態の一例を示している。 FIG. 4 is a diagram illustrating an example of a control signal for operating the semiconductor switch element and an example of an on state and an off state of the semiconductor switch element in the second embodiment. 4A shows an example of a control signal for operating the semiconductor switch element, and FIGS. 4B and 4C show examples of the on state and the off state of the semiconductor switch element. .
図4(A)から図4(C)に示す通り、半導体スイッチ素子をオフ状態からオン状態に変化させるための閾値電圧が相対的に高い閾値電圧SVHである場合、半導体スイッチ素子は、閾値電圧が相対的に低い閾値電圧SVLである場合に比べて、時刻ts1と時刻ts2との差の時間だけ遅くオフ状態からオン状態に変化する。加えて、半導体スイッチ素子は、時刻tt1と時刻tt2との差の時間だけ早くオン状態からオフ状態に変化する。 As shown in FIG. 4A to FIG. 4C, when the threshold voltage for changing the semiconductor switch element from the OFF state to the ON state is the relatively high threshold voltage SVH, the semiconductor switch element Changes from the off state to the on state later than the case where the threshold voltage SVL is relatively low by the time difference between the time ts1 and the time ts2. In addition, the semiconductor switch element changes from the on state to the off state earlier by the time difference between the time tt1 and the time tt2.
つまり、図3の特性を有する第1半導体スイッチ素子1と第2半導体スイッチ素子2とを図4(A)の制御信号で動作させる場合、第1半導体スイッチ素子1と第2半導体スイッチ素子2とでは、オフ状態からオン状態に変化するタイミングも、オン状態からオフ状態に変化するタイミングも異なる。
That is, when the first
上述の通り、第1半導体スイッチ素子1の第1ドレイン端子1bは第2半導体スイッチ素子2の第2ドレイン端子2bと並列に接続されており、第1半導体スイッチ素子1の第1ソース端子1cは第2半導体スイッチ素子2の第2ソース端子2cと並列に接続されている。そのため、第1ドレイン端子1bと第1ソース端子1cとの電気的接続も、第2ドレイン端子2bと第2ソース端子2cとの電気的接続も、閾値電圧が第1半導体スイッチ素子1の閾値電圧より低い第2半導体スイッチ素子2の動作に依存する。つまり、スイッチ動作において、閾値電圧が相対的に低い第2半導体スイッチ素子2の電力損失は、閾値電圧が相対的に高い第1半導体スイッチ素子1の電力損失より大きい。
As described above, the
図3において、100℃では、第1半導体スイッチ素子1の第1閾値電圧は第4値V1aであって、第2半導体スイッチ素子2の第2閾値電圧は第5値V2aであり、第4値V1aは第5値V2aより大きい。図3に示す通り、第1半導体スイッチ素子1の温度が100℃以上である場合、第1半導体スイッチ素子1の温度が上昇すると、第1閾値電圧は上昇する。110℃における第2半導体スイッチ素子2の第2閾値電圧が第6値V2bであって第5値V2aより大きいことから明らかな通り、第2半導体スイッチ素子2の温度が100℃以上である場合、第2半導体スイッチ素子2の温度が上昇すると、第2閾値電圧は上昇する。
In FIG. 3, at 100 ° C., the first threshold voltage of the first
第2半導体スイッチ素子2の温度が上昇すると第2閾値電圧が上昇するので、図4に示す通り、第2半導体スイッチ素子2の温度が上昇すると、第2半導体スイッチ素子2がオフ状態からオン状態に変化するタイミングは遅くなる。加えて、第2半導体スイッチ素子2がオン状態からオフ状態に変化するタイミングは早くなる。そのため、温度が100℃以上で上昇すると、第2半導体スイッチ素子2の電力損失は小さくなり、第1半導体スイッチ素子1の電力損失と第2半導体スイッチ素子2の電力損失との差が小さくなる。その結果、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の温度との差は小さくなる。
When the temperature of the second
つまり、第1半導体スイッチ素子1の第1閾値電圧が第1半導体スイッチ素子1の温度が上昇すると上昇し、第2半導体スイッチ素子2の第2閾値電圧が第2半導体スイッチ素子2の温度が上昇すると上昇するので、温度が上昇すると、第1半導体スイッチ素子1の電力損失と第2半導体スイッチ素子2の電力損失との差は小さくなる。ひいては、第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度との差は小さくなる。
That is, the first threshold voltage of the first
すなわち、第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度との一方が他方に比べて高くなりすぎることが抑制され、第1半導体スイッチ素子1での発熱量と第2半導体スイッチ素子2での発熱量との一方が他方に比べて多くなりすぎることが抑制される。そのため、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の寿命を長くすることができる。したがって、実施の形態2の並列駆動回路50は、並列に接続された第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の温度を検出することなく、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の寿命を長くすることができる。
That is, it is suppressed that one of the temperature of the first
加えて、第1半導体スイッチ素子1と第2半導体スイッチ素子2との一方の温度が他方の温度に比べて高くなりすぎることが抑制されるので、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々に流れる電流を大きくすることができる。つまり、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の性能をより大きく発揮させることができる。
In addition, since it is suppressed that one temperature of the 1st
並列駆動回路50の製造者は、第1半導体スイッチ素子1の第1閾値電圧が、第1半導体スイッチ素子1の温度が上昇すると上昇し、第2半導体スイッチ素子2の第2閾値電圧が、第2半導体スイッチ素子2の温度が上昇すると上昇するという第1半導体スイッチ素子1及び第2半導体スイッチ素子2を用いればよい。その場合、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の温度を検出することなく、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の寿命を長くすることができる。
The manufacturer of the
なお、図3では、第1半導体スイッチ素子1の温度が100℃以上である場合、第1半導体スイッチ素子1の温度が上昇すると、第1閾値電圧は上昇し、第2半導体スイッチ素子2の温度が100℃以上である場合、第2半導体スイッチ素子2の温度が上昇すると、第2閾値電圧は上昇する。しかしながら、上記の100℃という温度は一例であって、温度は100℃以上に限定されない。
In FIG. 3, when the temperature of the first
ただ一般的には、インバータ又はコンバータにおいて使用されるときの第1半導体スイッチ素子1及び第2半導体スイッチ素子2の温度の上限は150℃から200℃の間で設定されており、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々は以下の特性を有していればよい。すなわち、第1半導体スイッチ素子1の温度が100℃以上半導体使用温度上限以下である場合、第1半導体スイッチ素子1の温度が上昇すると、第1閾値電圧は上昇し、第2半導体スイッチ素子2の温度が100℃以上半導体使用温度上限以下である場合、第2半導体スイッチ素子2の温度が上昇すると、第2閾値電圧は上昇する。
However, generally, the upper limit of the temperature of the first
更に言うと、第1閾値電圧は、第1半導体スイッチ素子1の温度が100℃以上200℃以下の温度範囲の中の少なくとも一部分において、第1半導体スイッチ素子1の温度が上昇すると上昇する特性を有する。第2閾値電圧は、第2半導体スイッチ素子2の温度が100℃以上200℃以下の温度範囲の中の少なくとも一部分において、第2半導体スイッチ素子2の温度が上昇すると上昇する特性を有する。
Further, the first threshold voltage has a characteristic that the temperature of the first
一般的に、並列駆動回路50の製造者は、100℃以上半導体使用温度上限以下における特性に着目して第1半導体スイッチ素子1及び第2半導体スイッチ素子2を用いればよいので、第1半導体スイッチ素子1及び第2半導体スイッチ素子2を選定する際の自由度は広がる。半導体使用温度上限は、例えば200℃である。
In general, the manufacturer of the
実施の形態1の第1半導体スイッチ素子1は実施の形態2の第1半導体スイッチ素子1の特性を併せ持ち、かつ実施の形態1の第2半導体スイッチ素子2は実施の形態2の第2半導体スイッチ素子2の特性を併せ持つことが好ましい。その場合、実施の形態1において説明した効果と実施の形態2において説明した効果とにより、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の寿命をより長くすることができる。
The first
実施の形態3.
次に、実施の形態3の並列駆動回路51を説明する。図5は、実施の形態3にかかる並列駆動回路51を示す図である。実施の形態3の並列駆動回路51の構成は、実施の形態1又は2の並列駆動回路50の構成と類似しているが、実施の形態3の並列駆動回路51は、実施の形態1又は2の並列駆動回路50が有する駆動回路5を有しておらず、第1駆動回路5a及び第2駆動回路5bを有する。実施の形態3では、実施の形態1又は2と相違する点について説明する。
Next, the
第1駆動回路5aは、第1半導体スイッチ素子1に対応している。第1駆動回路5aは、第1抵抗3の他方の端部と接続されている。つまり、第1駆動回路5aは、第1抵抗3を介して第1半導体スイッチ素子1の第1ゲート端子1aと接続されている。第1駆動回路5aは、並列駆動回路51の外部から制御信号6を受信し、制御信号6にしたがって、第1半導体スイッチ素子1の動作を制御する。第2駆動回路5bは、第2半導体スイッチ素子2に対応している。第2駆動回路5bは、第2抵抗4の他方の端部と接続されている。つまり、第2駆動回路5bは、第2抵抗4を介して第2半導体スイッチ素子2の第2ゲート端子2aと接続されている。第2駆動回路5bは、並列駆動回路51の外部から制御信号6を受信し、制御信号6にしたがって、第2半導体スイッチ素子2の動作を制御する。
The
第1半導体スイッチ素子1、第2半導体スイッチ素子2、第1駆動回路5a、第2駆動回路5b、第1抵抗3及び第2抵抗4は、ひとつのモジュール10として集積されている。実施の形態3の第1半導体スイッチ素子1は、実施の形態1又は2の第1半導体スイッチ素子1である。実施の形態3の第2半導体スイッチ素子2は、実施の形態1又は2の第2半導体スイッチ素子2である。
The first
図6は、実施の形態3において、半導体スイッチ素子を動作させるための制御信号の一例と、半導体スイッチ素子のオン状態及びオフ状態の一例とを示す図である。図6(A)は半導体スイッチ素子を動作させるための制御信号の一例を示しており、図6(B)及び図6(C)は半導体スイッチ素子のオン状態及びオフ状態の一例を示している。 FIG. 6 is a diagram illustrating an example of a control signal for operating the semiconductor switch element and an example of an on state and an off state of the semiconductor switch element in the third embodiment. 6A shows an example of a control signal for operating the semiconductor switch element, and FIGS. 6B and 6C show an example of the ON state and the OFF state of the semiconductor switch element. .
図6(A)から図6(C)に示す通り、半導体スイッチ素子をオフ状態からオン状態に変化させるための閾値電圧が5Vである場合、半導体スイッチ素子は、閾値電圧が4Vである場合に比べてオフ状態からオン状態に遅く変化し、オン状態からオフ状態に早く変化する。つまり、閾値電圧が1V異なるだけで、半導体スイッチ素子がスイッチするタイミングは異なる。 As shown in FIGS. 6A to 6C, when the threshold voltage for changing the semiconductor switch element from the OFF state to the ON state is 5V, the semiconductor switch element has a threshold voltage of 4V. Compared to the off-state, the on-state changes slowly, and the on-state changes to the off-state quickly. That is, only the threshold voltage is different by 1 V, and the timing at which the semiconductor switch element switches is different.
オン又はオフの信号が半導体スイッチ素子のゲート端子に入力されてからドレイン端子及びソース端子が動作するまでの時間は、半導体スイッチ素子毎に異なる。つまり、複数の半導体スイッチ素子の各々では、オン又はオフの信号が制御端子に入力されてから出力端子が動作するまでの時間は異なる。当該時間の相違が0.1μsであって、かつ閾値電圧の変動幅が1Vである場合を想定する。変動幅の1Vを当該時間の相違である0.1μsで除算した10V/μsが図6(A)の制御信号の傾きである場合、閾値電圧が1V変化すると、半導体スイッチ素子がオンの状態からオフの状態又はオフの状態からオンの状態に切り替わるタイミングは0.1μs変わる。 The time from when the ON or OFF signal is input to the gate terminal of the semiconductor switch element to when the drain terminal and the source terminal operate differs for each semiconductor switch element. That is, in each of the plurality of semiconductor switch elements, the time from when the ON or OFF signal is input to the control terminal to when the output terminal operates is different. Assume that the time difference is 0.1 μs and the fluctuation range of the threshold voltage is 1V. When 10 V / μs obtained by dividing 1 V of the fluctuation range by 0.1 μs, which is the difference in time, is the slope of the control signal in FIG. 6A, when the threshold voltage changes by 1 V, the semiconductor switch element is turned on. The timing of switching from the off state or the off state to the on state changes by 0.1 μs.
すなわち、第1半導体スイッチ素子1及び第2半導体スイッチ素子2を駆動するための信号の傾きは、第1半導体スイッチ素子1をオンの状態からオフの状態に変化させる又はオフの状態からオンの状態に変化させる第1閾値電圧と第2半導体スイッチ素子2をオンの状態からオフの状態に変化させる又はオフの状態からオンの状態に変化させる第2閾値電圧との差の絶対値を、第1半導体スイッチ素子1がオンの状態からオフの状態に変化するまでの時間もしくはオフの状態からオンの状態に変化するまでの時間と第2半導体スイッチ素子2がオンの状態からオフの状態に変化するまでの時間もしくはオフの状態からオンの状態に変化するまでの時間との差の絶対値で除算した値以下であることが好ましい。その場合、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々はスイッチ動作を余裕をもって行うことができる。
That is, the slope of the signal for driving the first
なお、上述した実施の形態1から3では、第1半導体スイッチ素子1及び第2半導体スイッチ素子2はいずれも、MOSFETによって構成されている。第1半導体スイッチ素子1及び第2半導体スイッチ素子2が絶縁ゲートバイポーラトランジスタによって構成されている場合よりも、第1半導体スイッチ素子1及び第2半導体スイッチ素子2がMOSFETによって構成されている場合の方が、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々に流れる電流を比較的バランスさせることができる。
In the first to third embodiments described above, the first
第1半導体スイッチ素子1及び第2半導体スイッチ素子2はいずれも、ワイドバンドギャップ半導体によって構成されていてもよい。その場合、第1半導体スイッチ素子1及び第2半導体スイッチ素子2がオン状態であるときの抵抗値が比較的に小さく、かつオン状態とオフ状態との切り替えが比較的に早いことから、第1半導体スイッチ素子1及び第2半導体スイッチ素子2がワイドバンドギャップ半導体ではない半導体によって構成されている場合よりも、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の電力損失を比較的バランスさせやすくなる。
Both the first
ワイドバンドギャップ半導体の一例は、SiC半導体である。ワイドバンドギャップ半導体によって構成された第1半導体スイッチ素子1及び第2半導体スイッチ素子2は、耐電圧性が高く、許容電流密度も高いため、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の小型化が可能である。小型化された第1半導体スイッチ素子1及び第2半導体スイッチ素子2を用いることにより、第1半導体スイッチ素子1及び第2半導体スイッチ素子2を組み込んだ半導体モジュールの小型化が可能となる。
An example of a wide band gap semiconductor is a SiC semiconductor. Since the first
また、ワイドバンドギャップ半導体によって構成された第1半導体スイッチ素子1及び第2半導体スイッチ素子2の耐熱性は高いため、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体モジュールの一層の小型化が可能になる。
In addition, since the heat resistance of the first
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略又は変更することも可能である。 The configuration described in the above embodiment shows an example of the contents of the present invention, and can be combined with another known technique, and can be combined with other configurations without departing from the gist of the present invention. It is also possible to omit or change the part.
1 第1半導体スイッチ素子、1a 第1ゲート端子、1b 第1ドレイン端子、1c 第1ソース端子、2 第2半導体スイッチ素子、2a 第2ゲート端子、2b 第2ドレイン端子、2c 第2ソース端子、3 第1抵抗、4 第2抵抗、5 駆動回路、5a 第1駆動回路、5b 第2駆動回路、6 制御信号、10 モジュール、50,51 並列駆動回路。
DESCRIPTION OF
Claims (15)
前記複数の半導体スイッチ素子の各々は、ゲート端子、ドレイン端子及びソース端子を有し、
前記複数の半導体スイッチ素子における複数の前記ドレイン端子は、並列に接続されており、
前記複数の半導体スイッチ素子における複数の前記ソース端子は、並列に接続されており、
前記複数の半導体スイッチ素子の各々において、前記半導体スイッチ素子のオン状態の抵抗は、前記半導体スイッチ素子の温度が上昇すると上昇する
ことを特徴とする並列駆動回路。Comprising a plurality of semiconductor switch elements,
Each of the plurality of semiconductor switch elements has a gate terminal, a drain terminal, and a source terminal,
The plurality of drain terminals in the plurality of semiconductor switch elements are connected in parallel,
The plurality of source terminals in the plurality of semiconductor switch elements are connected in parallel,
In each of the plurality of semiconductor switch elements, a resistance of the semiconductor switch element in an on state increases as the temperature of the semiconductor switch element increases.
ことを特徴とする請求項1に記載の並列駆動回路。In each of the plurality of semiconductor switch elements, the on-state resistance increases when the temperature of the semiconductor switch element rises in at least a part of the temperature range of the semiconductor switch element of 100 ° C. or more and 200 ° C. or less. The parallel drive circuit according to claim 1, wherein the parallel drive circuit has the following characteristics.
ことを特徴とする請求項1又は2に記載の並列駆動回路。The parallel circuit according to claim 1, further comprising a drive circuit that is connected to the gate terminal of each of the plurality of semiconductor switch elements, and that controls the operation of each of the plurality of semiconductor switch elements. Driving circuit.
前記複数の駆動回路の各々は、前記複数の半導体スイッチ素子のうちのいずれかひとつに対応していて、対応する前記半導体スイッチ素子の前記ゲート端子と接続されており、前記対応する前記半導体スイッチ素子の動作を制御し、
前記複数の半導体スイッチ素子の各々の動作は、前記複数の駆動回路のいずれかによって制御される
ことを特徴とする請求項1又は2に記載の並列駆動回路。A plurality of driving circuits;
Each of the plurality of drive circuits corresponds to any one of the plurality of semiconductor switch elements, and is connected to the gate terminal of the corresponding semiconductor switch element, and the corresponding semiconductor switch element Control the operation of
The operation of each of the plurality of semiconductor switch elements is controlled by any one of the plurality of drive circuits. The parallel drive circuit according to claim 1 or 2, wherein:
ことを特徴とする請求項1から4のいずれか1項に記載の並列駆動回路。A first on-resistance that is an on-state resistance of a first semiconductor switch element of the plurality of semiconductor switch elements, and a second that is an on-state resistance of a second semiconductor switch element of the plurality of semiconductor switch elements. The parallel drive circuit according to any one of claims 1 to 4, wherein a difference from the on-resistance is within 20% of the first on-resistance at each temperature.
ことを特徴とする請求項1から5のいずれか1項に記載の並列駆動回路。In each of the plurality of semiconductor switch elements, a threshold voltage for changing the semiconductor switch element from an off state to an on state is a voltage applied to the gate terminal of the semiconductor switch element. The parallel drive circuit according to claim 1, wherein the parallel drive circuit increases when the temperature of the element increases.
前記複数の半導体スイッチ素子の各々は、ゲート端子、ドレイン端子及びソース端子を有し、
前記複数の半導体スイッチ素子における複数の前記ドレイン端子は、並列に接続されており、
前記複数の半導体スイッチ素子における複数の前記ソース端子は、並列に接続されており、
前記複数の半導体スイッチ素子の各々において、前記半導体スイッチ素子の前記ゲート端子に印加される電圧であって前記半導体スイッチ素子をオフの状態からオンの状態に変化させるための閾値電圧は、前記半導体スイッチ素子の温度が上昇すると上昇する
ことを特徴とする並列駆動回路。Comprising a plurality of semiconductor switch elements,
Each of the plurality of semiconductor switch elements has a gate terminal, a drain terminal, and a source terminal,
The plurality of drain terminals in the plurality of semiconductor switch elements are connected in parallel,
The plurality of source terminals in the plurality of semiconductor switch elements are connected in parallel,
In each of the plurality of semiconductor switch elements, a threshold voltage for changing the semiconductor switch element from an off state to an on state is a voltage applied to the gate terminal of the semiconductor switch element. A parallel drive circuit that rises as the temperature of the element rises.
ことを特徴とする請求項7に記載の並列駆動回路。In each of the plurality of semiconductor switch elements, the threshold voltage increases as the temperature of the semiconductor switch element rises in at least a part of the temperature range of the semiconductor switch element of 100 ° C. or higher and 200 ° C. or lower. The parallel drive circuit according to claim 7, wherein:
ことを特徴とする請求項7又は8に記載の並列駆動回路。9. The parallel circuit according to claim 7, further comprising a drive circuit that is connected to the gate terminal of each of the plurality of semiconductor switch elements, and that controls the operation of each of the plurality of semiconductor switch elements. Driving circuit.
前記複数の駆動回路の各々は、前記複数の半導体スイッチ素子のうちのいずれかひとつに対応していて、対応する前記半導体スイッチ素子の前記ゲート端子と接続されており、前記対応する前記半導体スイッチ素子の動作を制御し、
前記複数の半導体スイッチ素子の各々の動作は、前記複数の駆動回路のいずれかによって制御される
ことを特徴とする請求項7又は8に記載の並列駆動回路。A plurality of driving circuits;
Each of the plurality of drive circuits corresponds to any one of the plurality of semiconductor switch elements, and is connected to the gate terminal of the corresponding semiconductor switch element, and the corresponding semiconductor switch element Control the operation of
The parallel drive circuit according to claim 7 or 8, wherein operation of each of the plurality of semiconductor switch elements is controlled by any of the plurality of drive circuits.
ことを特徴とする請求項4又は10に記載の並列駆動回路。The slope of the signal for driving each of the plurality of semiconductor switch elements changes the first semiconductor switch element of the plurality of semiconductor switch elements from the on state to the off state, or from the off state to the on state. A first threshold voltage to be changed to a state and a second semiconductor switch element different from the first semiconductor switch element among the plurality of semiconductor switch elements are changed from an on state to an off state, or from an off state to an on state The absolute value of the difference from the second threshold voltage to be changed to the time until the first semiconductor switch element changes from the on state to the off state, or the time until the first semiconductor switch element changes from the off state to the on state, The difference between the time until the second semiconductor switch element changes from the on state to the off state or the time until the second semiconductor switch element changes from the off state to the on state. Parallel drive circuit according to claim 4 or 10, characterized in that dividing the value below the value.
ことを特徴とする請求項1から11のいずれか1項に記載の並列駆動回路。The parallel drive circuit according to any one of claims 1 to 11, wherein the plurality of semiconductor switch elements are integrated in one module.
ことを特徴とする請求項1から12のいずれか1項に記載の並列駆動回路。Each of these semiconductor switch elements is comprised by the metal oxide semiconductor field effect transistor. The parallel drive circuit of any one of Claim 1 to 12 characterized by the above-mentioned.
ことを特徴とする請求項1から13のいずれか1項に記載の並列駆動回路。Each of these semiconductor switch elements is comprised with the wide band gap semiconductor. The parallel drive circuit of any one of Claim 1 to 13 characterized by the above-mentioned.
ことを特徴とする請求項14に記載の並列駆動回路。The parallel drive circuit according to claim 14, wherein the wide band gap semiconductor is a SiC semiconductor.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/068237 WO2017221292A1 (en) | 2016-06-20 | 2016-06-20 | Parallel drive circuit |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019159484A Division JP2020010369A (en) | 2019-09-02 | 2019-09-02 | Parallel drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017221292A1 true JPWO2017221292A1 (en) | 2018-09-20 |
JP6856640B2 JP6856640B2 (en) | 2021-04-07 |
Family
ID=60783253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018523167A Active JP6856640B2 (en) | 2016-06-20 | 2016-06-20 | Parallel drive circuit |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6856640B2 (en) |
WO (1) | WO2017221292A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114825296A (en) * | 2022-04-19 | 2022-07-29 | 珠海欧比特宇航科技股份有限公司 | Field-effect tube array and multi-module heterogeneous chip |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59127857A (en) * | 1983-01-12 | 1984-07-23 | Hitachi Ltd | Semiconductor device |
JPH04351113A (en) * | 1991-05-29 | 1992-12-04 | Mitsubishi Electric Corp | Inverter |
JPH05167409A (en) * | 1991-12-10 | 1993-07-02 | Asmo Co Ltd | Drive circuit for electric load |
JPH11235015A (en) * | 1998-02-13 | 1999-08-27 | Toshiba Corp | Voltage-driven power semiconductor device and method of controlling the gate of the same |
JP2005006412A (en) * | 2003-06-12 | 2005-01-06 | Mitsubishi Electric Corp | Semiconductor device for power |
JP2008017625A (en) * | 2006-07-06 | 2008-01-24 | Renesas Technology Corp | Semiconductor device and switching power supply device |
JP2008085541A (en) * | 2006-09-27 | 2008-04-10 | Denso Corp | Voltage level detection circuit and power-on resetting circuit using same |
JP2009135626A (en) * | 2007-11-29 | 2009-06-18 | Mitsubishi Electric Corp | Parallel driving device |
JP2014053881A (en) * | 2012-09-06 | 2014-03-20 | Samsung Electro-Mechanics Co Ltd | Motor driving apparatus |
JP2014195082A (en) * | 2014-04-14 | 2014-10-09 | Rohm Co Ltd | Electronic circuit |
JP2014230307A (en) * | 2013-05-17 | 2014-12-08 | 富士電機株式会社 | Electric power conversion system |
-
2016
- 2016-06-20 WO PCT/JP2016/068237 patent/WO2017221292A1/en active Application Filing
- 2016-06-20 JP JP2018523167A patent/JP6856640B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59127857A (en) * | 1983-01-12 | 1984-07-23 | Hitachi Ltd | Semiconductor device |
JPH04351113A (en) * | 1991-05-29 | 1992-12-04 | Mitsubishi Electric Corp | Inverter |
JPH05167409A (en) * | 1991-12-10 | 1993-07-02 | Asmo Co Ltd | Drive circuit for electric load |
JPH11235015A (en) * | 1998-02-13 | 1999-08-27 | Toshiba Corp | Voltage-driven power semiconductor device and method of controlling the gate of the same |
JP2005006412A (en) * | 2003-06-12 | 2005-01-06 | Mitsubishi Electric Corp | Semiconductor device for power |
JP2008017625A (en) * | 2006-07-06 | 2008-01-24 | Renesas Technology Corp | Semiconductor device and switching power supply device |
JP2008085541A (en) * | 2006-09-27 | 2008-04-10 | Denso Corp | Voltage level detection circuit and power-on resetting circuit using same |
JP2009135626A (en) * | 2007-11-29 | 2009-06-18 | Mitsubishi Electric Corp | Parallel driving device |
JP2014053881A (en) * | 2012-09-06 | 2014-03-20 | Samsung Electro-Mechanics Co Ltd | Motor driving apparatus |
JP2014230307A (en) * | 2013-05-17 | 2014-12-08 | 富士電機株式会社 | Electric power conversion system |
JP2014195082A (en) * | 2014-04-14 | 2014-10-09 | Rohm Co Ltd | Electronic circuit |
Also Published As
Publication number | Publication date |
---|---|
WO2017221292A1 (en) | 2017-12-28 |
JP6856640B2 (en) | 2021-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5863599B2 (en) | Power module | |
JP5343904B2 (en) | Semiconductor device | |
JP5831528B2 (en) | Semiconductor device | |
US10236679B2 (en) | Circuit apparatus and electronic appliance | |
JP5887220B2 (en) | Semiconductor module | |
JP2007272873A5 (en) | ||
CN109768787B (en) | Semiconductor device and driving method thereof | |
JP5916908B1 (en) | Gate drive circuit | |
JP2008218611A (en) | Semiconductor device | |
JP2011139290A (en) | Bidirectional switch | |
WO2017221292A1 (en) | Parallel drive circuit | |
US20200395838A1 (en) | Switching device and method for controlling switching device | |
JP5700145B2 (en) | Insulated gate device drive circuit | |
JP6400546B2 (en) | Semiconductor device, drive control device, and drive control method | |
JP2020010369A (en) | Parallel drive circuit | |
WO2016103431A1 (en) | Semiconductor module and power conversion device having semiconductor module mounted therein | |
JP5791758B1 (en) | Gate drive circuit | |
JP6299869B2 (en) | Insulated gate type power semiconductor device gate drive circuit | |
JP6965192B2 (en) | Buck converter | |
JP2019097225A (en) | Power supply circuit | |
JP7301163B2 (en) | load driver | |
US20140286063A1 (en) | Rectifier and method for controlling the same | |
JP2024011982A (en) | Driving circuit, semiconductor device including the same, and switching power supply device including the same | |
JP2006270652A (en) | Load driving circuit | |
JP5950961B2 (en) | Gate drive circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180604 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190902 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200107 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20200219 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20200609 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20200714 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20200908 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20201006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201116 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20210209 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20210316 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20210316 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210318 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6856640 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |