JP5791758B1 - Gate drive circuit - Google Patents

Gate drive circuit Download PDF

Info

Publication number
JP5791758B1
JP5791758B1 JP2014101181A JP2014101181A JP5791758B1 JP 5791758 B1 JP5791758 B1 JP 5791758B1 JP 2014101181 A JP2014101181 A JP 2014101181A JP 2014101181 A JP2014101181 A JP 2014101181A JP 5791758 B1 JP5791758 B1 JP 5791758B1
Authority
JP
Japan
Prior art keywords
pnp transistor
switching element
gate
power semiconductor
semiconductor switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014101181A
Other languages
Japanese (ja)
Other versions
JP2015220519A (en
Inventor
瀧北 守
守 瀧北
公輔 中野
公輔 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014101181A priority Critical patent/JP5791758B1/en
Application granted granted Critical
Publication of JP5791758B1 publication Critical patent/JP5791758B1/en
Publication of JP2015220519A publication Critical patent/JP2015220519A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】電圧駆動型の電力用半導体スイッチング素子のゲートを駆動する定電流ゲート駆動回路における電流増幅器を構成する回路素子の数が少なく、小型化で低コストが可能なゲート駆動回路を提供する。【解決手段】ゲート駆動回路を構成する定電流ゲート駆動回路1における電流増幅器となる電流増幅用のPNPトランジスタ1−1のエミッタ側に充電電流制限回路1aを設け、電流増幅用のPNPトランジスタ1−1のコレクタ側に放電電流制限回路1bを備えている。【選択図】図1Provided is a gate drive circuit that has a small number of circuit elements constituting a current amplifier in a constant current gate drive circuit for driving a gate of a voltage-driven power semiconductor switching element, and can be reduced in size and cost. A charging current limiting circuit is provided on the emitter side of a current amplifying PNP transistor as a current amplifier in a constant current gate driving circuit constituting a gate driving circuit. 1 is provided with a discharge current limiting circuit 1b on the collector side. [Selection] Figure 1

Description

本発明は、電圧駆動型の電力用半導体スイッチング素子を駆動するゲート駆動回路に関する。   The present invention relates to a gate drive circuit for driving a voltage-driven power semiconductor switching element.

電力用半導体スイッチング素子(例えば、IGBT(Insulated Gate Bipolar Transistor))をスイッチングすると、スイッチング損失、高周波ノイズが発生する。これらを低減するために定電流駆動回路を用いてゲート電圧を緩やかに変化させる技術が提案されている。(例えば、特許文献1、2参照)。   When a power semiconductor switching element (for example, an IGBT (Insulated Gate Bipolar Transistor)) is switched, switching loss and high-frequency noise are generated. In order to reduce these, a technique for gradually changing the gate voltage using a constant current driving circuit has been proposed. (For example, refer to Patent Documents 1 and 2).

特許第5289565号公報Japanese Patent No. 5289565 特許第4942861号公報Japanese Patent No. 4942861

しかしながら、この種の定電流駆動回路は電力用半導体スイッチング素子のスイッチオン時、すなわちゲート容量充電時と、スイッチオフ時、すなわちゲート容量放電時に各々電流増幅器が必要なため、素子数が多くなり、大型化、コストアップとなる問題がある。   However, this type of constant current driving circuit requires a current amplifier when the power semiconductor switching element is switched on, that is, when the gate capacity is charged, and when the switch is turned off, that is, when the gate capacity is discharged. There is a problem of increasing the size and cost.

例えば特許文献1では、ゲート容量充電用の電流増幅用MOSFETとゲート容量放電用の電流増幅用MOSFETを備えた構成となっている。特許文献2では、ゲート容量充電については記載されているが、ゲート容量放電については考慮されていない。 For example, Patent Document 1 has a configuration including a current amplification MOSFET for charging a gate capacitance and a current amplification MOSFET for discharging a gate capacitance. Patent Document 2 describes gate capacity charging, but does not consider gate capacity discharge.

本発明は、上記のような課題を解決するためになされたものであり、小型化が可能で、安価な構成にて、電力用半導体スイッチング素子のゲート電圧を緩やかに変化させて高周波ノイズを低減する定電流駆動を行うことができるゲート駆動回路を提供することを目的とする。   The present invention has been made to solve the above-described problems, and can reduce the size and the high-frequency noise by gently changing the gate voltage of the power semiconductor switching element with an inexpensive configuration. An object of the present invention is to provide a gate driving circuit capable of performing constant current driving.

本発明によるゲート駆動回路は、電力用半導体スイッチング素子のゲート充放電を制御する電力用半導体スイッチング素子制御回路と、電力用半導体スイッチング素子のゲートと電力用半導体スイッチング素子制御回路の間に接続され電力用半導体スイッチング素子制御回路と電力用半導体スイッチング素子のゲートの間を流れる電力用半導体スイッチング素子のゲート容量充放電電流を増幅して充放電する双方向電流増幅器と、電力用半導体スイッチング素子のゲート容量充電時に電力用半導体スイッチング素子制御回路から双方向電流増幅器に流れる電流を一定電流にして双方向電流増幅器による電力用半導体スイッチング素子のゲート容量充電電流を定電流に制限する充電電流制限回路と、電力用半導体スイッチング素子のゲート容量放電時に電力用半導体スイッチング素子のゲートから双方向電流増幅器に流れる電流を一定電流にして双方向電流増幅器による電力用半導体スイッチング素子のゲート容量放電電流を定電流に制限する放電電流制限回路を備えたものである。 The gate driving circuit according to the present invention comprises a semiconductor switching element control circuit for power controlling the gate charging and discharging of the power semiconductor switching devices, power is connected between the gate and the power semiconductor switching element control circuit of the power semiconductor switching element a bidirectional current amplifier for charging and discharging by amplifying the gate capacitance charge and discharge current of the power semiconductor switching element that flows between the gate of the use semiconductor switching element control circuit and the power semiconductor switching devices, the gate capacitance of the power semiconductor switching element A charging current limiting circuit for limiting the gate capacitance charging current of the power semiconductor switching element by the bidirectional current amplifier to a constant current by setting a constant current flowing from the power semiconductor switching element control circuit to the bidirectional current amplifier during charging; Gate capacitance of semiconductor switching devices With a discharge current limiting circuit for limiting the gate capacitance discharge current of the power semiconductor switching device according to the bidirectional current amplifier to the constant current by the current flowing through the bidirectional current amplifier from the gate of the power semiconductor switching element at a constant current during electrodeposition Is.

本発明のゲート駆動回路によれば、電力用半導体スイッチング素子のゲート電圧を緩やかに変化させて高周波ノイズを低減するための定電流駆動回路を素子数が少なく、小型で低コストな構成で実現することが可能である。   According to the gate drive circuit of the present invention, a constant current drive circuit for reducing high-frequency noise by gradually changing the gate voltage of a power semiconductor switching element is realized with a small number of elements, a small and low-cost configuration. It is possible.

本発明の実施形態1に係るゲート駆動回路の構成を示す図である。It is a figure which shows the structure of the gate drive circuit which concerns on Embodiment 1 of this invention. 本発明の実施形態2に係るゲート駆動回路の構成を示す図である。It is a figure which shows the structure of the gate drive circuit which concerns on Embodiment 2 of this invention.

以下、本発明の実施の形態について、図面を参照して説明する。なお、各図中、同一符号は、同一又は相当部分を示すものとする。   Embodiments of the present invention will be described below with reference to the drawings. In addition, in each figure, the same code | symbol shall show the same or an equivalent part.

実施の形態1.
図1は、本発明の実施の形態1に係るゲート駆動回路の構成を示す図である。実施の形態1に係るゲート駆動回路100は、図1に示すように、定電流ゲート駆動回路1と電力用半導体スイッチング素子制御回路2とで構成され、スイッチング対象としての電力用半導体スイッチング素子であるシリコン(Si)半導体で成るIGBT3のゲートに接続されている。
Embodiment 1 FIG.
FIG. 1 is a diagram showing a configuration of a gate drive circuit according to Embodiment 1 of the present invention. As shown in FIG. 1, the gate drive circuit 100 according to the first embodiment includes a constant current gate drive circuit 1 and a power semiconductor switching element control circuit 2, and is a power semiconductor switching element as a switching target. It is connected to the gate of the IGBT 3 made of a silicon (Si) semiconductor.

定電流ゲート駆動回路1は、IGBT3のターンオン、ターンオフ時にゲート電流を制限してIGBT3のゲート容量を充電または放電させる。また電力用半導体スイッチング素子制御回路2は、定電流ゲート駆動回路1に指令信号(指令電圧)4であるスイッチングオン指令信号(オン指令電圧)、並びにスイッチングオフ指令信号(オフ指令電圧)を出力する電圧源としての機能を有する。   The constant current gate driving circuit 1 charges or discharges the gate capacitance of the IGBT 3 by limiting the gate current when the IGBT 3 is turned on and off. The power semiconductor switching element control circuit 2 outputs a switching-on command signal (on-command voltage) and a switching-off command signal (off-command voltage), which are command signals (command voltage) 4, to the constant current gate drive circuit 1. It functions as a voltage source.

定電流ゲート駆動回路1は、図1のように、双方向電流増幅器である電流増幅用トランジスタ(図示の例では、PNPトランジスタであって、第1のPNPトランジスタとも称す)1−1、負帰還用トランジスタ1−2(図示の例では、PNPトランジスタであって、第2のPNPトランジスタとも称す)、負帰還用トランジスタ1−3(図示の例では、PNPトランジスタであって、第3のPNPトランジスタとも称す)と、抵抗1−4(第1の抵抗とも称す)、抵抗1−5、抵抗1−6(第2の抵抗とも称す)により構成される。この定電流ゲート駆動回路1は、ゲート容量充放電電流5をあらかじめ決められた上限値に制限する機能を有する。   As shown in FIG. 1, the constant current gate drive circuit 1 includes a current amplifying transistor that is a bidirectional current amplifier (in the illustrated example, a PNP transistor, also referred to as a first PNP transistor) 1-1, negative feedback Transistor 1-2 (in the example shown, it is also a PNP transistor and is also referred to as a second PNP transistor), negative feedback transistor 1-3 (in the example shown, it is a PNP transistor and is a third PNP transistor) And a resistor 1-4 (also referred to as a first resistor), a resistor 1-5, and a resistor 1-6 (also referred to as a second resistor). The constant current gate drive circuit 1 has a function of limiting the gate capacity charging / discharging current 5 to a predetermined upper limit value.

充電電流制限回路1aは、電力用半導体スイッチング素子3のゲート容量充電時のゲート容量充電電流を制限するものであって、負帰還用トランジスタ1−2、抵抗1−4によって構成されている。放電電流制限回路1bは、電力用半導体スイッチング素子3のゲート容量放電時のゲート容量放電電流を制限するものであって、負帰還用トランジスタ1−3、抵抗1−6によって構成されている。
抵抗1−4の一端は、定電流ゲート駆動回路1の入出力端となり、電力用半導体スイッチング素子制御回路2と負帰還用トランジスタ1−2のエミッタに接続される。抵抗1−6の一端は、定電流ゲート駆動回路1の入出力端となり、IGBT3のゲートと負帰還用トランジスタ1−3のエミッタに接続される。
The charging current limiting circuit 1a limits a gate capacity charging current when the power semiconductor switching element 3 is charged with a gate capacity, and includes a negative feedback transistor 1-2 and a resistor 1-4. The discharge current limiting circuit 1b limits the gate capacity discharge current at the time of gate capacity discharge of the power semiconductor switching element 3, and includes a negative feedback transistor 1-3 and a resistor 1-6.
One end of the resistor 1-4 serves as an input / output terminal of the constant current gate drive circuit 1 and is connected to the power semiconductor switching element control circuit 2 and the emitter of the negative feedback transistor 1-2. One end of the resistor 1-6 serves as an input / output terminal of the constant current gate drive circuit 1, and is connected to the gate of the IGBT 3 and the emitter of the negative feedback transistor 1-3.

更に、充電電流制限回路1aは、第1のPNPトランジスタ1−1のベースと第2のPNPトランジスタ1−2のコレクタが接続され、第1のPNPトランジスタ1−1のエミッタと第2のPNPトランジスタ1−2のベースと第1の抵抗1−4の一端が接続され、第1の抵抗1−4の他端は第2のPNPトランジスタ1−2のエミッタと電力用半導体スイッチング素子制御回路2に接続されている。
また、放電電流制限回路1bは、第1のPNPトランジスタ1−1のベースと第3のPNPトランジスタ1−3のコレクタが接続され、第1のPNPトランジスタ1−1のコレクタと第3のPNPトランジスタ1−3のベースと第2の抵抗1−6の一端が接続され、第2の抵抗1−6の他端は第3のPNPトランジスタ1−3のエミッタと電力用半導体スイッチング素子3のゲートに接続されている。
Further, the charging current limiting circuit 1a is connected to the base of the first PNP transistor 1-1 and the collector of the second PNP transistor 1-2, and the emitter of the first PNP transistor 1-1 and the second PNP transistor. The base of 1-2 is connected to one end of the first resistor 1-4, and the other end of the first resistor 1-4 is connected to the emitter of the second PNP transistor 1-2 and the power semiconductor switching element control circuit 2. It is connected.
The discharge current limiting circuit 1b is connected to the base of the first PNP transistor 1-1 and the collector of the third PNP transistor 1-3, and the collector of the first PNP transistor 1-1 and the third PNP transistor. The base of 1-3 is connected to one end of the second resistor 1-6, and the other end of the second resistor 1-6 is connected to the emitter of the third PNP transistor 1-3 and the gate of the power semiconductor switching element 3. It is connected.

次に、実施の形態1に係るゲート駆動回路の動作について説明する。
IGBT3をターンオンするとき、定電流ゲート駆動回路1には、電力用半導体スイッチング素子制御回路2からの指令信号4として、オン指令信号が入力される。このオン指令信号が定電流ゲート駆動回路1に入力されると、電流増幅用トランジスタ1−1は導通状態となり、抵抗1−4を介してエミッタ電流が流れ、抵抗1−5を介してベース電流が流れる。この動作によって負帰還用トランジスタ1−3は遮断状態となり、抵抗1−6を介してコレクタ電流が流れる。このコレクタ電流はIGBT3に対するゲート容量電流6となる充電電流としてIGBT3のゲート容量を充電する。
Next, the operation of the gate drive circuit according to the first embodiment will be described.
When turning on the IGBT 3, an ON command signal is input to the constant current gate drive circuit 1 as the command signal 4 from the power semiconductor switching element control circuit 2. When this ON command signal is input to the constant current gate drive circuit 1, the current amplifying transistor 1-1 becomes conductive, an emitter current flows through the resistor 1-4, and a base current flows through the resistor 1-5. Flows. By this operation, the negative feedback transistor 1-3 is cut off, and a collector current flows through the resistor 1-6. This collector current charges the gate capacitance of the IGBT 3 as a charging current that becomes the gate capacitance current 6 for the IGBT 3.

電流増幅用トランジスタ1−1のエミッタ電流が増加すると抵抗1−4での電圧降下が増大し、この電圧降下は負帰還用トランジスタ1−2のベース−エミッタ間を順バイアスするため、負帰還用トランジスタ1−2が導通状態になる。負帰還用トランジスタ1−2が導通すると、電流増幅用トランジスタ1−1のエミッタ電流は、負帰還用トランジスタ1−2の方に流れるようになり、抵抗1−4での電圧降下が小さくなる。一方、抵抗1−4での電圧降下が小さくなると負帰還用トランジスタ1−2のベース−エミッタ間のバイアス電圧が小さくなり、負帰還用トランジスタ1−2は導通状態から遮断状態に移行する。この負帰還動作によって、理想的には電流増幅用トランジスタ1−1のエミッタには、負帰還用トランジスタ1−2のベース−エミッタ間における順方向電圧降下(例えば0.6V)を抵抗1−4の抵抗値で除した値の一定電流が流れる。トランジスタの性質上、コレクタ電流はエミッタ電流にほぼ等しくなるため、ゲート容量充放電電流5も定電流となる。このようにして、定電流ゲート駆動回路1は、電力用半導体スイッチング素子であるIGBT3のゲート容量を定電流充電する。   When the emitter current of the current amplifying transistor 1-1 increases, the voltage drop at the resistor 1-4 increases. This voltage drop forward-biases between the base and the emitter of the negative feedback transistor 1-2. The transistor 1-2 becomes conductive. When the negative feedback transistor 1-2 becomes conductive, the emitter current of the current amplification transistor 1-1 flows toward the negative feedback transistor 1-2, and the voltage drop at the resistor 1-4 is reduced. On the other hand, when the voltage drop at the resistor 1-4 becomes small, the bias voltage between the base and the emitter of the negative feedback transistor 1-2 becomes small, and the negative feedback transistor 1-2 shifts from the conductive state to the cutoff state. By this negative feedback operation, a forward voltage drop (for example, 0.6 V) between the base and the emitter of the negative feedback transistor 1-2 is ideally applied to the emitter of the current amplification transistor 1-1. A constant current of the value divided by the resistance value flows. Since the collector current is substantially equal to the emitter current due to the nature of the transistor, the gate capacitance charge / discharge current 5 is also a constant current. In this manner, the constant current gate drive circuit 1 charges the gate capacitance of the IGBT 3 that is the power semiconductor switching element with a constant current.

IGBT3をターンオフするとき、定電流ゲート駆動回路1には、電力用半導体スイッチング素子制御回路2からの指令信号4として、オフ指令信号が入力される。このオフ指令信号が定電流ゲート駆動回路1に入力されると、電流増幅用トランジスタ1−1は逆方向導通状態となり、抵抗1−6を介してコレクタ電流が流れ、抵抗1−5を介してベース電流が流れる。この動作によって負帰還用トランジスタ1−2は遮断状態となり、抵抗1−4を介してエミッタ電流が流れる。このエミッタ電流はコンデIGBT3に対するゲート容量電流6となる放電電流としてIGBT3のゲート容量を放電する。   When turning off the IGBT 3, an off command signal is input to the constant current gate drive circuit 1 as the command signal 4 from the power semiconductor switching element control circuit 2. When this OFF command signal is input to the constant current gate drive circuit 1, the current amplifying transistor 1-1 is turned on in the reverse direction, a collector current flows through the resistor 1-6, and the resistor 1-5 passes through the resistor 1-5. Base current flows. By this operation, the negative feedback transistor 1-2 is cut off, and an emitter current flows through the resistor 1-4. This emitter current discharges the gate capacitance of the IGBT 3 as a discharge current that becomes the gate capacitance current 6 for the capacitor IGBT 3.

電流増幅用トランジスタ1−1のコレクタ電流が増加すると抵抗1−6での電圧降下が増大し、この電圧降下は負帰還用トランジスタ1−3のベース−エミッタ間を順バイアスするため、負帰還用トランジスタ1−3が導通状態になる。負帰還用トランジスタ1−3が導通すると、電流増幅用トランジスタ1−1のコレクタ電流は、負帰還用トランジスタ1−3の方に流れるようになり、抵抗1−6での電圧降下が小さくなる。一方、抵抗1−6での電圧降下が小さくなると負帰還用トランジスタ1−3のベース−エミッタ間のバイアス電圧が小さくなり、負帰還用トランジスタ1−3は導通状態から遮断状態に移行する。この負帰還動作によって、理想的には電流増幅用トランジスタ1−1のコレクタには、トランジスタ1−3のベース−エミッタ間における順方向電圧降下(例えば0.6V)を抵抗1−6の抵抗値で除した値の一定電流が流れる。トランジスタの性質上、エミッタ電流はコレクタ電流にほぼ等しくなるため、ゲート容量充放電電流5も定電流となる。このようにして、定電流ゲート駆動回路1は、電力用半導体スイッチング素子であるIGBT3のゲート容量を定電流放電する。   When the collector current of the current amplifying transistor 1-1 increases, the voltage drop at the resistor 1-6 increases, and this voltage drop forward-biases between the base and the emitter of the negative feedback transistor 1-3. The transistor 1-3 becomes conductive. When the negative feedback transistor 1-3 becomes conductive, the collector current of the current amplification transistor 1-1 flows toward the negative feedback transistor 1-3, and the voltage drop at the resistor 1-6 is reduced. On the other hand, when the voltage drop at the resistor 1-6 becomes small, the bias voltage between the base and the emitter of the negative feedback transistor 1-3 becomes small, and the negative feedback transistor 1-3 shifts from the conductive state to the cutoff state. By this negative feedback operation, ideally, the forward voltage drop (eg, 0.6 V) between the base and the emitter of the transistor 1-3 is applied to the collector of the current amplifying transistor 1-1 by the resistance value of the resistor 1-6. A constant current of the value divided by flows. Since the emitter current is substantially equal to the collector current due to the nature of the transistor, the gate capacitance charge / discharge current 5 is also a constant current. In this way, the constant current gate drive circuit 1 discharges the gate capacitance of the IGBT 3 that is a power semiconductor switching element with a constant current.

以上説明したように、実施の形態1のゲート駆動回路によれば、電力用半導体スイッチング素子であるIGBT3のゲート容量を充放電するために、双方向電流増幅器を用い、電流増幅用トランジスタ1−1のみで構成しているので、定電流駆動回路を素子数の少ない小型で低コストな構成で実現できる。   As described above, according to the gate drive circuit of the first embodiment, the bidirectional current amplifier is used to charge and discharge the gate capacitance of the IGBT 3 that is the power semiconductor switching element, and the current amplification transistor 1-1. Therefore, the constant current drive circuit can be realized with a small and low cost configuration with a small number of elements.

実施の形態2.
図2は、本発明の実施の形態2に係るゲート駆動回路の構成を示す図である。実施の形態2に係るゲート駆動回路100は、実施の形態1における電流増幅用トランジスタ1−1のコレクタとエミッタを逆に接続したものであり、その他の構成は、実施の形態1と同じである。
Embodiment 2. FIG.
FIG. 2 is a diagram showing the configuration of the gate drive circuit according to the second embodiment of the present invention. The gate drive circuit 100 according to the second embodiment is such that the collector and emitter of the current amplification transistor 1-1 in the first embodiment are connected in reverse, and the other configurations are the same as those in the first embodiment. .

即ち、この実施の形態2においては、充電電流制限回路1aは、第2のPNPトランジスタ1−2と第1の抵抗1−4で構成され、第1のPNPトランジスタ1−1のベースと第2のPNPトランジスタ1−2のコレクタが接続され、第1のPNPトランジスタ1−1のコレクタと第2のPNPトランジスタ1−2のベースと第1の抵抗1−4の一端が接続され、第1の抵抗1−4の他端は第2のPNPトランジスタ1−2のエミッタと電力用半導体スイッチング素子制御回路2に接続されている。
また、放電電流制限回路1bは、第3のPNPトランジスタ1−3と第2の抵抗1−6で構成され、第1のPNPトランジスタ1−1のベースと第3のPNPトランジスタ1−3のコレクタが接続され、第1のPNPトランジスタ1−1のエミッタと第3のPNPトランジスタ1−3のベースと第2の抵抗1−6の一端が接続され、第2の抵抗1−6の他端は第3のPNPトランジスタ1−3のエミッタと電力用半導体スイッチング素子3のゲートに接続されている。
That is, in the second embodiment, the charging current limiting circuit 1a is configured by the second PNP transistor 1-2 and the first resistor 1-4, and the base of the first PNP transistor 1-1 and the second PNP transistor 1-1. The collector of the first PNP transistor 1-2 is connected, the collector of the first PNP transistor 1-1, the base of the second PNP transistor 1-2, and one end of the first resistor 1-4 are connected. The other end of the resistor 1-4 is connected to the emitter of the second PNP transistor 1-2 and the power semiconductor switching element control circuit 2.
The discharge current limiting circuit 1b includes a third PNP transistor 1-3 and a second resistor 1-6. The base of the first PNP transistor 1-1 and the collector of the third PNP transistor 1-3. Are connected, the emitter of the first PNP transistor 1-1, the base of the third PNP transistor 1-3, and one end of the second resistor 1-6 are connected, and the other end of the second resistor 1-6 is It is connected to the emitter of the third PNP transistor 1-3 and the gate of the power semiconductor switching element 3.

このような実施の形態1における電流増幅用トランジスタ1−1のコレクタとエミッタを逆に接続した実施の形態2においても、電流増幅用トランジスタ1−1の電流双方向特性により同様な効果が得られる。   In the second embodiment in which the collector and the emitter of the current amplifying transistor 1-1 in the first embodiment are connected in reverse, the same effect can be obtained by the bidirectional current characteristic of the current amplifying transistor 1-1. .

実施の形態1及び実施の形態2において、電流増幅用トランジスタ1−1がPNPトランジスタの例を示したが、ゲート容量の大きい電力用半導体スイッチング素子3の駆動においては、電流増幅用トランジスタ1−1をダーリントン接続としても同様な効果が得られる。   In the first and second embodiments, the current amplifying transistor 1-1 is a PNP transistor. However, in driving the power semiconductor switching element 3 having a large gate capacity, the current amplifying transistor 1-1 is used. A similar effect can be obtained by using a Darlington connection.

実施の形態1及び実施の形態2において、負帰還用トランジスタ1−2による負帰還作用により、ゲート容量の充電時を定電流駆動し、負帰還用トランジスタ1−3による負帰還作用により、ゲート容量の放電時を定電流駆動したが、ゲート容量の充電時に定電流駆動が不要な場合においては負帰還用トランジスタ1−2を削除し、抵抗1−4で充電電流を制限する定電圧駆動とすること、またゲート容量の放電時に定電流駆動が不要な場合においては負帰還用トランジスタ1−3を削除し、抵抗1−6で放電電流を制限する定電圧駆動とすることでも、同様な効果が得られる。   In the first embodiment and the second embodiment, the gate capacitance is charged at a constant current by the negative feedback action by the negative feedback transistor 1-2, and the gate capacitance is obtained by the negative feedback action by the negative feedback transistor 1-3. In the case where constant current driving is not required when charging the gate capacitance, the negative feedback transistor 1-2 is deleted and the constant current driving is performed by limiting the charging current with the resistor 1-4. In the case where constant current driving is not required at the time of discharging the gate capacitance, the same effect can be obtained by removing the negative feedback transistor 1-3 and performing constant voltage driving by limiting the discharge current with the resistor 1-6. can get.

実施の形態1及び実施の形態2において、ゲート電圧7のスイッチングオン電圧が低い電力用半導体スイッチング素子のゲート駆動の場合には、オフ指令信号(指令電圧)4を負電圧とするとともに、電流増幅用トランジスタ1−1のベースと接続される抵抗1−5のもう片方の一端(他端)を負電圧にすることにより、オフ時のノイズなどによる意図しないスイッチングオンを防ぎ、スイッチングの信頼性を向上させる構成としても、同様な効果が得られる。   In the first and second embodiments, in the case of gate driving of a power semiconductor switching element having a low switching-on voltage of the gate voltage 7, the off command signal (command voltage) 4 is set to a negative voltage and the current is amplified. The other end (the other end) of the resistor 1-5 connected to the base of the transistor 1-1 is set to a negative voltage, thereby preventing unintentional switching on due to noise at the time of turning off and improving the switching reliability. The same effect can be obtained even if the configuration is improved.

実施の形態1及び実施の形態2において、シリコン(Si)半導体から成る電力用半導体スイッチング素子3のゲート駆動回路を示したが、電力用半導体スイッチング素子3は、Si半導体よりもバンドギャップが広い非Si半導体材料から成るものでもよい。非Si半導体材料であるワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドがある。
ワイドバンドギャップ半導体から成る電力用半導体スイッチング素子3は、Si半導体ではユニポーラ動作が困難な高電圧領域で使用可能であり、スイッチング時に発生するスイッチング損失を大きく低減でき、電力損失の大きな低減が可能になる。また、電力損失が小さく、耐熱性も高いため、冷却部を備えてパワーモジュールを構成した場合、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体モジュールの一層の小型化が可能になる。また、ワイドバンドギャップ半導体から成る電力用半導体スイッチング素子は、高周波スイッチング動作に適しており、高周波化の要求が大きいインバータやDC/DCコンバータに適用すると、スイッチング周波数の高周波化によって、インバータやDC/DCコンバータに接続されるリアクトルやコンデンサなどを小型化することもできる。よって、本願実施の形態のゲート駆動回路は、炭化珪素などワイドギャップ半導体から成る電力用半導体スイッチング素子を対象とする場合にも、同様な効果が得られる。
In the first and second embodiments, the gate drive circuit of the power semiconductor switching element 3 made of a silicon (Si) semiconductor is shown. However, the power semiconductor switching element 3 has a wider band gap than the Si semiconductor. It may be made of a Si semiconductor material. Examples of the wide band gap semiconductor that is a non-Si semiconductor material include silicon carbide, a gallium nitride-based material, and diamond.
The power semiconductor switching element 3 made of a wide bandgap semiconductor can be used in a high voltage region where unipolar operation is difficult with a Si semiconductor, greatly reducing the switching loss that occurs during switching, and greatly reducing the power loss. Become. In addition, since power loss is small and heat resistance is high, when a power module is configured with a cooling unit, the heat sink fins can be downsized and the water cooling unit can be air-cooled. Miniaturization is possible. In addition, power semiconductor switching elements made of wide band gap semiconductors are suitable for high-frequency switching operations, and when applied to inverters and DC / DC converters that have a high demand for higher frequencies, the switching frequency is increased and the inverters and DC / DC / DC converters are increased. A reactor, a capacitor, and the like connected to the DC converter can be reduced in size. Therefore, the gate drive circuit according to the embodiment of the present application can achieve the same effect even when a power semiconductor switching element made of a wide gap semiconductor such as silicon carbide is targeted.

本発明は、その発明の範囲内において、各実施例の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することができる。   Within the scope of the present invention, the present invention can be freely combined with each embodiment, and each embodiment can be appropriately modified or omitted.

1 定電流ゲート駆動回路、1a 充電電流制御回路、1b 放電電流制限回路、1−1 双方向電流増幅器(電流増幅用トランジスタ)、1−2 負帰還用トランジスタ(第2のPNPトランジスタ)、1−3 負帰還用トランジスタ(第3のPNPトランジスタ)、1−4 抵抗(第1の抵抗)、1−6 抵抗(第2の抵抗)、2 電力用半導体スイッチング素子制御回路、3 電力用半導体スイッチング素子(IGBT)。   DESCRIPTION OF SYMBOLS 1 Constant current gate drive circuit, 1a Charge current control circuit, 1b Discharge current limiting circuit, 1-1 Bidirectional current amplifier (current amplification transistor), 1-2 Negative feedback transistor (second PNP transistor), 1- DESCRIPTION OF SYMBOLS 3 Negative feedback transistor (3rd PNP transistor), 1-4 Resistance (1st resistance), 1-6 Resistance (2nd resistance), 2 Power semiconductor switching element control circuit, 3 Power semiconductor switching element (IGBT).

Claims (10)

電圧駆動型の電力用半導体スイッチング素子を駆動するゲート駆動回路において、前記電力用半導体スイッチング素子のゲート充放電を制御する電力用半導体スイッチング素子制御回路と、前記電力用半導体スイッチング素子のゲートと前記電力用半導体スイッチング素子制御回路の間に接続され前記電力用半導体スイッチング素子制御回路と前記電力用半導体スイッチング素子のゲートの間を流れる前記電力用半導体スイッチング素子のゲート容量充放電電流を増幅して充放電する双方向電流増幅器と、前記電力用半導体スイッチング素子のゲート容量充電時に前記電力用半導体スイッチング素子制御回路から前記双方向電流増幅器に流れる電流を一定電流にして前記双方向電流増幅器による前記電力用半導体スイッチング素子のゲート容量充電電流を定電流に制限する充電電流制限回路と、前記電力用半導体スイッチング素子のゲート容量放電時に前記電力用半導体スイッチング素子のゲートから前記双方向電流増幅器に流れる電流を一定電流にして前記双方向電流増幅器による前記電力用半導体スイッチング素子のゲート容量放電電流を定電流に制限する放電電流制限回路を備えたことを特徴とするゲート駆動回路。 In a gate driving circuit for driving a voltage-driven power semiconductor switching element, a power semiconductor switching element control circuit for controlling gate charge / discharge of the power semiconductor switching element, a gate of the power semiconductor switching element, and the power Charge / discharge by amplifying a gate capacitance charge / discharge current of the power semiconductor switching element connected between the power semiconductor switching element control circuit and flowing between the power semiconductor switching element control circuit and a gate of the power semiconductor switching element A bidirectional current amplifier, and the power semiconductor by the bidirectional current amplifier with a constant current flowing from the power semiconductor switching element control circuit to the bidirectional current amplifier when the gate capacitance of the power semiconductor switching element is charged. Switching element gate capacity A charging current limiting circuit for limiting the charging current to a constant current, said by the current flowing from the gate of the power semiconductor switching element during the gate capacitance discharge of the power semiconductor switching element to the bidirectional current amplifier constant current bidirectionally A gate drive circuit comprising a discharge current limiting circuit for limiting a gate capacitance discharge current of the power semiconductor switching element by a current amplifier to a constant current . 前記双方向電流増幅器は、第1のPNPトランジスタであることを特徴とする請求項1に記載のゲート駆動回路。   The gate driving circuit according to claim 1, wherein the bidirectional current amplifier is a first PNP transistor. 前記充電電流制限回路は、第2のPNPトランジスタと第1の抵抗で構成され、前記第1のPNPトランジスタのベースと前記第2のPNPトランジスタのコレクタが接続され、前記第1のPNPトランジスタのエミッタと前記第2のPNPトランジスタのベースと前記第1の抵抗の一端が接続され、前記第1の抵抗の他端は前記第2のPNPトランジスタのエミッタと前記電力用半導体スイッチング素子制御回路に接続されたことを特徴とする請求項2に記載のゲート駆動回路。   The charging current limiting circuit includes a second PNP transistor and a first resistor, and a base of the first PNP transistor and a collector of the second PNP transistor are connected, and an emitter of the first PNP transistor. And the base of the second PNP transistor and one end of the first resistor are connected, and the other end of the first resistor is connected to the emitter of the second PNP transistor and the power semiconductor switching element control circuit. The gate drive circuit according to claim 2, wherein: 前記放電電流制限回路は、第3のPNPトランジスタと第2の抵抗で構成され、前記第1のPNPトランジスタのベースと前記第3のPNPトランジスタのコレクタが接続され、前記第1のPNPトランジスタのコレクタと前記第3のPNPトランジスタのベースと前記第2の抵抗の一端が接続され、前記第2の抵抗の他端は前記第3のPNPトランジスタのエミッタと前記電力用半導体スイッチング素子のゲートに接続されたことを特徴とする請求項2または請求項3に記載のゲート駆動回路。   The discharge current limiting circuit includes a third PNP transistor and a second resistor, a base of the first PNP transistor and a collector of the third PNP transistor are connected, and a collector of the first PNP transistor And the base of the third PNP transistor and one end of the second resistor are connected, and the other end of the second resistor is connected to the emitter of the third PNP transistor and the gate of the power semiconductor switching element. 4. The gate drive circuit according to claim 2, wherein the gate drive circuit is provided. 前記充電電流制限回路は、第2のPNPトランジスタと第1の抵抗で構成され、前記第1のPNPトランジスタのベースと前記第2のPNPトランジスタのコレクタが接続され、前記第1のPNPトランジスタのコレクタと前記第2のPNPトランジスタのベースと前記第1の抵抗の一端が接続され、前記第1の抵抗の他端は前記第2のPNPトランジスタのエミッタと前記電力用半導体スイッチング素子制御回路に接続されたことを特徴とする請求項2に記載のゲート駆動回路。   The charging current limiting circuit includes a second PNP transistor and a first resistor, a base of the first PNP transistor and a collector of the second PNP transistor are connected, and a collector of the first PNP transistor And the base of the second PNP transistor and one end of the first resistor are connected, and the other end of the first resistor is connected to the emitter of the second PNP transistor and the power semiconductor switching element control circuit. The gate drive circuit according to claim 2, wherein: 前記放電電流制限回路は、第3のPNPトランジスタと第2の抵抗で構成され、前記第1のPNPトランジスタのベースと前記第3のPNPトランジスタのコレクタが接続され、前記第1のPNPトランジスタのエミッタと前記第3のPNPトランジスタのベースと前記第2の抵抗の一端が接続され、前記第2の抵抗の他端は前記第3のPNPトランジスタのエミッタと前記電力用半導体スイッチング素子のゲートに接続されたことを特徴とする請求項2または請求項5に記載のゲート駆動回路。   The discharge current limiting circuit includes a third PNP transistor and a second resistor, a base of the first PNP transistor and a collector of the third PNP transistor are connected, and an emitter of the first PNP transistor And the base of the third PNP transistor and one end of the second resistor are connected, and the other end of the second resistor is connected to the emitter of the third PNP transistor and the gate of the power semiconductor switching element. The gate drive circuit according to claim 2, wherein the gate drive circuit is provided. 前記双方向電流増幅器は、前記第1のPNPトランジスタを多段ダーリントン接続したことを特徴とする請求項2から請求項6のいずれか1項に記載のゲート駆動回路。   7. The gate drive circuit according to claim 2, wherein the bidirectional current amplifier includes the first PNP transistor connected in a multi-stage Darlington connection. 8. 前記電力用半導体スイッチング素子制御回路において、前記電力用半導体スイッチング素子のゲート放電時の制御電圧が負電圧であることを特徴とする請求項1から請求項7のいずれか1項に記載のゲート駆動回路。   8. The gate drive according to claim 1, wherein in the power semiconductor switching element control circuit, a control voltage at the time of gate discharge of the power semiconductor switching element is a negative voltage. 9. circuit. 前記電力用半導体スイッチング素子は、ワイドバンドギャップ半導体にて形成される素子であることを特徴とする請求項1から請求項8のいずれか1項に記載のゲート駆動回路。   9. The gate driving circuit according to claim 1, wherein the power semiconductor switching element is an element formed of a wide band gap semiconductor. 前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料または、ダイヤモンドを用いた半導体であることを特徴とする請求項9に記載のゲート駆動回路。   The gate drive circuit according to claim 9, wherein the wide band gap semiconductor is a semiconductor using silicon carbide, a gallium nitride-based material, or diamond.
JP2014101181A 2014-05-15 2014-05-15 Gate drive circuit Active JP5791758B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014101181A JP5791758B1 (en) 2014-05-15 2014-05-15 Gate drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014101181A JP5791758B1 (en) 2014-05-15 2014-05-15 Gate drive circuit

Publications (2)

Publication Number Publication Date
JP5791758B1 true JP5791758B1 (en) 2015-10-07
JP2015220519A JP2015220519A (en) 2015-12-07

Family

ID=54346158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014101181A Active JP5791758B1 (en) 2014-05-15 2014-05-15 Gate drive circuit

Country Status (1)

Country Link
JP (1) JP5791758B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111555596A (en) * 2020-04-27 2020-08-18 杭州电子科技大学 SiC MOSFET grid crosstalk suppression driving circuit with adjustable negative pressure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487373A (en) * 1990-07-31 1992-03-19 Fujitsu Ltd Semiconductor device
JPH06216735A (en) * 1993-01-13 1994-08-05 Fuji Electric Co Ltd Output circuit
JPH1023743A (en) * 1996-07-05 1998-01-23 Mitsubishi Electric Corp Drive circuit of semiconductor device
WO2013038775A1 (en) * 2011-09-13 2013-03-21 三菱電機株式会社 Gate drive circuit for power semiconductor element, and method for driving power semiconductor element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487373A (en) * 1990-07-31 1992-03-19 Fujitsu Ltd Semiconductor device
JPH06216735A (en) * 1993-01-13 1994-08-05 Fuji Electric Co Ltd Output circuit
JPH1023743A (en) * 1996-07-05 1998-01-23 Mitsubishi Electric Corp Drive circuit of semiconductor device
WO2013038775A1 (en) * 2011-09-13 2013-03-21 三菱電機株式会社 Gate drive circuit for power semiconductor element, and method for driving power semiconductor element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111555596A (en) * 2020-04-27 2020-08-18 杭州电子科技大学 SiC MOSFET grid crosstalk suppression driving circuit with adjustable negative pressure
CN111555596B (en) * 2020-04-27 2021-05-07 杭州电子科技大学 SiC MOSFET grid crosstalk suppression driving circuit with adjustable negative pressure

Also Published As

Publication number Publication date
JP2015220519A (en) 2015-12-07

Similar Documents

Publication Publication Date Title
JP4942861B1 (en) Gate drive circuit
WO2010134276A1 (en) Gate driving circuit
JP5545308B2 (en) Driving circuit
JP6203097B2 (en) Semiconductor device
CN105281729B (en) Method and circuit for controlling a power semiconductor switch
JP5993749B2 (en) Gate drive circuit of semiconductor device and power conversion device using the same
JP5916908B1 (en) Gate drive circuit
CN112636606A (en) System for providing bidirectional power flow and power regulation for low-voltage to high-voltage applications
JP6458552B2 (en) Switching type step-down DC-DC converter and power conversion circuit
US20160134271A1 (en) Buffer circuit
JP6456524B2 (en) Buffer circuit and semiconductor device
JP6847641B2 (en) Gate drive circuit
CN111130514B (en) Control method and control device for switching device
JP5791758B1 (en) Gate drive circuit
JP5843535B2 (en) Semiconductor module
US20120256493A1 (en) Switching device and switching module
WO2019171509A1 (en) Switching device and method for controlling switching device
WO2016192799A1 (en) Parallel-coupled switching devices and switch-mode power converter
JP2013207552A (en) Semiconductor device
US10505536B2 (en) Gate driving circuit
JP2011024368A (en) Drive circuit and driving method of power semiconductor
JP5950961B2 (en) Gate drive circuit
JP6400098B2 (en) Power semiconductor device drive circuit
CN116647222B (en) Driving circuit and driving chip
JP2017123732A (en) Driving circuit of semiconductor device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150804

R151 Written notification of patent or utility model registration

Ref document number: 5791758

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250