JP2015220519A - Gate drive circuit - Google Patents
Gate drive circuit Download PDFInfo
- Publication number
- JP2015220519A JP2015220519A JP2014101181A JP2014101181A JP2015220519A JP 2015220519 A JP2015220519 A JP 2015220519A JP 2014101181 A JP2014101181 A JP 2014101181A JP 2014101181 A JP2014101181 A JP 2014101181A JP 2015220519 A JP2015220519 A JP 2015220519A
- Authority
- JP
- Japan
- Prior art keywords
- pnp transistor
- gate
- switching element
- semiconductor switching
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 82
- 230000002457 bidirectional effect Effects 0.000 claims description 17
- 238000007599 discharging Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 238000000034 method Methods 0.000 claims description 2
- 230000003321 amplification Effects 0.000 abstract description 9
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 9
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
Description
本発明は、電圧駆動型の電力用半導体スイッチング素子を駆動するゲート駆動回路に関する。 The present invention relates to a gate drive circuit for driving a voltage-driven power semiconductor switching element.
電力用半導体スイッチング素子（例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ））をスイッチングすると、スイッチング損失、高周波ノイズが発生する。これらを低減するために定電流駆動回路を用いてゲート電圧を緩やかに変化させる技術が提案されている。（例えば、特許文献１、２参照）。 When a power semiconductor switching element (for example, an IGBT (Insulated Gate Bipolar Transistor)) is switched, switching loss and high-frequency noise are generated. In order to reduce these, a technique for gradually changing the gate voltage using a constant current driving circuit has been proposed. (For example, refer to Patent Documents 1 and 2).
しかしながら、この種の定電流駆動回路は電力用半導体スイッチング素子のスイッチオン時、すなわちゲート容量充電時と、スイッチオフ時、すなわちゲート容量放電時に各々電流増幅器が必要なため、素子数が多くなり、大型化、コストアップとなる問題がある。 However, this type of constant current driving circuit requires a current amplifier when the power semiconductor switching element is switched on, that is, when the gate capacity is charged, and when the switch is turned off, that is, when the gate capacity is discharged. There is a problem of increasing the size and cost.
例えば特許文献1では、ゲート容量充電用の電流増幅用ＭＯＳＦＥＴとゲート容量放電用の電流増幅用ＭＯＳＦＥＴを備えた構成となっている。特許文献２では、ゲート容量充電については記載されているが、ゲート容量放電については考慮されていない。 For example, Patent Document 1 has a configuration including a current amplification MOSFET for charging a gate capacitance and a current amplification MOSFET for discharging a gate capacitance. Patent Document 2 describes gate capacity charging, but does not consider gate capacity discharge.
本発明は、上記のような課題を解決するためになされたものであり、小型化が可能で、安価な構成にて、電力用半導体スイッチング素子のゲート電圧を緩やかに変化させて高周波ノイズを低減する定電流駆動を行うことができるゲート駆動回路を提供することを目的とする。 The present invention has been made to solve the above-described problems, and can reduce the size and the high-frequency noise by gently changing the gate voltage of the power semiconductor switching element with an inexpensive configuration. An object of the present invention is to provide a gate driving circuit capable of performing constant current driving.
本発明によるゲート駆動回路は、電力用半導体スイッチング素子のゲート容量充放電を制御する電力用半導体スイッチング素子制御回路と、電力用半導体スイッチング素子のゲートと電力用半導体スイッチング素子制御回路の間に接続された電力用半導体スイッチング素子のゲート容量電流を充放電する双方向電流増幅器と、電力用半導体スイッチング素子のゲート容量充電時に双方向電流増幅器による電力用半導体スイッチング素子のゲート容量充電電流を制限する充電電流制限回路と、電力用半導体スイッチング素子のゲート容量放電時に双方向増幅器による電力用半導体スイッチング素子のゲート容量放電電流を制限する放電電流制限回路を備えたものである。 A gate driving circuit according to the present invention is connected between a power semiconductor switching element control circuit for controlling gate capacity charging / discharging of the power semiconductor switching element, and between the gate of the power semiconductor switching element and the power semiconductor switching element control circuit. Bidirectional current amplifier that charges and discharges the gate capacity current of the power semiconductor switching element, and charging current that limits the gate capacity charging current of the power semiconductor switching element by the bidirectional current amplifier when charging the gate capacity of the power semiconductor switching element A limiting circuit and a discharge current limiting circuit that limits the gate capacity discharge current of the power semiconductor switching element by the bidirectional amplifier when the gate capacity of the power semiconductor switching element is discharged.
本発明のゲート駆動回路によれば、電力用半導体スイッチング素子のゲート電圧を緩やかに変化させて高周波ノイズを低減するための定電流駆動回路を素子数が少なく、小型で低コストな構成で実現することが可能である。 According to the gate drive circuit of the present invention, a constant current drive circuit for reducing high frequency noise by gently changing the gate voltage of the power semiconductor switching element is realized with a small number of elements, a small size and a low cost configuration. It is possible.
以下、本発明の実施の形態について、図面を参照して説明する。なお、各図中、同一符号は、同一又は相当部分を示すものとする。 Embodiments of the present invention will be described below with reference to the drawings. In addition, in each figure, the same code | symbol shall show the same or an equivalent part.
実施の形態１．
図１は、本発明の実施の形態１に係るゲート駆動回路の構成を示す図である。実施の形態１に係るゲート駆動回路１００は、図１に示すように、定電流ゲート駆動回路１と電力用半導体スイッチング素子制御回路２とで構成され、スイッチング対象としての電力用半導体スイッチング素子であるシリコン（Ｓｉ）半導体で成るＩＧＢＴ３のゲートに接続されている。
Embodiment 1 FIG.
FIG. 1 is a diagram showing a configuration of a gate drive circuit according to Embodiment 1 of the present invention. As shown in FIG. 1, the gate drive circuit 100 according to the first embodiment includes a constant current gate drive circuit 1 and a power semiconductor switching element control circuit 2, and is a power semiconductor switching element as a switching target. It is connected to the gate of the IGBT 3 made of a silicon (Si) semiconductor.
定電流ゲート駆動回路１は、ＩＧＢＴ３のターンオン、ターンオフ時にゲート電流を制限してＩＧＢＴ３のゲート容量を充電または放電させる。また電力用半導体スイッチング素子制御回路２は、定電流ゲート駆動回路１に指令信号（指令電圧）４であるスイッチングオン指令信号（オン指令電圧）、並びにスイッチングオフ指令信号（オフ指令電圧）を出力する電圧源としての機能を有する。 The constant current gate driving circuit 1 charges or discharges the gate capacitance of the IGBT 3 by limiting the gate current when the IGBT 3 is turned on and off. The power semiconductor switching element control circuit 2 outputs a switching-on command signal (on-command voltage) and a switching-off command signal (off-command voltage), which are command signals (command voltage) 4, to the constant current gate drive circuit 1. It functions as a voltage source.
定電流ゲート駆動回路１は、図１のように、双方向電流増幅器である電流増幅用トランジスタ（図示の例では、ＰＮＰトランジスタであって、第１のＰＮＰトランジスタとも称す）１−１、負帰還用トランジスタ１−２（図示の例では、ＰＮＰトランジスタであって、第２のＰＮＰトランジスタとも称す）、負帰還用トランジスタ１−３（図示の例では、ＰＮＰトランジスタであって、第３のＰＮＰトランジスタとも称す）と、抵抗１−４（第１の抵抗とも称す）、抵抗１−５、抵抗１−６（第２の抵抗とも称す）により構成される。この定電流ゲート駆動回路１は、ゲート容量充放電電流５をあらかじめ決められた上限値に制限する機能を有する。 As shown in FIG. 1, the constant current gate drive circuit 1 includes a current amplifying transistor that is a bidirectional current amplifier (in the illustrated example, a PNP transistor, also referred to as a first PNP transistor) 1-1, negative feedback Transistor 1-2 (in the example shown, it is also a PNP transistor and is also referred to as a second PNP transistor), negative feedback transistor 1-3 (in the example shown, it is a PNP transistor and is a third PNP transistor) And a resistor 1-4 (also referred to as a first resistor), a resistor 1-5, and a resistor 1-6 (also referred to as a second resistor). The constant current gate drive circuit 1 has a function of limiting the gate capacity charging / discharging current 5 to a predetermined upper limit value.
充電電流制限回路１ａは、電力用半導体スイッチング素子３のゲート容量充電時のゲート容量充電電流を制限するものであって、負帰還用トランジスタ１−２、抵抗１−４によって構成されている。放電電流制限回路１ｂは、電力用半導体スイッチング素子３のゲート容量放電時のゲート容量放電電流を制限するものであって、負帰還用トランジスタ１−３、抵抗１−６によって構成されている。
抵抗１−４の一端は、定電流ゲート駆動回路１の入出力端となり、電力用半導体スイッチング素子制御回路２と負帰還用トランジスタ１−２のエミッタに接続される。抵抗１−６の一端は、定電流ゲート駆動回路１の入出力端となり、ＩＧＢＴ３のゲートと負帰還用トランジスタ１−３のエミッタに接続される。
The charging current limiting circuit 1a limits a gate capacity charging current when the power semiconductor switching element 3 is charged with a gate capacity, and includes a negative feedback transistor 1-2 and a resistor 1-4. The discharge current limiting circuit 1b limits the gate capacity discharge current at the time of gate capacity discharge of the power semiconductor switching element 3, and includes a negative feedback transistor 1-3 and a resistor 1-6.
One end of the resistor 1-4 serves as an input / output terminal of the constant current gate drive circuit 1 and is connected to the power semiconductor switching element control circuit 2 and the emitter of the negative feedback transistor 1-2. One end of the resistor 1-6 serves as an input / output terminal of the constant current gate drive circuit 1, and is connected to the gate of the IGBT 3 and the emitter of the negative feedback transistor 1-3.
更に、充電電流制限回路１ａは、第１のＰＮＰトランジスタ１−１のベースと第２のＰＮＰトランジスタ１−２のコレクタが接続され、第１のＰＮＰトランジスタ１−１のエミッタと第２のＰＮＰトランジスタ１−２のベースと第１の抵抗１−４の一端が接続され、第１の抵抗１−４の他端は第２のＰＮＰトランジスタ１−２のエミッタと電力用半導体スイッチング素子制御回路２に接続されている。
また、放電電流制限回路１ｂは、第１のＰＮＰトランジスタ１−１のベースと第３のＰＮＰトランジスタ１−３のコレクタが接続され、第１のＰＮＰトランジスタ１−１のコレクタと第３のＰＮＰトランジスタ１−３のベースと第２の抵抗１−６の一端が接続され、第２の抵抗１−６の他端は第３のＰＮＰトランジスタ１−３のエミッタと電力用半導体スイッチング素子３のゲートに接続されている。
Further, the charging current limiting circuit 1a is connected to the base of the first PNP transistor 1-1 and the collector of the second PNP transistor 1-2, and the emitter of the first PNP transistor 1-1 and the second PNP transistor. The base of 1-2 is connected to one end of the first resistor 1-4, and the other end of the first resistor 1-4 is connected to the emitter of the second PNP transistor 1-2 and the power semiconductor switching element control circuit 2. It is connected.
The discharge current limiting circuit 1b is connected to the base of the first PNP transistor 1-1 and the collector of the third PNP transistor 1-3, and the collector of the first PNP transistor 1-1 and the third PNP transistor. The base of 1-3 is connected to one end of the second resistor 1-6, and the other end of the second resistor 1-6 is connected to the emitter of the third PNP transistor 1-3 and the gate of the power semiconductor switching element 3. It is connected.
次に、実施の形態１に係るゲート駆動回路の動作について説明する。
ＩＧＢＴ３をターンオンするとき、定電流ゲート駆動回路１には、電力用半導体スイッチング素子制御回路２からの指令信号４として、オン指令信号が入力される。このオン指令信号が定電流ゲート駆動回路１に入力されると、電流増幅用トランジスタ１−１は導通状態となり、抵抗１−４を介してエミッタ電流が流れ、抵抗１−５を介してベース電流が流れる。この動作によって負帰還用トランジスタ１−３は遮断状態となり、抵抗１−６を介してコレクタ電流が流れる。このコレクタ電流はＩＧＢＴ３に対するゲート容量電流６となる充電電流としてＩＧＢＴ３のゲート容量を充電する。
Next, the operation of the gate drive circuit according to the first embodiment will be described.
When turning on the IGBT 3, an ON command signal is input to the constant current gate drive circuit 1 as the command signal 4 from the power semiconductor switching element control circuit 2. When this ON command signal is input to the constant current gate drive circuit 1, the current amplifying transistor 1-1 becomes conductive, an emitter current flows through the resistor 1-4, and a base current flows through the resistor 1-5. Flows. By this operation, the negative feedback transistor 1-3 is cut off, and a collector current flows through the resistor 1-6. This collector current charges the gate capacitance of the IGBT 3 as a charging current that becomes the gate capacitance current 6 for the IGBT 3.
電流増幅用トランジスタ１−１のエミッタ電流が増加すると抵抗１−４での電圧降下が増大し、この電圧降下は負帰還用トランジスタ１−２のベース−エミッタ間を順バイアスするため、負帰還用トランジスタ１−２が導通状態になる。負帰還用トランジスタ１−２が導通すると、電流増幅用トランジスタ１−１のエミッタ電流は、負帰還用トランジスタ１−２の方に流れるようになり、抵抗１−４での電圧降下が小さくなる。一方、抵抗１−４での電圧降下が小さくなると負帰還用トランジスタ１−２のベース−エミッタ間のバイアス電圧が小さくなり、負帰還用トランジスタ１−２は導通状態から遮断状態に移行する。この負帰還動作によって、理想的には電流増幅用トランジスタ１−１のエミッタには、負帰還用トランジスタ１−２のベース−エミッタ間における順方向電圧降下（例えば０．６Ｖ）を抵抗１−４の抵抗値で除した値の一定電流が流れる。トランジスタの性質上、コレクタ電流はエミッタ電流にほぼ等しくなるため、ゲート容量充放電電流５も定電流となる。このようにして、定電流ゲート駆動回路１は、電力用半導体スイッチング素子であるＩＧＢＴ３のゲート容量を定電流充電する。 When the emitter current of the current amplifying transistor 1-1 increases, the voltage drop at the resistor 1-4 increases. This voltage drop forward-biases between the base and the emitter of the negative feedback transistor 1-2. The transistor 1-2 becomes conductive. When the negative feedback transistor 1-2 becomes conductive, the emitter current of the current amplification transistor 1-1 flows toward the negative feedback transistor 1-2, and the voltage drop at the resistor 1-4 is reduced. On the other hand, when the voltage drop at the resistor 1-4 becomes small, the bias voltage between the base and the emitter of the negative feedback transistor 1-2 becomes small, and the negative feedback transistor 1-2 shifts from the conductive state to the cutoff state. By this negative feedback operation, a forward voltage drop (for example, 0.6 V) between the base and the emitter of the negative feedback transistor 1-2 is ideally applied to the emitter of the current amplification transistor 1-1. A constant current of the value divided by the resistance value flows. Since the collector current is substantially equal to the emitter current due to the nature of the transistor, the gate capacitance charge / discharge current 5 is also a constant current. In this manner, the constant current gate drive circuit 1 charges the gate capacitance of the IGBT 3 that is the power semiconductor switching element with a constant current.
ＩＧＢＴ３をターンオフするとき、定電流ゲート駆動回路１には、電力用半導体スイッチング素子制御回路２からの指令信号４として、オフ指令信号が入力される。このオフ指令信号が定電流ゲート駆動回路１に入力されると、電流増幅用トランジスタ１−１は逆方向導通状態となり、抵抗１−６を介してコレクタ電流が流れ、抵抗１−５を介してベース電流が流れる。この動作によって負帰還用トランジスタ１−２は遮断状態となり、抵抗１−４を介してエミッタ電流が流れる。このエミッタ電流はコンデＩＧＢＴ３に対するゲート容量電流６となる放電電流としてＩＧＢＴ３のゲート容量を放電する。 When turning off the IGBT 3, an off command signal is input to the constant current gate drive circuit 1 as the command signal 4 from the power semiconductor switching element control circuit 2. When this OFF command signal is input to the constant current gate drive circuit 1, the current amplifying transistor 1-1 is turned on in the reverse direction, a collector current flows through the resistor 1-6, and the resistor 1-5 passes through the resistor 1-5. Base current flows. By this operation, the negative feedback transistor 1-2 is cut off, and an emitter current flows through the resistor 1-4. This emitter current discharges the gate capacitance of the IGBT 3 as a discharge current that becomes the gate capacitance current 6 for the capacitor IGBT 3.
電流増幅用トランジスタ１−１のコレクタ電流が増加すると抵抗１−６での電圧降下が増大し、この電圧降下は負帰還用トランジスタ１−３のベース−エミッタ間を順バイアスするため、負帰還用トランジスタ１−３が導通状態になる。負帰還用トランジスタ１−３が導通すると、電流増幅用トランジスタ１−１のコレクタ電流は、負帰還用トランジスタ１−３の方に流れるようになり、抵抗１−６での電圧降下が小さくなる。一方、抵抗１−６での電圧降下が小さくなると負帰還用トランジスタ１−３のベース−エミッタ間のバイアス電圧が小さくなり、負帰還用トランジスタ１−３は導通状態から遮断状態に移行する。この負帰還動作によって、理想的には電流増幅用トランジスタ１−１のコレクタには、トランジスタ１−３のベース−エミッタ間における順方向電圧降下（例えば０．６Ｖ）を抵抗１−６の抵抗値で除した値の一定電流が流れる。トランジスタの性質上、エミッタ電流はコレクタ電流にほぼ等しくなるため、ゲート容量充放電電流５も定電流となる。このようにして、定電流ゲート駆動回路１は、電力用半導体スイッチング素子であるＩＧＢＴ３のゲート容量を定電流放電する。 When the collector current of the current amplifying transistor 1-1 increases, the voltage drop at the resistor 1-6 increases, and this voltage drop forward-biases between the base and the emitter of the negative feedback transistor 1-3. The transistor 1-3 becomes conductive. When the negative feedback transistor 1-3 becomes conductive, the collector current of the current amplification transistor 1-1 flows toward the negative feedback transistor 1-3, and the voltage drop at the resistor 1-6 is reduced. On the other hand, when the voltage drop at the resistor 1-6 becomes small, the bias voltage between the base and the emitter of the negative feedback transistor 1-3 becomes small, and the negative feedback transistor 1-3 shifts from the conductive state to the cutoff state. By this negative feedback operation, ideally, the forward voltage drop (eg, 0.6 V) between the base and the emitter of the transistor 1-3 is applied to the collector of the current amplifying transistor 1-1 by the resistance value of the resistor 1-6. A constant current of the value divided by flows. Since the emitter current is substantially equal to the collector current due to the nature of the transistor, the gate capacitance charge / discharge current 5 is also a constant current. In this way, the constant current gate drive circuit 1 discharges the gate capacitance of the IGBT 3 that is a power semiconductor switching element with a constant current.
以上説明したように、実施の形態１のゲート駆動回路によれば、電力用半導体スイッチング素子であるＩＧＢＴ３のゲート容量を充放電するために、双方向電流増幅器を用い、電流増幅用トランジスタ１−１のみで構成しているので、定電流駆動回路を素子数の少ない小型で低コストな構成で実現できる。 As described above, according to the gate drive circuit of the first embodiment, the bidirectional current amplifier is used to charge and discharge the gate capacitance of the IGBT 3 that is the power semiconductor switching element, and the current amplification transistor 1-1. Therefore, the constant current drive circuit can be realized with a small and low cost configuration with a small number of elements.
実施の形態２．
図２は、本発明の実施の形態２に係るゲート駆動回路の構成を示す図である。実施の形態２に係るゲート駆動回路１００は、実施の形態１における電流増幅用トランジスタ１−１のコレクタとエミッタを逆に接続したものであり、その他の構成は、実施の形態１と同じである。
Embodiment 2. FIG.
FIG. 2 is a diagram showing the configuration of the gate drive circuit according to the second embodiment of the present invention. The gate drive circuit 100 according to the second embodiment is such that the collector and emitter of the current amplification transistor 1-1 in the first embodiment are connected in reverse, and the other configurations are the same as those in the first embodiment. .
即ち、この実施の形態２においては、充電電流制限回路１ａは、第２のＰＮＰトランジスタ１−２と第１の抵抗１−４で構成され、第１のＰＮＰトランジスタ１−１のベースと第２のＰＮＰトランジスタ１−２のコレクタが接続され、第１のＰＮＰトランジスタ１−１のコレクタと第２のＰＮＰトランジスタ１−２のベースと第１の抵抗１−４の一端が接続され、第１の抵抗１−４の他端は第２のＰＮＰトランジスタ１−２のエミッタと電力用半導体スイッチング素子制御回路２に接続されている。
また、放電電流制限回路１ｂは、第３のＰＮＰトランジスタ１−３と第２の抵抗１−６で構成され、第１のＰＮＰトランジスタ１−１のベースと第３のＰＮＰトランジスタ１−３のコレクタが接続され、第１のＰＮＰトランジスタ１−１のエミッタと第３のＰＮＰトランジスタ１−３のベースと第２の抵抗１−６の一端が接続され、第２の抵抗１−６の他端は第３のＰＮＰトランジスタ１−３のエミッタと電力用半導体スイッチング素子３のゲートに接続されている。
That is, in the second embodiment, the charging current limiting circuit 1a is configured by the second PNP transistor 1-2 and the first resistor 1-4, and the base of the first PNP transistor 1-1 and the second PNP transistor 1-1. The collector of the first PNP transistor 1-2 is connected, the collector of the first PNP transistor 1-1, the base of the second PNP transistor 1-2, and one end of the first resistor 1-4 are connected. The other end of the resistor 1-4 is connected to the emitter of the second PNP transistor 1-2 and the power semiconductor switching element control circuit 2.
The discharge current limiting circuit 1b includes a third PNP transistor 1-3 and a second resistor 1-6. The base of the first PNP transistor 1-1 and the collector of the third PNP transistor 1-3. Are connected, the emitter of the first PNP transistor 1-1, the base of the third PNP transistor 1-3, and one end of the second resistor 1-6 are connected, and the other end of the second resistor 1-6 is It is connected to the emitter of the third PNP transistor 1-3 and the gate of the power semiconductor switching element 3.
このような実施の形態１における電流増幅用トランジスタ１−１のコレクタとエミッタを逆に接続した実施の形態２においても、電流増幅用トランジスタ１−１の電流双方向特性により同様な効果が得られる。 In the second embodiment in which the collector and the emitter of the current amplifying transistor 1-1 in the first embodiment are connected in reverse, the same effect can be obtained by the bidirectional current characteristic of the current amplifying transistor 1-1. .
実施の形態１及び実施の形態２において、電流増幅用トランジスタ１−１がＰＮＰトランジスタの例を示したが、ゲート容量の大きい電力用半導体スイッチング素子３の駆動においては、電流増幅用トランジスタ１−１をダーリントン接続としても同様な効果が得られる。 In the first and second embodiments, the current amplifying transistor 1-1 is a PNP transistor. However, in driving the power semiconductor switching element 3 having a large gate capacity, the current amplifying transistor 1-1 is used. A similar effect can be obtained by using a Darlington connection.
実施の形態１及び実施の形態２において、負帰還用トランジスタ１−２による負帰還作用により、ゲート容量の充電時を定電流駆動し、負帰還用トランジスタ１−３による負帰還作用により、ゲート容量の放電時を定電流駆動したが、ゲート容量の充電時に定電流駆動が不要な場合においては負帰還用トランジスタ１−２を削除し、抵抗１−４で充電電流を制限する定電圧駆動とすること、またゲート容量の放電時に定電流駆動が不要な場合においては負帰還用トランジスタ１−３を削除し、抵抗１−６で放電電流を制限する定電圧駆動とすることでも、同様な効果が得られる。 In the first embodiment and the second embodiment, the gate capacitance is charged at a constant current by the negative feedback action by the negative feedback transistor 1-2, and the gate capacitance is obtained by the negative feedback action by the negative feedback transistor 1-3. In the case where constant current driving is not required when charging the gate capacitance, the negative feedback transistor 1-2 is deleted and the constant current driving is performed by limiting the charging current with the resistor 1-4. In the case where constant current driving is not required at the time of discharging the gate capacitance, the same effect can be obtained by removing the negative feedback transistor 1-3 and performing constant voltage driving by limiting the discharge current with the resistor 1-6. can get.
実施の形態１及び実施の形態２において、ゲート電圧７のスイッチングオン電圧が低い電力用半導体スイッチング素子のゲート駆動の場合には、オフ指令信号（指令電圧）４を負電圧とするとともに、電流増幅用トランジスタ１−１のベースと接続される抵抗１−５のもう片方の一端（他端）を負電圧にすることにより、オフ時のノイズなどによる意図しないスイッチングオンを防ぎ、スイッチングの信頼性を向上させる構成としても、同様な効果が得られる。 In the first and second embodiments, in the case of gate driving of a power semiconductor switching element having a low switching-on voltage of the gate voltage 7, the off command signal (command voltage) 4 is set to a negative voltage and the current is amplified. The other end (the other end) of the resistor 1-5 connected to the base of the transistor 1-1 is set to a negative voltage, thereby preventing unintentional switching on due to noise at the time of turning off and improving the switching reliability. The same effect can be obtained even if the configuration is improved.
実施の形態１及び実施の形態２において、シリコン（Ｓｉ）半導体から成る電力用半導体スイッチング素子３のゲート駆動回路を示したが、電力用半導体スイッチング素子３は、Ｓｉ半導体よりもバンドギャップが広い非Ｓｉ半導体材料から成るものでもよい。非Ｓｉ半導体材料であるワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドがある。
ワイドバンドギャップ半導体から成る電力用半導体スイッチング素子３は、Ｓｉ半導体ではユニポーラ動作が困難な高電圧領域で使用可能であり、スイッチング時に発生するスイッチング損失を大きく低減でき、電力損失の大きな低減が可能になる。また、電力損失が小さく、耐熱性も高いため、冷却部を備えてパワーモジュールを構成した場合、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体モジュールの一層の小型化が可能になる。また、ワイドバンドギャップ半導体から成る電力用半導体スイッチング素子は、高周波スイッチング動作に適しており、高周波化の要求が大きいインバータやＤＣ／ＤＣコンバータに適用すると、スイッチング周波数の高周波化によって、インバータやＤＣ／ＤＣコンバータに接続されるリアクトルやコンデンサなどを小型化することもできる。よって、本願実施の形態のゲート駆動回路は、炭化珪素などワイドギャップ半導体から成る電力用半導体スイッチング素子を対象とする場合にも、同様な効果が得られる。
In the first and second embodiments, the gate drive circuit of the power semiconductor switching element 3 made of a silicon (Si) semiconductor is shown. However, the power semiconductor switching element 3 has a wider band gap than the Si semiconductor. It may be made of a Si semiconductor material. Examples of the wide band gap semiconductor that is a non-Si semiconductor material include silicon carbide, a gallium nitride-based material, and diamond.
The power semiconductor switching element 3 made of a wide bandgap semiconductor can be used in a high voltage region where unipolar operation is difficult with a Si semiconductor, greatly reducing the switching loss that occurs during switching, and greatly reducing the power loss. Become. In addition, since power loss is small and heat resistance is high, when a power module is configured with a cooling unit, the heat sink fins can be downsized and the water cooling unit can be air-cooled. Miniaturization is possible. In addition, power semiconductor switching elements made of wide band gap semiconductors are suitable for high-frequency switching operations, and when applied to inverters and DC / DC converters that have a high demand for higher frequencies, the switching frequency is increased and the inverters and DC / DC / DC converters are increased. A reactor, a capacitor, and the like connected to the DC converter can be reduced in size. Therefore, the gate drive circuit according to the embodiment of the present application can achieve the same effect even when a power semiconductor switching element made of a wide gap semiconductor such as silicon carbide is targeted.
本発明は、その発明の範囲内において、各実施例の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することができる。 Within the scope of the present invention, the present invention can be freely combined with each embodiment, and each embodiment can be appropriately modified or omitted.
１ 定電流ゲート駆動回路、１ａ 充電電流制御回路、１ｂ 放電電流制限回路、１−１ 双方向電流増幅器（電流増幅用トランジスタ）、１−２ 負帰還用トランジスタ（第２のＰＮＰトランジスタ）、１−３ 負帰還用トランジスタ（第３のＰＮＰトランジスタ）、１−４ 抵抗（第１の抵抗）、１−６ 抵抗（第２の抵抗）、２ 電力用半導体スイッチング素子制御回路、３ 電力用半導体スイッチング素子（ＩＧＢＴ）。 DESCRIPTION OF SYMBOLS 1 Constant current gate drive circuit, 1a Charge current control circuit, 1b Discharge current limiting circuit, 1-1 Bidirectional current amplifier (current amplification transistor), 1-2 Negative feedback transistor (second PNP transistor), 1- DESCRIPTION OF SYMBOLS 3 Negative feedback transistor (3rd PNP transistor), 1-4 Resistance (1st resistance), 1-6 Resistance (2nd resistance), 2 Power semiconductor switching element control circuit, 3 Power semiconductor switching element (IGBT).
本発明によるゲート駆動回路は、電力用半導体スイッチング素子のゲート充放電を制御する電力用半導体スイッチング素子制御回路と、電力用半導体スイッチング素子のゲートと電力用半導体スイッチング素子制御回路の間に接続され電力用半導体スイッチング素子制御回路と電力用半導体スイッチング素子のゲートの間を流れる電力用半導体スイッチング素子のゲート容量充放電電流を増幅して充放電する双方向電流増幅器と、電力用半導体スイッチング素子のゲート容量充電時に電力用半導体スイッチング素子制御回路から双方向電流増幅器に流れる電流を一定電流にして双方向電流増幅器による電力用半導体スイッチング素子のゲート容量充電電流を定電流に制限する充電電流制限回路と、電力用半導体スイッチング素子のゲート容量放電時に電力用半導体スイッチング素子のゲートから双方向電流増幅器に流れる電流を一定電流にして双方向電流増幅器による電力用半導体スイッチング素子のゲート容量放電電流を定電流に制限する放電電流制限回路を備えたものである。 The gate driving circuit according to the present invention comprises a semiconductor switching element control circuit for power controlling the gate charging and discharging of the power semiconductor switching devices, power is connected between the gate and the power semiconductor switching element control circuit of the power semiconductor switching element a bidirectional current amplifier for charging and discharging by amplifying the gate capacitance charge and discharge current of the power semiconductor switching element that flows between the gate of the use semiconductor switching element control circuit and the power semiconductor switching devices, the gate capacitance of the power semiconductor switching element A charging current limiting circuit for limiting the gate capacitance charging current of the power semiconductor switching element by the bidirectional current amplifier to a constant current by setting a constant current flowing from the power semiconductor switching element control circuit to the bidirectional current amplifier during charging; Gate capacitance of semiconductor switching devices With a discharge current limiting circuit for limiting the gate capacitance discharge current of the power semiconductor switching device according to the bidirectional current amplifier to the constant current by the current flowing through the bidirectional current amplifier from the gate of the power semiconductor switching element at a constant current during electrodeposition Is.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014101181A JP5791758B1 (en) | 2014-05-15 | 2014-05-15 | Gate drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014101181A JP5791758B1 (en) | 2014-05-15 | 2014-05-15 | Gate drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5791758B1 JP5791758B1 (en) | 2015-10-07 |
| JP2015220519A true JP2015220519A (en) | 2015-12-07 |
Family
ID=54346158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014101181A Active JP5791758B1 (en) | 2014-05-15 | 2014-05-15 | Gate drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5791758B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111555596B (en) * | 2020-04-27 | 2021-05-07 | 杭州电子科技大学 | SiC MOSFET grid crosstalk suppression driving circuit with adjustable negative pressure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0487373A (en) * | 1990-07-31 | 1992-03-19 | Fujitsu Ltd | Semiconductor device |
| JPH06216735A (en) * | 1993-01-13 | 1994-08-05 | Fuji Electric Co Ltd | Output circuit |
| JPH1023743A (en) * | 1996-07-05 | 1998-01-23 | Mitsubishi Electric Corp | Drive circuit of semiconductor device |
| WO2013038775A1 (en) * | 2011-09-13 | 2013-03-21 | 三菱電機株式会社 | Gate drive circuit for power semiconductor element, and method for driving power semiconductor element |
-
2014
- 2014-05-15 JP JP2014101181A patent/JP5791758B1/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0487373A (en) * | 1990-07-31 | 1992-03-19 | Fujitsu Ltd | Semiconductor device |
| JPH06216735A (en) * | 1993-01-13 | 1994-08-05 | Fuji Electric Co Ltd | Output circuit |
| JPH1023743A (en) * | 1996-07-05 | 1998-01-23 | Mitsubishi Electric Corp | Drive circuit of semiconductor device |
| WO2013038775A1 (en) * | 2011-09-13 | 2013-03-21 | 三菱電機株式会社 | Gate drive circuit for power semiconductor element, and method for driving power semiconductor element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5791758B1 (en) | 2015-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9083343B1 (en) | Cascode switching circuit | |
| KR20190093209A (en) | Gate drive circuit and its operation method | |
| US20120013371A1 (en) | Gate driving circuit | |
| JP5545308B2 (en) | Driving circuit | |
| JP6419649B2 (en) | Gate drive circuit | |
| JP6203097B2 (en) | Semiconductor device | |
| CN105281729B (en) | Method and circuit for controlling a power semiconductor switch | |
| JP5916908B1 (en) | Gate drive circuit | |
| JP6458552B2 (en) | Switching type step-down DC-DC converter and power conversion circuit | |
| CN112636606A (en) | System for providing bidirectional power flow and power regulation for low-voltage to high-voltage applications | |
| CN103825432A (en) | Driver circuit, system and method for driving semiconductor device | |
| WO2019171509A1 (en) | Switching device and method for controlling switching device | |
| JP6456524B2 (en) | Buffer circuit and semiconductor device | |
| JP2013081137A (en) | Semiconductor device | |
| JP5791758B1 (en) | Gate drive circuit | |
| WO2016192799A1 (en) | Parallel-coupled switching devices and switch-mode power converter | |
| CN109983699B (en) | Gate driving circuit | |
| JP5950961B2 (en) | Gate drive circuit | |
| WO2020035712A1 (en) | Switching circuit | |
| JP6400098B2 (en) | Power semiconductor device drive circuit | |
| CN116647222B (en) | Driving circuit and driving chip | |
| JP6096681B2 (en) | Three-phase inverter circuit and driver circuit | |
| JP6565789B2 (en) | Semiconductor device | |
| JP2017123732A (en) | Driving circuit of semiconductor device | |
| JP2016213989A (en) | Semiconductor device and motor drive method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150707 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150804 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5791758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |