JPWO2017094874A1 - Semiconductor device and manufacturing method of semiconductor device - Google Patents

Semiconductor device and manufacturing method of semiconductor device Download PDF

Info

Publication number
JPWO2017094874A1
JPWO2017094874A1 JP2017554195A JP2017554195A JPWO2017094874A1 JP WO2017094874 A1 JPWO2017094874 A1 JP WO2017094874A1 JP 2017554195 A JP2017554195 A JP 2017554195A JP 2017554195 A JP2017554195 A JP 2017554195A JP WO2017094874 A1 JPWO2017094874 A1 JP WO2017094874A1
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
base
conductor film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017554195A
Other languages
Japanese (ja)
Other versions
JP6473897B2 (en
Inventor
小柳 光正
光正 小柳
田中 徹
徹 田中
誉史 福島
誉史 福島
康旭 李
康旭 李
阿部 洋史
洋史 阿部
堀田 吉則
吉則 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Fujifilm Corp
Original Assignee
Tohoku University NUC
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Fujifilm Corp filed Critical Tohoku University NUC
Publication of JPWO2017094874A1 publication Critical patent/JPWO2017094874A1/en
Application granted granted Critical
Publication of JP6473897B2 publication Critical patent/JP6473897B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits

Abstract

本発明は、製造コストを抑制可能、かつ歩留まりが高い半導体デバイスおよび半導体デバイスの製造方法を提供する。本発明の半導体デバイスにおいては、第1基体11および第2基体12が、互いに間隔をあけて配置されており、それぞれ互いに対向する位置に第1電極21cおよび第2電極22cが設けられている。導体フィルム13が、絶縁体から成るシート状の基材23と、直径がナノサイズの柱状の導体から成る複数の接続柱24とを有している。基材23は、互いに間隔を開けて平行に配置された各接続柱24の間を充たすよう配置されている。各接続柱24は、両端部24aがそれぞれ基材23の両面から突出するよう設けられている。導体フィルム13は、第1基体11と第2基体12の間に配置され、第1電極21cと第2電極22cとを電気的に接続するよう、各接続柱24の両端部24aがそれぞれ第1電極21cおよび第2電極22cに接合されている。  The present invention provides a semiconductor device and a method for manufacturing a semiconductor device that can suppress the manufacturing cost and have a high yield. In the semiconductor device of the present invention, the first base body 11 and the second base body 12 are arranged with a space therebetween, and the first electrode 21c and the second electrode 22c are provided at positions facing each other. The conductor film 13 has a sheet-like base material 23 made of an insulator, and a plurality of connection pillars 24 made of columnar conductors having a nano-size diameter. The base material 23 is arrange | positioned so that the space | interval between each connection pillar 24 arrange | positioned at intervals may be filled. Each connecting column 24 is provided so that both end portions 24 a protrude from both surfaces of the base material 23. The conductor film 13 is disposed between the first base body 11 and the second base body 12, and both end portions 24a of the connection pillars 24 are respectively first so as to electrically connect the first electrode 21c and the second electrode 22c. It is joined to the electrode 21c and the second electrode 22c.

Description

本発明は、半導体デバイスおよび半導体デバイスの製造方法に関する。   The present invention relates to a semiconductor device and a method for manufacturing a semiconductor device.

従来、チップが積層された標準的な3次元の半導体デバイスでは、ウエハとウエハ、あるいはウエハとチップとを接合する際に、Cu/Snバンプと接着性のアンダーフィル(液状硬化性樹脂)とが使用されている。しかし、この3次元チップ積層技術は、チップ厚が小さくなると、チップのSiとバンプと接着層との間のCTE(熱膨張係数)の不整合により局所的な応力が誘発され、信頼性が低下してしまうという問題があった。   Conventionally, in a standard three-dimensional semiconductor device in which chips are stacked, a Cu / Sn bump and an adhesive underfill (liquid curable resin) are present when bonding a wafer and a wafer or between a wafer and a chip. It is used. However, in this three-dimensional chip stacking technology, when the chip thickness is reduced, local stress is induced due to CTE (thermal expansion coefficient) mismatch between the Si of the chip, the bump, and the adhesive layer, and the reliability decreases. There was a problem of doing.

また、近年の3次元半導体デバイスでは、ダイ当たり数千万以上の接続密度が要求されており、この要求に対応するためには、バンプの大きさを直径約1〜2μmまで縮小させる必要がある。しかし、現在の電気メッキによるCu/Snバンプでは、5μm以下のサイズにすることは困難であるという問題があった。   Further, in recent three-dimensional semiconductor devices, a connection density of tens of millions or more per die is required, and in order to meet this requirement, it is necessary to reduce the size of the bump to about 1 to 2 μm in diameter. . However, Cu / Sn bumps by current electroplating have a problem that it is difficult to reduce the size to 5 μm or less.

そこで、このようなCu/Snバンプの問題を解決する技術として、ウエハとウエハ、あるいはウエハとチップとを接合する際のそれぞれの接合面を、CMP(化学的機械研磨)により鏡面化して接合する、いわゆるハイブリッドボンディング(Hybrid Bonding)と呼ばれる接合方法が開発されている(例えば、非特許文献1参照)。   Therefore, as a technique for solving such a problem of Cu / Sn bumps, the respective bonding surfaces when bonding the wafer and the wafer or the wafer and the chip are mirror-finished by CMP (chemical mechanical polishing) and bonded. A so-called hybrid bonding has been developed (for example, see Non-Patent Document 1).

R. Taibi, et al., “Full characterization of Cu/Cu direct bonding for 3D integration”, Electronic Components and Technology Conference (ECTC), 2010 Proceedings 60th, 2010, p.219-225R. Taibi, et al., “Full characterization of Cu / Cu direct bonding for 3D integration”, Electronic Components and Technology Conference (ECTC), 2010 Proceedings 60th, 2010, p.219-225

特許第5693637号公報Japanese Patent No. 5693637

非特許文献1に記載の接合方法では、ウエハやチップの接合面には、電気的な接続を行うCuや絶縁体のSiが露出しているが、CMPを行う際、その接合面にディッシング等の凹凸が形成されないよう、接合面の平坦性を精密に制御する必要があり、製造コストが嵩んでしまうという課題があった。また、接合部での電気的な接続を確保するために、接合時に接合面間に粒子等が入り込まないよう厳密に制御する必要があり、やはり製造コストが嵩むという課題があった。これらの制御に係る製造コストを下げると、接合部で電気的な接続が確保できない部分が増えるため、歩留まりが急激に低下してしまうという課題があった。   In the bonding method described in Non-Patent Document 1, Cu for electrical connection or Si of an insulator is exposed on a bonding surface of a wafer or a chip. When performing CMP, dishing or the like is performed on the bonding surface. Therefore, it is necessary to precisely control the flatness of the joint surface so that the unevenness is not formed, resulting in an increase in manufacturing cost. In addition, in order to ensure electrical connection at the joint, it is necessary to strictly control so that particles and the like do not enter between the joint surfaces at the time of joining, and there is still a problem that the manufacturing cost increases. When the manufacturing cost related to these controls is lowered, there is a problem that the yield is drastically reduced because the number of portions where electrical connection cannot be secured at the joint increases.

本発明は、このような課題に着目してなされたもので、製造コストを抑制可能、かつ歩留まりが高い半導体デバイスおよび半導体デバイスの製造方法を提供することを目的とする。   The present invention has been made paying attention to such problems, and an object of the present invention is to provide a semiconductor device and a method for manufacturing the semiconductor device that can suppress the manufacturing cost and have a high yield.

上記目的を達成するために、本発明者等は、半導体素子等の電子部品の検査用コネクタ等として使用するために開発された、1000万個/mm以上の密度でマイクロポア貫通孔を有するフィルム状の基材と、そのマイクロポア貫通孔を充填する金属とを有する異方性導電性部材から成る微細構造体(例えば、特許文献1参照)に着目し、本発明に至った。In order to achieve the above object, the present inventors have micropore through-holes developed at a density of 10 million pieces / mm 2 or more developed for use as inspection connectors for electronic components such as semiconductor elements. The present invention has been achieved by paying attention to a microstructure (see, for example, Patent Document 1) composed of an anisotropic conductive member having a film-like base material and a metal filling the through micropores.

すなわち、本発明に係る半導体デバイスは、互いに間隔をあけて配置された第1基体および第2基体と、上記第1基体の上記第2基体に対向する面に設けられた第1電極と、上記第1電極に対向するよう、上記第2基体の上記第1基体に対向する面に設けられた第2電極と、直径がナノサイズの柱状の導体から成り、上記第1電極と上記第2電極との間に互いに間隔を開けて配置され、上記第1電極と上記第2電極とを電気的に接続するよう、両端部がそれぞれ上記第1電極および上記第2電極に接合された複数の接続柱とを、有することを特徴とする。   That is, a semiconductor device according to the present invention includes a first base and a second base that are spaced apart from each other, a first electrode provided on a surface of the first base that faces the second base, A second electrode provided on a surface of the second base facing the first base so as to face the first electrode, and a columnar conductor having a nano-size diameter, the first electrode and the second electrode And a plurality of connections with both ends joined to the first electrode and the second electrode, respectively, so as to electrically connect the first electrode and the second electrode. And a pillar.

本発明に係る半導体デバイスは、柱状の導体から成る複数の接続柱の両端部を、それぞれ第1電極および第2電極に接合することにより、第1電極と第2電極とを電気的に接続することができる。このように、第1基体と第2基体とを面同士で接合しないため、第1基体および第2基体の互いの対向面の平坦性を、面同士で接合する場合ほど精密に制御する必要がない。また、第1基体および第2基体の互いの対向面の間に粒子等が入り込んだとしても、その粒子等から外れた位置の接続柱により、第1電極と第2電極との電気的な接続が確保されるため、面同士で接合する場合ほど粒子等の侵入を厳密に制御する必要もない。このように、本発明に係る半導体デバイスは、制御に係る製造コストを抑制することができる。また、面同士で接合する場合と比較して、電気的な接続を容易に確保することができ、歩留まりを高めることができる。   The semiconductor device according to the present invention electrically connects the first electrode and the second electrode by joining both end portions of a plurality of connecting columns made of columnar conductors to the first electrode and the second electrode, respectively. be able to. As described above, since the first base and the second base are not bonded to each other, the flatness of the opposing surfaces of the first base and the second base needs to be controlled more precisely as the surfaces are bonded to each other. Absent. In addition, even if particles or the like enter between the opposing surfaces of the first base and the second base, the electrical connection between the first electrode and the second electrode is made by the connection column at a position deviated from the particles or the like. Therefore, it is not necessary to strictly control the penetration of particles and the like as in the case of joining the surfaces. As described above, the semiconductor device according to the present invention can suppress the manufacturing cost related to the control. Further, as compared with the case where the surfaces are joined to each other, electrical connection can be easily ensured, and the yield can be increased.

本発明に係る半導体デバイスは、第1電極と第2電極とが複数の接続柱で接合されるため、第1電極に対して第2電極の位置が相対的に多少ずれても、電気的な接続を確保することができる。本発明に係る半導体デバイスで、第1基体および第2基体は、それぞれウエハやチップ等から成っており、例えば、第1電極および第2電極として銅製の貫通電極を有するウエハまたはチップから成っている。各接続柱は、第1電極および第2電極に多数が接合されるよう、それぞれ第1基体および第2基体の表面に露出した第1電極および第2電極の表面積よりも充分に小さい断面積を有し、小さい間隔で配置されていることが好ましい。各接続柱は、直径が200nm以下であることが好ましく、直径が100nm以下であることがさらに好ましい。   In the semiconductor device according to the present invention, since the first electrode and the second electrode are joined by a plurality of connecting columns, even if the position of the second electrode is slightly deviated from the first electrode, Connection can be secured. In the semiconductor device according to the present invention, the first base and the second base are each composed of a wafer, a chip, etc., for example, are composed of a wafer or a chip having a through electrode made of copper as the first electrode and the second electrode. . Each connecting column has a cross-sectional area sufficiently smaller than the surface areas of the first electrode and the second electrode exposed on the surfaces of the first base and the second base, respectively, so that a large number are joined to the first electrode and the second electrode. It is preferable that they are arranged at small intervals. Each connecting column preferably has a diameter of 200 nm or less, and more preferably has a diameter of 100 nm or less.

本発明に係る半導体デバイスで、各接続柱は、上記第1電極および上記第2電極と同じ素材から成り、両端部が再結晶化して、それぞれ上記第1電極および上記第2電極と接合していてもよい。また、各接続柱は、上記第1電極および上記第2電極と異なる素材から成り、両端部がそれぞれ上記第1電極および上記第2電極の素材と合金化して、それぞれ上記第1電極および上記第2電極と接合していてもよい。異なる素材からなる場合、例えば、各接続柱は銅から成り、第1電極および第2電極は、アルミニウム電極、または、ニッケル/すず薄膜から成る薄い金属キャップ層を有する銅電極、から成っている。これらの場合、第1電極および第2電極と各接続柱とを一体化することができ、より確実に電気的に接続することができる。各接続柱の両端部を、それぞれ第1電極および第2電極に接触させた後、所定の温度で加熱すること、および/または所定の圧力をかけることにより、各接続柱の両端部を効率良く再結晶化または合金化することができる。各接続柱の直径がナノサイズであるため、それより太いものを使用する場合と比べて、より低い温度および/または圧力で、再結晶化または合金化することができる。   In the semiconductor device according to the present invention, each connection column is made of the same material as the first electrode and the second electrode, and both end portions are recrystallized to join the first electrode and the second electrode, respectively. May be. Each connecting column is made of a material different from that of the first electrode and the second electrode, and both end portions are alloyed with the material of the first electrode and the second electrode, respectively, so that the first electrode and the second electrode are respectively formed. It may be joined to two electrodes. When made of different materials, for example, each connecting column is made of copper, and the first electrode and the second electrode are made of an aluminum electrode or a copper electrode having a thin metal cap layer made of a nickel / tin thin film. In these cases, the first electrode and the second electrode can be integrated with each connection column, and electrical connection can be made more reliably. The both ends of each connecting column are efficiently brought into contact with the first electrode and the second electrode, respectively, and then heated at a predetermined temperature and / or by applying a predetermined pressure. It can be recrystallized or alloyed. Since the diameter of each connecting column is nano-sized, it can be recrystallized or alloyed at a lower temperature and / or pressure than when a thicker one is used.

本発明に係る半導体デバイスは、少なくとも各接続柱の側面を覆うよう設けられた絶縁部材を有することが好ましい。この場合、絶縁部材により各接続柱を絶縁することができ、第1電極が第2電極以外の電極等と電気的に接続したり、第2電極が第1電極以外の電極等と電気的に接続したりするのを防ぐことができる。また、各接続柱の両端部をそれぞれ第1電極および第2電極に接合する際、絶縁部材により各接続柱を支持することができるため、容易に接合することができる。   The semiconductor device according to the present invention preferably has an insulating member provided to cover at least the side surface of each connection column. In this case, each connecting column can be insulated by the insulating member, and the first electrode is electrically connected to an electrode other than the second electrode, or the second electrode is electrically connected to an electrode other than the first electrode. It is possible to prevent connection. Moreover, since each connection pillar can be supported by an insulating member when joining the both ends of each connection pillar to a 1st electrode and a 2nd electrode, respectively, it can join easily.

本発明に係る半導体デバイスは、互いに間隔をあけて配置された第1基体および第2基体と、上記第1基体の上記第2基体に対向する面に設けられた第1電極と、上記第1電極に対向するよう、上記第2基体の上記第1基体に対向する面に設けられた第2電極と、絶縁体から成るシート状の基材と直径がナノサイズの柱状の導体から成る複数の接続柱とを有し、互いに間隔を開けて平行に配置された各接続柱の間を充たすよう上記基材が配置され、各接続柱の両端部がそれぞれ上記基材の両面から突出するよう設けられた導体フィルムとを有し、上記導体フィルムは、上記第1基体と上記第2基体の間に配置され、上記第1電極と上記第2電極とを電気的に接続するよう、各接続柱のうち上記第1電極と上記第2電極との間に位置する接続柱の両端部がそれぞれ上記第1電極および上記第2電極に接合されていてもよい。   A semiconductor device according to the present invention includes a first base and a second base that are spaced apart from each other, a first electrode provided on a surface of the first base that faces the second base, and the first base. A plurality of second electrodes provided on a surface of the second substrate facing the first substrate, a sheet-like base material made of an insulator, and a columnar conductor having a nano-size diameter. And the base material is arranged so as to fill the space between the connection pillars arranged in parallel with a space between each other, and both end portions of each connection pillar are provided so as to protrude from both surfaces of the base material, respectively. Each of the connecting pillars is disposed between the first base and the second base and electrically connects the first electrode and the second electrode. Connecting pillars located between the first electrode and the second electrode Both end portions may be respectively bonded to the first electrode and the second electrode.

この導体フィルムを有する場合、第1基体と第2基体との間に導体フィルムを挟むことにより、容易に製造することができる。各接続柱は、導体フィルムの基材の表面に対して垂直に設けられていることが好ましい。導体フィルムは、例えば、特許文献1に記載の微細構造体から成っている。基材は、絶縁体であればよく、例えば、アルミナや有機物などから成っている。   When it has this conductor film, it can manufacture easily by putting a conductor film between a 1st base | substrate and a 2nd base | substrate. Each connecting column is preferably provided perpendicular to the surface of the substrate of the conductor film. The conductor film is made of a fine structure described in Patent Document 1, for example. The base material should just be an insulator, for example, consists of alumina, organic substance, etc.

また、導体フィルムを有する場合、本発明に係る半導体デバイスは、第1充填層を有し、上記第1電極は、上記第1基体の上記第2基体に対向する面から突出して設けられ、上記第1充填層は、上記第1基体の上記第2基体に対向する面のうち上記第1電極以外の部分と、上記導体フィルムとの間を充たすよう設けられていてもよい。この場合、第1基体と導体フィルムとの間の隙間を、第1充填層で塞ぐことができる。また、第2充填層を有し、上記第2電極は、上記第2基体の上記第1基体に対向する面から突出して設けられ、上記第2充填層は、上記第2基体の上記第1基体に対向する面のうち上記第2電極以外の部分と、上記導体フィルムとの間を充たすよう設けられていてもよい。この場合、第2基体と導体フィルムとの間の隙間を、第2充填層で塞ぐことができる。第1充填層および第2充填層は、絶縁体から成ることが好ましい。   In the case of having a conductor film, the semiconductor device according to the present invention has a first filling layer, and the first electrode is provided to protrude from a surface of the first base facing the second base, and The first filling layer may be provided so as to fill a space between the portion of the first substrate facing the second substrate other than the first electrode and the conductor film. In this case, the gap between the first base and the conductor film can be closed with the first filling layer. The second filling layer has a second electrode, the second electrode protruding from a surface of the second substrate facing the first substrate, and the second filling layer is formed on the first substrate of the second substrate. You may provide so that the part other than the said 2nd electrode among the surfaces facing a base | substrate and the said conductor film may be filled. In this case, the gap between the second base and the conductor film can be closed with the second filling layer. The first filling layer and the second filling layer are preferably made of an insulator.

また、導体フィルムを有する場合、第1基体の第1電極以外の部分が、各接続柱の端部により刺入可能な素材から成るとき、第1電極の表面と、第1基体の第2基体に対向する面のうち第1電極以外の部分の表面とが平坦をなしていることが好ましい。この場合、第1電極以外の部分で、各接続柱の端部を第1基体に刺入させた状態で、導体フィルムを配置することができる。また、第1基体の第1電極以外の部分が、各接続柱の端部により刺入できない素材から成るとき、第1電極が、第1基体の第2基体に対向する面から突出して設けられていることが好ましい。この場合、第1電極以外の部分で、各接続柱の端部を第1基体から離した状態で、導体フィルムを配置することができる。第1基体と導体フィルムとの間の隙間を、第1充填層で塞いでもよい。   Further, when the conductive film is provided, when the portion other than the first electrode of the first base is made of a material that can be inserted through the end of each connecting pillar, the surface of the first electrode and the second base of the first base It is preferable that the surface of the portion other than the first electrode is flat with respect to the surface facing the surface. In this case, the conductor film can be disposed in a state where the end of each connecting column is inserted into the first base at a portion other than the first electrode. In addition, when the portion other than the first electrode of the first base is made of a material that cannot be inserted by the end of each connecting column, the first electrode is provided so as to protrude from the surface of the first base facing the second base. It is preferable. In this case, the conductor film can be disposed in a state where the end of each connecting column is separated from the first base at a portion other than the first electrode. The gap between the first base and the conductor film may be closed with the first filling layer.

また、導体フィルムを有する場合、第2基体の第2電極以外の部分が、各接続柱の端部により刺入可能な素材から成るとき、第2電極の表面と、第2基体の第1基体に対向する面のうち第2電極以外の部分の表面とが平坦をなしていることが好ましい。この場合、第2電極以外の部分で、各接続柱の端部を第2基体に刺入させた状態で、導体フィルムを配置することができる。また、第2基体の第2電極以外の部分が、各接続柱の端部により刺入できない素材から成るとき、第2電極が、第2基体の第1基体に対向する面から突出して設けられていることが好ましい。この場合、第2電極以外の部分で、各接続柱の端部を第2基体から離した状態で、導体フィルムを配置することができる。第2基体と導体フィルムとの間の隙間を、第2充填層で塞いでもよい。   Further, when the conductive film is provided, when the portion other than the second electrode of the second base is made of a material that can be inserted through the end of each connecting column, the surface of the second base and the first base of the second base It is preferable that the surface of the portion other than the second electrode in the surface facing the surface is flat. In this case, a conductor film can be arrange | positioned in the state which made the edge part of each connection pillar penetrate the 2nd base | substrate in parts other than a 2nd electrode. In addition, when the portion other than the second electrode of the second base is made of a material that cannot be inserted by the end of each connecting column, the second electrode is provided so as to protrude from the surface of the second base facing the first base. It is preferable. In this case, the conductor film can be disposed in a state where the end of each connecting column is separated from the second base at a portion other than the second electrode. The gap between the second substrate and the conductor film may be closed with the second filling layer.

また、導体フィルムを有する場合、上記導体フィルムは、各接続柱のうち上記第1電極と上記第2電極とを電気的に接続していない接続柱のうちの1つ以上が、上記基材から除去されて形成された空洞を有していてもよい。この場合、第1電極と第2電極とを電気的に接続していない接続柱は、必ずしも必要ではないため、あらかじめ導体フィルムから除去されていても、導体フィルムを第1基体または第2基体の表面に配置後、除去されてもよい。空洞を設けることにより、導体フィルムの絶縁性を高めたり、静電容量を下げたりすることができる。なお、第1電極と第2電極とを電気的に接続していない接続柱を残しておくと、放熱特性が良くなるという効果が得られるため、この効果と空洞にしたときの効果とを考慮して、接続柱を取り除くかどうか決定することができる。接続柱の除去後に形成された空洞は、そのままであっても、絶縁体などの他の物質で充填されてもよい。   Moreover, when it has a conductor film, the said conductor film has one or more of the connection pillars which do not electrically connect the said 1st electrode and the said 2nd electrode among each connection pillar from the said base material. You may have the cavity formed by removing. In this case, since the connecting pillar that does not electrically connect the first electrode and the second electrode is not necessarily required, the conductor film is not attached to the first substrate or the second substrate even if it is previously removed from the conductor film. After placement on the surface, it may be removed. By providing the cavity, the insulating property of the conductor film can be increased or the capacitance can be lowered. In addition, since the effect that a heat dissipation characteristic will improve will be acquired if the connection pillar which has not electrically connected the 1st electrode and the 2nd electrode is left, this effect and the effect at the time of making it into a cavity are considered. Then, it can be decided whether to remove the connecting pillar. The cavity formed after removal of the connecting pillar may be left as it is or may be filled with another substance such as an insulator.

本発明に係る半導体デバイスで、上記第1電極は複数から成り、直径が0.5〜5μm、ピッチが1〜8μmであり、上記第2電極は複数から成り、直径が0.5〜5μm、ピッチが1〜8μmであることが好ましい。この場合、ダイ当たり100万〜数千万以上の接続密度を実現することができ、微細化を促進することができる。   In the semiconductor device according to the present invention, the first electrode has a plurality of diameters of 0.5 to 5 μm and a pitch of 1 to 8 μm, and the second electrode has a plurality of diameters of 0.5 to 5 μm, It is preferable that the pitch is 1 to 8 μm. In this case, a connection density of 1 million to several tens of millions per die can be realized, and miniaturization can be promoted.

本発明に係る半導体デバイスは、1つの上記第1基体と1つの上記第2基体との間で、互いに電気的に接続された上記第1電極と上記第2電極の組が、100万乃至500万個であることが好ましい。この場合、ダイあたりの接続密度が高く、微細化を促進することができる。また、上記第1電極と上記第2電極との接続率が90%以上であることが好ましい。この場合、信頼性を高めることができる。   In the semiconductor device according to the present invention, a set of the first electrode and the second electrode that are electrically connected to each other between one first base and one second base has 1,000,000 to 500. The number is preferably 10,000. In this case, the connection density per die is high and miniaturization can be promoted. Moreover, it is preferable that the connection rate of the said 1st electrode and the said 2nd electrode is 90% or more. In this case, reliability can be improved.

また、本発明に係る半導体デバイスは、互いに間隔をあけて配置された複数の基体と、各基体の互いに対向する面に、互いに対向するよう設けられた複数対の電極と、絶縁体から成るシート状の基材と直径がナノサイズの柱状の導体から成る複数の接続柱とを有し、互いに間隔を開けて平行に配置された各接続柱の間を充たすよう上記基材が配置され、各接続柱の両端部がそれぞれ上記基材の両面から突出するよう設けられた導体フィルムとを有し、上記導体フィルムは、各基体の間に配置され、互いに対向する各電極同士を電気的に接続するよう、各接続柱のうち互いに対向する各電極の間に位置する接続柱の両端部がそれぞれ対応する電極に接合されていてもよい。この場合、基体が2つだけでなく、3つ以上のときでも、互いに対向する各電極同士を、複数の接続柱で電気的に接続することができる。   Further, a semiconductor device according to the present invention includes a sheet comprising a plurality of bases spaced apart from each other, a plurality of pairs of electrodes provided on opposite surfaces of each base so as to face each other, and an insulator. And a plurality of connecting columns made of columnar conductors having a diameter of nano-size, and the substrates are arranged so as to fill between the connecting columns arranged parallel to each other at intervals. A conductive film provided so that both end portions of the connecting pillar protrude from both surfaces of the base material, and the conductive film is disposed between the bases and electrically connects the electrodes facing each other. As described above, both end portions of the connection columns located between the electrodes facing each other among the connection columns may be joined to the corresponding electrodes. In this case, even when there are not only two substrates but three or more substrates, the electrodes facing each other can be electrically connected by a plurality of connecting columns.

導体フィルムを有する場合、導体フィルムは、電気抵抗や静電容量等を考慮すると薄い方がよいため、上記基材の厚みが100μm以下であることが好ましく、さらに70μm乃至20μmであることが好ましい。また、導体フィルムを第1基体または第2基体の表面に配置後、導体フィルムの表面を削ることにより、10μm以下、さらに2〜3μm以下になっていてもよい。   In the case of having a conductor film, the conductor film is preferably thin in consideration of electric resistance, capacitance and the like. Therefore, the thickness of the substrate is preferably 100 μm or less, and more preferably 70 μm to 20 μm. Moreover, after arrange | positioning a conductor film on the surface of a 1st base | substrate or a 2nd base | substrate, the surface of a conductor film may be shaved, and it may be 10 micrometers or less, and also 2-3 micrometers or less.

本発明に係る半導体デバイスの製造方法は、絶縁体から成るシート状の基材と直径がナノサイズの柱状の導体から成る複数の接続柱とを有し、互いに間隔を開けて平行に配置された各接続柱の間を充たすよう上記基材が配置され、各接続柱の両端部がそれぞれ上記基材の両面から突出するよう設けられた導体フィルムで、表面に第1電極を有する第1基体の上記表面を覆い、表面に第2電極を有する第2基体を、上記第2電極が上記第1電極に対向するよう、上記導体フィルムの上に載せ、上記第1電極と上記第2電極とが電気的に接続されるよう、各接続柱のうち上記第1電極と上記第2電極との間に位置する接続柱の両端部をそれぞれ上記第1電極および上記第2電極に接合させることを特徴とする。   The method for manufacturing a semiconductor device according to the present invention has a sheet-like base material made of an insulator and a plurality of connection pillars made of columnar conductors having a nano-size diameter, and are arranged in parallel with a space between each other. The above-mentioned base material is arranged so as to fill the space between each connection pillar, and both ends of each connection pillar are conductor films provided so as to protrude from both surfaces of the above-mentioned base material, and the first base body having the first electrode on the surface A second substrate covering the surface and having a second electrode on the surface is placed on the conductor film so that the second electrode faces the first electrode, and the first electrode and the second electrode are Both ends of the connection column located between the first electrode and the second electrode among the connection columns are joined to the first electrode and the second electrode, respectively, so as to be electrically connected. And

本発明に係る半導体デバイスの製造方法は、導体フィルムを有する本発明に係る半導体デバイスを好適に製造することができる。本発明に係る半導体デバイスの製造方法は、第1基体と第2基体とを面同士で接合しないため、第1基体および第2基体の互いの対向面の平坦性を、面同士で接合する場合ほど精密に制御する必要がない。また、第1基体および第2基体の互いの対向面の間に粒子等が入り込んだとしても、その粒子等から外れた位置の接続柱により、第1電極と第2電極との電気的な接続が確保されるため、面同士で接合する場合ほど粒子等の侵入を厳密に制御する必要もない。このように、本発明に係る半導体デバイスの製造方法は、制御に係る製造コストを抑制することができる。また、面同士で接合する場合と比較して、電気的な接続を容易に確保することができ、歩留まりを高めることができる。   The semiconductor device manufacturing method according to the present invention can suitably manufacture the semiconductor device according to the present invention having a conductor film. In the semiconductor device manufacturing method according to the present invention, since the first base and the second base are not joined to each other, the flatness of the opposing surfaces of the first base and the second base is joined to each other. There is no need to control as precisely. In addition, even if particles or the like enter between the opposing surfaces of the first base and the second base, the electrical connection between the first electrode and the second electrode is made by the connection column at a position deviated from the particles or the like. Therefore, it is not necessary to strictly control the penetration of particles and the like as in the case of joining the surfaces. Thus, the manufacturing method of the semiconductor device according to the present invention can suppress the manufacturing cost related to the control. Further, as compared with the case where the surfaces are joined to each other, electrical connection can be easily ensured, and the yield can be increased.

本発明に係る半導体デバイスの製造方法は、第1電極と第2電極とを複数の接続柱で接合するため、第1電極に対して第2電極の位置が相対的に多少ずれても、電気的な接続を確保することができる。   In the method of manufacturing a semiconductor device according to the present invention, the first electrode and the second electrode are joined by a plurality of connecting pillars. Therefore, even if the position of the second electrode is relatively deviated relative to the first electrode, Secure connection.

本発明に係る半導体デバイスの製造方法は、上記第1電極を、上記第1基体の上記表面のうち上記第1電極以外の部分から突出するよう設け、上記第1基体の上記表面のうち上記第1電極以外の部分に、上記第1電極の突出高さと同じ厚みを有する第1充填層を設けた後、上記導体フィルムで、上記第1電極と上記第1充填層とを覆ってもよい。また、上記第2電極を、上記第2基体の上記表面のうち上記第2電極以外の部分から突出するよう設け、上記第2基体の上記表面のうち上記第2電極以外の部分に、上記第2電極の突出高さと同じ厚みを有する第2充填層を設けた後、上記導体フィルムで上記第2電極と上記第2充填層とを覆うよう、上記第2充填層が設けられた上記第2基体を上記導体フィルムの上に載せてもよい。これらの場合、第1充填層により、第1基体と導体フィルムとの間に、第2充填層により、第2基体と導体フィルムとの間に隙間ができるのを防ぐことができる。   In the method for manufacturing a semiconductor device according to the present invention, the first electrode is provided so as to protrude from a portion of the surface of the first base other than the first electrode, and the first of the surfaces of the first base is the first. After providing the first filling layer having the same thickness as the protruding height of the first electrode in a portion other than one electrode, the first electrode and the first filling layer may be covered with the conductor film. The second electrode is provided so as to protrude from a portion of the surface of the second base other than the second electrode, and the second base of the surface of the second base other than the second electrode is provided with the second electrode. The second filling layer is provided with the second filling layer so as to cover the second electrode and the second filling layer with the conductor film after providing the second filling layer having the same thickness as the protruding height of the two electrodes. A substrate may be placed on the conductor film. In these cases, it is possible to prevent the first filling layer from forming a gap between the first base and the conductor film and the second filling layer from forming a gap between the second base and the conductor film.

本発明に係る半導体デバイスの製造方法は、所定の温度で加熱すること、および/または所定の圧力をかけることにより、各接続柱の両端部をそれぞれ上記第1電極および上記第2電極に接合させることが好ましい。この場合、各接続柱が第1電極および第2電極と同じ素材から成るときには、各接続柱の両端部を再結晶化することができ、各接続柱が第1電極および第2電極と異なる素材から成るときには、各接続柱の両端部をそれぞれ第1電極および第2電極の素材と合金化することができる。これにより、第1電極および第2電極と各接続柱とを一体化することができ、より確実に電気的に接続することができる。また、各接続柱の直径がナノサイズであるため、それより太いものを使用する場合と比べて、より低い温度および/または圧力で、再結晶化または合金化することができる。   In the method for manufacturing a semiconductor device according to the present invention, both ends of each connecting column are joined to the first electrode and the second electrode, respectively, by heating at a predetermined temperature and / or applying a predetermined pressure. It is preferable. In this case, when each connecting column is made of the same material as the first electrode and the second electrode, both ends of each connecting column can be recrystallized, and each connecting column is different from the first electrode and the second electrode. When it consists of, the both ends of each connection pillar can be alloyed with the raw material of a 1st electrode and a 2nd electrode, respectively. Thereby, a 1st electrode, a 2nd electrode, and each connection pillar can be integrated, and it can connect more reliably electrically. In addition, since the diameter of each connecting column is nano-sized, it can be recrystallized or alloyed at a lower temperature and / or pressure than when a thicker one is used.

本発明に係る半導体デバイスの製造方法は、上記導体フィルムで上記第1基体の上記表面を覆った後、各接続柱のうち上記第1電極に接合しない位置の接続柱のうちの1つ以上を、上記基材から除去してもよい。この場合、第1電極に接合しない位置の接続柱は、必ずしも必要ではないため、除去されてもよく、これにより導体フィルムの絶縁性を高めたり、静電容量を下げたりすることができる。除去後に形成された空洞を、絶縁体などの他の物質で充填してもよい。   In the method for manufacturing a semiconductor device according to the present invention, after covering the surface of the first base with the conductor film, one or more of the connection columns at positions not bonded to the first electrode among the connection columns are provided. You may remove from the said base material. In this case, the connection pillar at a position not joined to the first electrode is not necessarily required and may be removed, thereby improving the insulation of the conductor film or reducing the capacitance. The cavity formed after the removal may be filled with another substance such as an insulator.

本発明に係る半導体デバイスの製造方法は、上記導体フィルムで上記第1基体の上記表面を覆った後、上記第1基体とは反対側の上記導体フィルムの表面を削って上記導体フィルムを薄くしてもよい。この場合、各接続柱による電気抵抗や静電容量を下げることができる。   In the method of manufacturing a semiconductor device according to the present invention, after covering the surface of the first substrate with the conductor film, the surface of the conductor film opposite to the first substrate is scraped to thin the conductor film. May be. In this case, the electrical resistance and the capacitance due to each connecting column can be reduced.

本発明によれば、製造コストを抑制可能、かつ歩留まりが高い半導体デバイスおよび半導体デバイスの製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing cost can be suppressed and the manufacturing method of a semiconductor device with a high yield can be provided.

本発明の実施の形態の半導体デバイスを示す断面図である。It is sectional drawing which shows the semiconductor device of embodiment of this invention. 本発明の実施の形態の半導体デバイスの、導体フィルムの基材とIMD層との間に空間ができる場合の(a)導体フィルムと第1基体との結合状態を示す断面図、(b)導体フィルムと第1基体との結合部付近の拡大断面を示す走査型電子顕微鏡(SEM)写真である((a)とは上下が反転している)。(A) Sectional drawing which shows the coupling | bonding state of a conductor film and a 1st base | substrate when a space is made between the base material of a conductor film and an IMD layer of the semiconductor device of embodiment of this invention, (b) Conductor It is a scanning electron microscope (SEM) photograph which shows the expanded cross section of the coupling | bond part vicinity of a film and a 1st base | substrate ((a) is upside down.). 本発明の実施の形態の半導体デバイスの、導体フィルムの基材とIMD層との間に充填層を設けた場合の、導体フィルムと第1基体との結合状態を示す断面図である。It is sectional drawing which shows the coupling | bonding state of a conductor film and a 1st base | substrate at the time of providing the filling layer between the base material of a conductor film, and the IMD layer of the semiconductor device of embodiment of this invention. 本発明の実施の形態の半導体デバイスの製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device of embodiment of this invention. 本発明の実施の形態の半導体デバイスの、導体フィルム中に空洞を有する変形例を示す断面図である。It is sectional drawing which shows the modification which has a cavity in the conductor film of the semiconductor device of embodiment of this invention. 本発明の実施の形態の半導体デバイスの(a)導体フィルムを薄く削った変形例、(b)さらに導体フィルム中に空洞を有する変形例を示す断面図である。It is sectional drawing which shows (a) the modification which shaved the conductor film of the semiconductor device of embodiment of this invention thinly, (b) and the modification which has a cavity in a conductor film further. 本発明の実施の形態の半導体デバイスの(a)ウエハ上にチップを2つ積層した3層の変形例、(b)ウエハを3つ積層した3層の変形例を示す断面図である。It is sectional drawing which shows the (a) modification of 3 layers which laminated | stacked two chips | tips on the wafer of the semiconductor device of embodiment of this invention, and (b) the modification of 3 layers which laminated | stacked three wafers. 本発明の実施の形態の半導体デバイスの、2層構造と3層構造とを組合せたときの(a)Si貫通電極を用いた変形例、(b)再分配線を用いた変形例を示す断面図である。(A) Modified example using Si through electrode, (b) Cross section showing modified example using redistribution wiring when semiconductor device of embodiment of the present invention is combined with two-layer structure and three-layer structure FIG. 本発明の実施の形態の半導体デバイスの(a)断面(b)TEGモジュールと導体フィルムとの結合部の拡大断面、(c)導体フィルムとインターポーザウエハとの結合部の拡大断面を示す走査型電子顕微鏡(SEM)写真である。(A) Cross section of semiconductor device of embodiment of the present invention (b) Scanning electron showing enlarged cross section of joint portion between TEG module and conductor film, (c) Enlarged cross section of joint portion between conductor film and interposer wafer It is a microscope (SEM) photograph. 本発明の実施の形態の半導体デバイスの(a)TEGモジュールと導体フィルムとの結合部の断面、(b)その結合部の拡大断面を示す透過型電子顕微鏡(TEM)写真である。It is a transmission electron microscope (TEM) photograph which shows the cross section of the coupling | bond part of (a) TEG module and a conductor film of the semiconductor device of embodiment of this invention, (b) The expanded cross section of the coupling | bond part.

以下、図面に基づいて、本発明の実施の形態について説明する。
図1乃至図10は、本発明の実施の形態の半導体デバイスおよび半導体デバイスの製造方法を示している。
図1に示すように、半導体デバイス10は、第1基体11と第2基体12と導体フィルム13とを有している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
1 to 10 show a semiconductor device and a method for manufacturing the semiconductor device according to the embodiment of the present invention.
As shown in FIG. 1, the semiconductor device 10 includes a first base 11, a second base 12, and a conductor film 13.

第1基体11および第2基体12は、ウエハまたはチップから成り、それぞれSiから成る基部21a,22aと、基部21a,22aの表面に設けられた、SiO等の絶縁体から成るIMD(Inter-Metal Dielectric;金属間絶縁)層21b,22bと、銅(Cu)製で複数の第1電極21cおよび第2電極22cとを有している。各第1電極21cは、第1基体11のIMD層21bの内部から表面に露出するよう設けられている。各第1電極21cは、IMD層21bの内部で銅線(Cu Wire)21dにより互いに接続されている。各第2電極22cは、第2基体12のIMD層22bの内部から表面に露出するよう設けられている。各第2電極22cは、IMD層22bの内部で銅線(Cu Wire)22dにより互いに接続されている。第1基体11および第2基体12は、表面に露出した第1電極21cと第2電極22cとが対向するよう、互いに間隔をあけて配置されている。The first base body 11 and the second base body 12 are made of wafers or chips, and are each formed of base portions 21a and 22a made of Si, and IMD (Inter-) made of an insulator such as SiO 2 provided on the surfaces of the base portions 21a and 22a. Metal Dielectric (inter-metal insulation) layers 21b and 22b and a plurality of first electrodes 21c and second electrodes 22c made of copper (Cu). Each first electrode 21 c is provided so as to be exposed from the inside of the IMD layer 21 b of the first base 11 to the surface. The first electrodes 21c are connected to each other by a copper wire (Cu Wire) 21d inside the IMD layer 21b. Each second electrode 22c is provided so as to be exposed from the inside of the IMD layer 22b of the second base 12 to the surface. The second electrodes 22c are connected to each other by a copper wire (Cu Wire) 22d inside the IMD layer 22b. The first base body 11 and the second base body 12 are spaced from each other so that the first electrode 21c and the second electrode 22c exposed on the surface face each other.

なお、第1基体11および第2基体12は、基部21a,22aの上にMOS−FET(Metal-Oxide-Semiconductor - Field-Effect Transistor)等の素子を配置し、その上にILD(Inter Level Dielectric;層間絶縁膜)および1層〜多層の金属薄膜(1st-level 〜 Multi-level metallization)を形成して、それぞれIMD層21b,22bおよび第1電極21c、第2電極22cを構成していてもよい。金属薄膜は、MOS−FET等の素子の電極に、電気的に接続している。   The first base 11 and the second base 12 have elements such as MOS-FETs (Metal-Oxide-Semiconductor-Field-Effect Transistors) arranged on the bases 21a and 22a, and ILD (Inter Level Dielectric) on the elements. An ILD layer 21b, 22b, a first electrode 21c, and a second electrode 22c may be formed by forming an interlayer insulating film) and a 1-layer-multi-level metallization (1st-level-multi-level metallization), respectively. Good. The metal thin film is electrically connected to an electrode of an element such as a MOS-FET.

導体フィルム13は、絶縁体から成るシート状の基材23と、直径がナノサイズの柱状の導体から成る複数の接続柱24とを有している。基材23は、陽極酸化皮膜が形成されたアルミニウム(AAO;Anodic Aluminum Oxide)から成り、各接続柱24は銅(Cu)から成っている。導体フィルム13は、基材23の厚みを貫通して、互いに間隔を開けて平行に各接続柱24が設けられており、各接続柱24の間を充たすよう基材23が配置されている。導体フィルム13は、基材23の表面に対して各接続柱24が垂直を成し、各接続柱24の両端部がそれぞれ基材23の両面から突出するよう設けられている。   The conductor film 13 has a sheet-like base material 23 made of an insulator, and a plurality of connecting pillars 24 made of columnar conductors having a nano-size diameter. The base material 23 is made of aluminum (AAO) on which an anodized film is formed, and each connection column 24 is made of copper (Cu). In the conductive film 13, the connection pillars 24 are provided in parallel through the thickness of the base material 23 and spaced apart from each other, and the base material 23 is disposed so as to fill the space between the connection pillars 24. The conductor film 13 is provided such that each connection column 24 is perpendicular to the surface of the base material 23, and both end portions of each connection column 24 protrude from both surfaces of the base material 23.

なお、図1に示す具体的な一例では、各第1電極21cおよび各第2電極22cは、露出面の直径が1μm以下、ピッチが2μm以下である。また、基材23は、厚みが20μm以下である。各接続柱24は、第1電極21cおよび第2電極22cに多数が接合されるよう、直径が60nm、ピッチが100nmである。また、各接続柱24は、基材23の表面からの両端部の突出量が、最大約1μmである。   In the specific example shown in FIG. 1, each first electrode 21c and each second electrode 22c have an exposed surface diameter of 1 μm or less and a pitch of 2 μm or less. Moreover, the base material 23 is 20 micrometers or less in thickness. Each connecting column 24 has a diameter of 60 nm and a pitch of 100 nm so that a large number are joined to the first electrode 21c and the second electrode 22c. Each connecting column 24 has a maximum protruding amount of about 1 μm at both ends from the surface of the substrate 23.

導体フィルム13は、第1基体11と第2基体12の間に配置され、第1電極21cと第2電極22cとを電気的に接続するよう、各接続柱24のうち第1電極21cと第2電極22cとの間に位置する接続柱24の両端部が、それぞれ第1電極21cおよび第2電極22cに接合されている。図1に示す具体的な一例では、銅製の各接続柱24の両端部を、それぞれ銅製の第1電極21cおよび第2電極22cに接触させた後、300℃前後に加熱することにより、各接続柱24の両端部が再結晶化して、それぞれ第1電極21cおよび第2電極22cと接合している。なお、各接続柱24と第1電極21cおよび第2電極22cとが異なる素材から成る場合には、各接続柱24の両端部がそれぞれ第1電極21cおよび第2電極22cの素材と合金化して、それぞれ第1電極21cおよび第2電極22cと接合する。   The conductor film 13 is disposed between the first base body 11 and the second base body 12, and the first electrode 21c and the second electrode are connected to the first electrode 21c and the second electrode 22c so as to electrically connect the first electrode 21c and the second electrode 22c. Both ends of the connecting column 24 positioned between the two electrodes 22c are joined to the first electrode 21c and the second electrode 22c, respectively. In a specific example shown in FIG. 1, each end of each connection pillar 24 made of copper is brought into contact with the first electrode 21 c and the second electrode 22 c made of copper, and then heated to around 300 ° C. Both ends of the column 24 are recrystallized and joined to the first electrode 21c and the second electrode 22c, respectively. In addition, when each connection column 24 and the 1st electrode 21c and the 2nd electrode 22c consist of a different material, both ends of each connection column 24 are alloyed with the material of the 1st electrode 21c and the 2nd electrode 22c, respectively. These are joined to the first electrode 21c and the second electrode 22c, respectively.

例えば、各接続柱24が銅から成り、第1電極21cおよび第2電極22cがアルミニウムから成る場合には、AlCu合金になって接合する。また、各接続柱24が銅から成り、第1電極21cおよび第2電極22cがニッケル/すず薄膜から成る薄い金属キャップ層を有する銅電極である場合には、CuSn合金になって接合する。また、各接続柱24が銅から成り、第1電極21cおよび第2電極22cがニッケル/すず薄膜から成る薄い金属キャップ層を有するアルミニウム電極である場合にも、CuSn合金になって接合する。このように、第1電極21cおよび第2電極22cが、各接続柱24とは異なる素材から成る薄い金属キャップ層を有する電極である場合には、各接続柱24の素材と金属キャップ層の素材との合金になって接合する。   For example, when each connecting column 24 is made of copper and the first electrode 21c and the second electrode 22c are made of aluminum, they are joined by an AlCu alloy. Further, when each connecting column 24 is made of copper and the first electrode 21c and the second electrode 22c are copper electrodes having a thin metal cap layer made of a nickel / tin thin film, they are joined by forming a CuSn alloy. Also, when each connecting column 24 is made of copper and the first electrode 21c and the second electrode 22c are aluminum electrodes having a thin metal cap layer made of a nickel / tin thin film, they are joined by CuSn alloy. In this way, when the first electrode 21c and the second electrode 22c are electrodes having a thin metal cap layer made of a material different from that of each connection column 24, the material of each connection column 24 and the material of the metal cap layer. Join and become an alloy.

なお、半導体デバイス10は、IMD層21bおよびIMD層22bが、各接続柱24の端部により刺入可能な素材から成っているとき、第1電極21cの表面とIMD層21bの表面、および、第2電極22cの表面とIMD層22bの表面とが平坦をなしていることが好ましい。この場合、各接続柱24の両端部を、それぞれIMD層21bおよびIMD層22bに刺入させた状態で、導体フィルム13を配置することができる。これにより、導体フィルム13と第1基体11および第2基体12との結合強度を高めることができる。   In the semiconductor device 10, when the IMD layer 21b and the IMD layer 22b are made of a material that can be inserted through the end of each connection column 24, the surface of the first electrode 21c, the surface of the IMD layer 21b, and It is preferable that the surface of the second electrode 22c and the surface of the IMD layer 22b are flat. In this case, the conductor film 13 can be disposed in a state where both end portions of each connection pillar 24 are inserted into the IMD layer 21b and the IMD layer 22b, respectively. Thereby, the bond strength between the conductor film 13 and the first and second bases 11 and 12 can be increased.

また、IMD層21bおよびIMD層22bが各接続柱24の端部により刺入できない素材から成っているとき、図2(a)および(b)に示すように、第1電極21cが第1基体11のIMD層21bの表面から突出し、第2電極22cが第2基体12のIMD層22bの表面から突出して設けられていることが好ましい。この場合、各接続柱24の両端部24aを、それぞれIMD層21bおよびIMD層22bから離した状態で、導体フィルム13を配置することができる。しかし、この場合、導体フィルム13の基材23と各IMD層21b,22bとの間に空間ができるため、導体フィルム13と第1基体11および第2基体12との結合強度が弱くなってしまう。   When the IMD layer 21b and the IMD layer 22b are made of a material that cannot be inserted by the end portions of the connection columns 24, as shown in FIGS. 2A and 2B, the first electrode 21c is the first base. 11 is protruded from the surface of the IMD layer 21b, and the second electrode 22c is preferably provided to protrude from the surface of the IMD layer 22b of the second substrate 12. In this case, the conductor film 13 can be disposed in a state in which both end portions 24a of each connection pillar 24 are separated from the IMD layer 21b and the IMD layer 22b, respectively. However, in this case, since a space is formed between the base material 23 of the conductor film 13 and each of the IMD layers 21b and 22b, the bonding strength between the conductor film 13, the first base body 11, and the second base body 12 is weakened. .

そこで、その結合強度を高めるために、図3に示すように、導体フィルム13の基材23と各IMD層21b,22bの表面との間を充たすよう充填層25を設け、各IMD層21b,22bに対向する各接続柱24の端部24aが充填層25に挿入されていることが好ましい。充填層25は、絶縁体から成ることが好ましい。また、充填層25は、導体フィルム13をそれぞれ第1基体11および第2基体12の表面に取り付ける前にあらかじめ設けられていてもよく、導体フィルム13をそれぞれ第1基体11および第2基体12の表面に取り付け後、空間を充填するよう設けられてもよい。充填層25は、あらかじめ設けておく場合には、各接続柱24を刺入可能な硬さを有する素材から成ることが好ましい。なお、図2および図3には、導体フィルム13と第1基体11との結合状態を示している。   Therefore, in order to increase the bonding strength, as shown in FIG. 3, a filling layer 25 is provided so as to fill the space between the base material 23 of the conductor film 13 and the surface of each IMD layer 21b, 22b, and each IMD layer 21b, It is preferable that the end 24 a of each connecting column 24 facing 22 b is inserted into the filling layer 25. The filling layer 25 is preferably made of an insulator. The filling layer 25 may be provided in advance before the conductor film 13 is attached to the surfaces of the first base body 11 and the second base body 12, respectively. The conductor film 13 is provided on the first base body 11 and the second base body 12, respectively. It may be provided to fill the space after being attached to the surface. When the filling layer 25 is provided in advance, it is preferable that the filling layer 25 is made of a material having a hardness capable of inserting each connecting column 24. 2 and 3 show a coupling state between the conductor film 13 and the first base 11.

次に、作用について説明する。
半導体デバイス10は、柱状の導体から成る複数の接続柱24の両端部24aを、それぞれ第1電極21cおよび第2電極22cに接合することにより、第1電極21cと第2電極22cとを電気的に接続することができる。半導体デバイス10は、第1基体11と第2基体12とを面同士で接合しないため、第1基体11および第2基体12の互いの対向面の平坦性を、面同士で接合する場合ほど精密に制御する必要がない。また、第1基体11および第2基体12の互いの対向面の間に粒子等が入り込んだとしても、その粒子等から外れた位置の接続柱24により、第1電極21cと第2電極22cとの電気的な接続が確保されるため、面同士で接合する場合ほど粒子等の侵入を厳密に制御する必要もない。このように、半導体デバイス10は、制御に関するコストを抑制することができる。また、面同士で接合する場合と比較して、電気的な接続を容易に確保することができ、歩留まりを高めることができる。
Next, the operation will be described.
The semiconductor device 10 electrically connects the first electrode 21c and the second electrode 22c by joining both end portions 24a of the plurality of connection columns 24 made of columnar conductors to the first electrode 21c and the second electrode 22c, respectively. Can be connected to. Since the semiconductor device 10 does not join the first base body 11 and the second base body 12 with each other, the flatness of the opposing surfaces of the first base body 11 and the second base body 12 is as precise as when the surfaces are joined with each other. There is no need to control. Even if particles or the like enter between the opposing surfaces of the first substrate 11 and the second substrate 12, the first and second electrodes 21c and 22c are connected to each other by the connecting pillar 24 at a position away from the particles or the like. Therefore, it is not necessary to strictly control the penetration of particles and the like as in the case of joining the surfaces. Thus, the semiconductor device 10 can suppress the cost regarding control. Further, as compared with the case where the surfaces are joined to each other, electrical connection can be easily ensured, and the yield can be increased.

半導体デバイス10は、第1電極21cと第2電極22cとが複数の接続柱24で接合されるため、第1電極21cに対して第2電極22cの位置が相対的に多少ずれても、電気的な接続を確保することができる。また、半導体デバイス10は、第1電極21cおよび第2電極22cと各接続柱24とを、再結晶化または合金化により一体化することができるため、より確実に電気的に接続することができる。各接続柱の直径がナノサイズであるため、それより太いものを使用する場合と比べて、より低い温度や圧力で、再結晶化または合金化することができる。   In the semiconductor device 10, since the first electrode 21c and the second electrode 22c are joined by the plurality of connecting columns 24, even if the position of the second electrode 22c is relatively slightly shifted from the first electrode 21c, the electrical Secure connection. Moreover, since the semiconductor device 10 can integrate the 1st electrode 21c and the 2nd electrode 22c, and each connection pillar 24 by recrystallization or alloying, it can electrically connect more reliably. . Since the diameter of each connecting column is nano-sized, it can be recrystallized or alloyed at a lower temperature or pressure than when a thicker one is used.

また、半導体デバイス10は、第1電極21cおよび第2電極22cの表面に残留物や薄い酸化物層が残っている場合であっても、導体フィルム13の各接続柱24の両端部24aを、比較的低い接合圧力で第1電極21cおよび第2電極22cに接触させて、接合することができる。このため、電気的な接続を容易に確保することができる。   Moreover, even if the semiconductor device 10 is a case where a residue or a thin oxide layer remains on the surface of the first electrode 21c and the second electrode 22c, both end portions 24a of each connection pillar 24 of the conductor film 13 are The first electrode 21c and the second electrode 22c can be brought into contact with each other with a relatively low bonding pressure to be bonded. For this reason, electrical connection can be easily ensured.

半導体デバイス10は、各接続柱24の側面を、絶縁体のAAOから成る基材23で覆っているため、各接続柱24を横方向で絶縁することができる。このため、第1電極21cが第2電極22c以外の電極等と電気的に接続したり、第2電極22cが第1電極21c以外の電極等と電気的に接続したりするのを防ぐことができる。また、各接続柱24が基材23により支持されているため、各接続柱24の両端部24aをそれぞれ第1電極21cおよび第2電極22cに容易に接合することができる。また、導体フィルム13は、基材23がAAOから成るため、従来の有機膜や接着剤に比べて、熱伝導性に優れるとともに、機械的ストレスを小さくすることができる。   Since the semiconductor device 10 covers the side surfaces of the connection columns 24 with the base material 23 made of AAO as an insulator, the connection columns 24 can be insulated in the lateral direction. Therefore, it is possible to prevent the first electrode 21c from being electrically connected to an electrode other than the second electrode 22c, or the second electrode 22c from being electrically connected to an electrode other than the first electrode 21c. it can. Moreover, since each connection pillar 24 is supported by the base material 23, both ends 24a of each connection pillar 24 can be easily joined to the first electrode 21c and the second electrode 22c, respectively. Moreover, since the base material 23 consists of AAO, the conductor film 13 is excellent in heat conductivity compared with the conventional organic film | membrane and adhesive agent, and can make mechanical stress small.

半導体デバイス10は、本発明の実施の形態の半導体デバイスの製造方法により製造することができる。本発明の実施の形態の半導体デバイスの製造方法では、まず、図4(a)に示すように、銅電極(例えば、第1電極21c)とIMD層(例えば、IMD層21b)とを有するウエハ(例えば、第1基体11)の表面を、CMP(化学的機械研磨)および後洗浄により、平坦化する。次に、図4(b)に示すように、銅電極をIMD層の表面からわずかに突出させる場合には、ダメージフリープラズマエッチバック(damage-free plasma etch-back)により、IMD層を少し窪ませる。その深さは、例えば約300nmである。   The semiconductor device 10 can be manufactured by the method for manufacturing a semiconductor device according to the embodiment of the present invention. In the method of manufacturing a semiconductor device according to the embodiment of the present invention, first, as shown in FIG. 4A, a wafer having a copper electrode (for example, a first electrode 21c) and an IMD layer (for example, an IMD layer 21b). For example, the surface of the first substrate 11 is planarized by CMP (chemical mechanical polishing) and post-cleaning. Next, as shown in FIG. 4B, when the copper electrode slightly protrudes from the surface of the IMD layer, the IMD layer is slightly depressed by damage-free plasma etch-back. I will. The depth is, for example, about 300 nm.

次に、キャップ層26を形成する場合には、図4(d)に示すように、無電解めっき法(electro-less plating)により、銅電極の表面上に、例えばニッケル/すず(100nm/200nm)薄膜から成る薄いキャップ層26を形成する。なお、すず(Sn)は、CMPプロセスによって導入された銅電極の高さや表面凹凸のばらつきを補償するために、バッファ層として使用され、ニッケル(Ni)は、Cu層とSn層との間のバリア層として使用される。   Next, when the cap layer 26 is formed, as shown in FIG. 4D, for example, nickel / tin (100 nm / 200 nm) is formed on the surface of the copper electrode by electro-less plating. ) A thin cap layer 26 made of a thin film is formed. Tin (Sn) is used as a buffer layer to compensate for variations in the height and surface irregularities of the copper electrode introduced by the CMP process, and nickel (Ni) is used between the Cu layer and the Sn layer. Used as a barrier layer.

次に、図4(e)および図4(f)に示すように、図4(c)の銅電極が露出したウエハの表面または、図4(d)の銅電極の表面にキャップ層26を有するウエハの表面を、導体フィルム13で覆い、その上に、チップまたは他のウエハを載せる。このとき、導体フィルム13の下のウエハの銅電極と、導体フィルム13の上に載せるチップまたはウエハ(例えば、第2基体12)の銅電極(例えば、第2電極22c)とが互いに対向するよう配置する。その後、300℃前後に加熱して、各接続柱24の両端部24aを再結晶化、または合金化させ、それぞれ各チップまたはウエハの銅電極に接合させる。なお、図4(e)に示すチップを載せる場合には、チップからはみ出した導体フィルム13を取り除く。また、図4(e)および図4(f)のいずれの場合でも、必要に応じて、導体フィルム13の基材23の表面と、チップまたはウエハのIMD層の表面との間に充填層25を形成する。このように、導体フィルム13を使用することにより、半導体デバイス10を容易に製造することができる。   Next, as shown in FIGS. 4E and 4F, a cap layer 26 is formed on the surface of the wafer from which the copper electrode in FIG. 4C is exposed or on the surface of the copper electrode in FIG. The surface of the wafer is covered with a conductor film 13, and a chip or other wafer is placed thereon. At this time, the copper electrode of the wafer under the conductor film 13 and the copper electrode (for example, the second electrode 22c) of the chip or wafer (for example, the second base 12) placed on the conductor film 13 are opposed to each other. Deploy. Then, it heats around 300 degreeC, the both ends 24a of each connection pillar 24 are recrystallized or alloyed, and it joins to the copper electrode of each chip | tip or a wafer, respectively. In addition, when mounting the chip | tip shown in FIG.4 (e), the conductor film 13 which protruded from the chip | tip is removed. 4 (e) and 4 (f), the filling layer 25 is provided between the surface of the base material 23 of the conductor film 13 and the surface of the IMD layer of the chip or wafer as necessary. Form. Thus, the semiconductor device 10 can be easily manufactured by using the conductor film 13.

なお、図5に示すように、半導体デバイス10で、導体フィルム13は、各接続柱24のうち第1電極21cと第2電極22cとを電気的に接続していない接続柱24のうちの1つ以上が、基材23から除去されて形成された空洞31を有していてもよい。この場合、図4(e)および図4(f)で、導体フィルム13で第1基体11(ウエハ)の表面を覆った後、導体フィルム13の上に第2基体12(チップまたはウエハ)を載せる前に、各接続柱24のうち第1電極21c(銅電極)に接合しない位置の接続柱24のうちの1つ以上を、基材23から除去することにより、空洞31を形成することができる。また、あらかじめ導体フィルム13から接続柱24を除去し、空洞31を形成していてもよい。   As shown in FIG. 5, in the semiconductor device 10, the conductor film 13 is one of the connection columns 24 that do not electrically connect the first electrode 21 c and the second electrode 22 c among the connection columns 24. One or more may have a cavity 31 formed by being removed from the substrate 23. In this case, in FIG. 4E and FIG. 4F, after covering the surface of the first substrate 11 (wafer) with the conductor film 13, the second substrate 12 (chip or wafer) is placed on the conductor film 13. Before mounting, one or more of the connection pillars 24 at positions not joined to the first electrode 21c (copper electrode) among the connection pillars 24 are removed from the base material 23, thereby forming the cavity 31. it can. Further, the connection pillar 24 may be removed from the conductor film 13 in advance to form the cavity 31.

図5に示す場合、空洞31を設けることにより、導体フィルム13の絶縁性を高めたり、静電容量を下げたりすることができる。なお、第1電極21cと第2電極22cとを電気的に接続していない接続柱24を残しておくと、放熱特性が良くなるという効果が得られるため、この効果と空洞31にしたときの効果とを考慮して、接続柱24を取り除くかどうか決定することができる。接続柱24の除去後に形成された空洞31は、そのままであっても、絶縁体などの他の物質で充填されてもよい。   In the case shown in FIG. 5, by providing the cavity 31, the insulating property of the conductor film 13 can be increased, or the capacitance can be lowered. In addition, since the effect that a heat dissipation characteristic improves will be acquired if the connection pillar 24 which is not electrically connecting the 1st electrode 21c and the 2nd electrode 22c is left, this effect and when it is set as the cavity 31 are obtained. Considering the effect, it can be determined whether or not to remove the connecting pillar 24. The cavity 31 formed after the removal of the connection pillar 24 may be left as it is or may be filled with another substance such as an insulator.

また、図6(a)に示すように、半導体デバイス10は、図4(e)および図4(f)で、導体フィルム13で第1基体11(ウエハ)の表面を覆った後、導体フィルム13の上に第2基体12(チップまたはウエハ)を載せる前に、導体フィルム13の表面をCMP等により削ることにより、導体フィルム13を薄くしてもよい。この場合、導体フィルム13の基材23の厚みを、2〜3μm以下にまで薄くすることができる。また、導体フィルム13を薄くすることにより、各接続柱24による電気抵抗や静電容量を下げることができる。なお、図6(b)に示すように、導体フィルム13を薄くした後、図5と同様に、各接続柱24のうち第1電極21cに接合しない位置の接続柱24のうちの1つ以上を、基材23から除去することにより、空洞31を形成してもよい。   Further, as shown in FIG. 6A, the semiconductor device 10 is obtained by covering the surface of the first base 11 (wafer) with the conductive film 13 in FIGS. 4E and 4F, and then the conductive film. Before the second substrate 12 (chip or wafer) is placed on the substrate 13, the conductor film 13 may be thinned by scraping the surface of the conductor film 13 by CMP or the like. In this case, the thickness of the base material 23 of the conductor film 13 can be reduced to 2 to 3 μm or less. In addition, by reducing the thickness of the conductor film 13, it is possible to reduce the electrical resistance and the electrostatic capacity due to the connection columns 24. As shown in FIG. 6B, after the conductor film 13 is thinned, one or more of the connection columns 24 at positions that are not joined to the first electrode 21c among the connection columns 24, as in FIG. The cavity 31 may be formed by removing from the substrate 23.

また、図7(a)および(b)に示すように、半導体デバイス10は、チップまたはウエハが3層から成る構成を有していてもよい。この場合、例えば、以下のようにして製造することができる。まず、図4(e)および図4(f)で、導体フィルム13(13a)の上に載せられた第2基体12(チップまたはウエハ)が、導体フィルム13(13a)とは反対側の表面に第3電極22eを有し、その第3電極22eが露出した第2基体12の表面を、別の導体フィルム13bで覆い、その上に、さらに第3基体33を載せる。このとき、導体フィルム13bの下の第2基体12の第3電極22eと、導体フィルム13bの上に載せる第3基体33の第4電極33aとが互いに対向するよう配置する。その後、300℃前後に加熱して、各導体フィルム13a、13bの各接続柱24の両端部24aを再結晶化させ、それぞれ第3電極22eおよび第4電極33aに接合させる。   As shown in FIGS. 7A and 7B, the semiconductor device 10 may have a configuration in which a chip or a wafer is composed of three layers. In this case, for example, it can be manufactured as follows. First, in FIG. 4E and FIG. 4F, the second base 12 (chip or wafer) placed on the conductor film 13 (13a) is the surface opposite to the conductor film 13 (13a). The surface of the second substrate 12 where the third electrode 22e is exposed is covered with another conductor film 13b, and a third substrate 33 is further placed thereon. At this time, it arrange | positions so that the 3rd electrode 22e of the 2nd base | substrate 12 under the conductor film 13b and the 4th electrode 33a of the 3rd base | substrate 33 mounted on the conductor film 13b may mutually oppose. Then, it heats around 300 degreeC, the both ends 24a of each connection pillar 24 of each conductor film 13a, 13b is recrystallized, and it joins to the 3rd electrode 22e and the 4th electrode 33a, respectively.

このように、チップまたはウエハから成る複数の基体の間に、互いに対向する各電極同士を複数の接続柱24で電気的に接続するよう、導体フィルム13を配置することにより、基体が2つだけでなく、3つ以上の多層の半導体デバイス10をも製造することができる。   In this way, by disposing the conductive film 13 so that the electrodes facing each other are electrically connected by the plurality of connection columns 24 between the plurality of bases made of chips or wafers, only two bases are provided. Alternatively, three or more multilayer semiconductor devices 10 can be manufactured.

また、2層構造と3層構造とを組合せた半導体デバイス10を構成することもできる。例えば、図8(a)に示すように、第1基体11の上に載せた導体フィルム13aの一部を凹状に削り、その中に第2基体12を配置し、第2基体12および導体フィルム13aの上に、複数のバンプ(Metal microbump)41aが配置された絶縁膜(Insulating film)41を設け、絶縁膜41の上の、第2基体12の上方に、別の導体フィルム13bを介して第3基体33を設け、さらに絶縁膜41の上の、第2基体12からずれた位置に、別の導体フィルム13cを介して第4基体34を設けてもよい。この図8(a)の場合、第2基体12の第3基体33の側の表面には、Si貫通電極(TSV)42が露出し、第3電極22eを構成している。また、各バンプ41aは、それぞれ第2基体12の第3電極22eと第3基体33の第4電極33a、および、第1基体11の第1電極21cと第4基体34の第5電極34aとを電気的に接続するよう設けられている。また、第2基体12の側面と、導体フィルム13aの凹状部の側面との間には、電気的に接続されないよう、絶縁体(Insulator)43が挟まれている。   Moreover, the semiconductor device 10 which combined 2 layer structure and 3 layer structure can also be comprised. For example, as shown in FIG. 8 (a), a part of the conductor film 13a placed on the first substrate 11 is cut into a concave shape, the second substrate 12 is disposed therein, and the second substrate 12 and the conductor film. An insulating film (Insulating film) 41 in which a plurality of bumps (Metal microbumps) 41a are arranged is provided on 13a, and the second base 12 is placed on the insulating film 41 via another conductor film 13b. The third substrate 33 may be provided, and the fourth substrate 34 may be provided on the insulating film 41 at a position shifted from the second substrate 12 via another conductor film 13c. In the case of FIG. 8A, the Si through electrode (TSV) 42 is exposed on the surface of the second base 12 on the side of the third base 33 to form the third electrode 22e. Each bump 41a includes a third electrode 22e of the second base 12 and a fourth electrode 33a of the third base 33, and a first electrode 21c of the first base 11 and a fifth electrode 34a of the fourth base 34. Are electrically connected. Further, an insulator 43 is sandwiched between the side surface of the second base 12 and the side surface of the concave portion of the conductor film 13a so as not to be electrically connected.

図8(a)に記載の一例では、第1基体11のMOS−FETからの電流が、第1電極21cから導体フィルム13aの接続柱24、第2電極22cを通って第2基体12のMOS−FETに流れている(図8(a)中のAの矢印)。また、第1基体11のMOS−FETからの電流が、第1電極21cから導体フィルム13aの接続柱24、バンプ41a、導体フィルム13cの接続柱24、第5電極34aを通って第4基体34のMOS−FETに流れている(図8(a)中のBの矢印)。また、第2基体12のMOS−FETからの電流が、Si貫通電極42から第3電極22e、導体フィルム13bの接続柱24、第4電極33aを通って第3基体33のMOS−FETに流れている(図8(a)中のCの矢印)。   In the example shown in FIG. 8A, the current from the MOS-FET of the first base 11 passes through the connection pillar 24 of the conductor film 13a and the second electrode 22c from the first electrode 21c and the MOS of the second base 12. -It flows to FET (arrow A in FIG. 8A). In addition, the current from the MOS-FET of the first base 11 passes through the first electrode 21c, the connection pillar 24 of the conductor film 13a, the bump 41a, the connection pillar 24 of the conductor film 13c, the fifth electrode 34a, and the fourth base 34. (The arrow B in FIG. 8A). Further, the current from the MOS-FET of the second substrate 12 flows from the Si through electrode 42 to the MOS-FET of the third substrate 33 through the third electrode 22e, the connection column 24 of the conductor film 13b, and the fourth electrode 33a. (C arrow in FIG. 8A).

なお、図8(b)に示すように、Si貫通電極42を使用せず、第1基体11の表面および絶縁膜41の、第2基体12の境界付近に、それぞれ再分配線(Metal redistribution line)44a,44bを設けてもよい。この場合、第2基体12のMOS−FETからの電流が、導体フィルム13aの接続柱24から第1基体11の再分配線44aを通り、再度、導体フィルム13aの別の接続柱24から絶縁膜41の再分配線44b、導体フィルム13bの接続柱24、第4電極33aを通って第3基体33のMOS−FETに流れる(図8(b)中のCの矢印)。このように、図8(b)に記載の一例では、図8(a)中のCの矢印ではなく、図8(b)中のCの矢印に沿って、図8(a)と同様に電流を流すことができる。   As shown in FIG. 8 (b), the redistribution line (Metal redistribution line) is not used in the vicinity of the surface of the first base 11 and the boundary of the second base 12 with the insulating film 41 without using the Si through electrode 42, respectively. ) 44a and 44b may be provided. In this case, the current from the MOS-FET of the second substrate 12 passes through the redistribution wiring 44a of the first substrate 11 from the connection column 24 of the conductor film 13a, and again from the other connection column 24 of the conductor film 13a. It flows to the MOS-FET of the third substrate 33 through the redistribution wiring 44b of 41, the connecting pillar 24 of the conductor film 13b, and the fourth electrode 33a (arrow C in FIG. 8B). As described above, in the example shown in FIG. 8B, not the arrow C in FIG. 8A but the arrow C in FIG. 8B, as in FIG. 8A. Current can flow.

図4に従って製造された半導体デバイス10の、走査型電子顕微鏡(SEM)写真を図9に、透過型電子顕微鏡(TEM)写真を図10に示す。なお、この半導体デバイス10は、第1基体11としてのインターポーザウエハ(interposer wafer)上に、導体フィルム13を介して、第2基体12としてTEG(Test Element Group)モジュールを載せたものである。インターポーザウエハは、直径が300mmである。TEGモジュールは、7mm×23mmで、直径300mmのTEGウエハから切り出されたものである。インターポーザウエハおよびTEGウエハは、超高密度の銅電極とプラズマTEOS(Tetraethyl orthosilicate)によるIMD層とを有しており、300mmウエハ対応の3D−LSI(Large Scale Integration)の製造ラインにより作製された。銅電極の大きさおよびピッチは、それぞれ3μmおよび6μmである。TEGダイあたりの電極密度は、430万(4,309,200)である。   FIG. 9 shows a scanning electron microscope (SEM) photograph and FIG. 10 shows a transmission electron microscope (TEM) photograph of the semiconductor device 10 manufactured according to FIG. In this semiconductor device 10, a TEG (Test Element Group) module is mounted as the second substrate 12 on the interposer wafer as the first substrate 11 through the conductor film 13. The interposer wafer has a diameter of 300 mm. The TEG module is 7 mm × 23 mm cut out from a TEG wafer having a diameter of 300 mm. The interposer wafer and the TEG wafer have an ultra-high-density copper electrode and an IMD layer made of plasma TEOS (Tetraethyl orthosilicate), and were produced by a 3D-LSI (Large Scale Integration) production line for 300 mm wafers. The size and pitch of the copper electrodes are 3 μm and 6 μm, respectively. The electrode density per TEG die is 4.3 million (4,309,200).

図9に示すように、TEGモジュールおよびインターポーザウエハの銅電極と対向する接続柱24の端部24aが、銅電極に接合しているのが確認できる。また、図10に示すように、接続柱24の端部24aが、約500nmの深さで銅電極の内部で再結晶化しているのが確認できる。なお、導体フィルム13は、厚さ80μmのものを使用している。なお、図10(b)は、図9(b)の結合部付近をさらに拡大したものである。   As shown in FIG. 9, it can be confirmed that the end 24a of the connection column 24 facing the copper electrode of the TEG module and the interposer wafer is joined to the copper electrode. Moreover, as shown in FIG. 10, it can confirm that the edge part 24a of the connection pillar 24 is recrystallized inside a copper electrode with the depth of about 500 nm. The conductor film 13 has a thickness of 80 μm. Note that FIG. 10B is an enlarged view of the vicinity of the coupling portion in FIG. 9B.

また、製造された半導体デバイス10のTEGモジュールの電極を数珠つなぎにして電流−電圧特性を測定したところ、4,309,200個の電極の内、3,898,000個の電極が接続されていることが確認された。これは、90%以上の接続率である。   Further, when the current-voltage characteristics were measured by connecting the electrodes of the TEG module of the manufactured semiconductor device 10 in a daisy chain, 3,898,000 electrodes were connected out of 4,309,200 electrodes. It was confirmed that This is a connection rate of 90% or more.

10 半導体デバイス
11 第1基体
21a 基部
21b IMD層
21c 第1電極
21d 銅線
12 第2基体
22a 基部
22b IMD層
22c 第2電極
22d 銅線
22e 第3電極
13 導体フィルム
23 基材
24 接続柱
24a 端部
25 充填層
26 キャップ層
31 空洞
33 第3基体
33a 第4電極
34 第4基体
34a 第5電極
41 絶縁膜
41a バンプ
42 Si貫通電極
43 絶縁体
44a,44b 再分配線
DESCRIPTION OF SYMBOLS 10 Semiconductor device 11 1st base | substrate 21a Base 21b IMD layer 21c 1st electrode 21d Copper wire 12 2nd base | substrate 22a Base 22b IMD layer 22c 2nd electrode 22d Copper wire 22e 3rd electrode 13 Conductive film 23 Base material 24 Connection pillar 24a End Part 25 Filling layer 26 Cap layer 31 Cavity 33 Third substrate 33a Fourth electrode 34 Fourth substrate 34a Fifth electrode 41 Insulating film 41a Bump 42 Si through electrode 43 Insulator 44a, 44b Redistribution wiring

Claims (18)

互いに間隔をあけて配置された第1基体および第2基体と、
前記第1基体の前記第2基体に対向する面に設けられた第1電極と、
前記第1電極に対向するよう、前記第2基体の前記第1基体に対向する面に設けられた第2電極と、
直径がナノサイズの柱状の導体から成り、前記第1電極と前記第2電極との間に互いに間隔を開けて配置され、前記第1電極と前記第2電極とを電気的に接続するよう、両端部がそれぞれ前記第1電極および前記第2電極に接合された複数の接続柱とを、
有することを特徴とする半導体デバイス。
A first substrate and a second substrate spaced apart from each other;
A first electrode provided on a surface of the first substrate facing the second substrate;
A second electrode provided on a surface of the second base facing the first base so as to face the first electrode;
It is composed of a columnar conductor having a nano-size diameter, and is arranged with a space between the first electrode and the second electrode, and electrically connects the first electrode and the second electrode, A plurality of connecting columns each having both ends joined to the first electrode and the second electrode,
A semiconductor device comprising:
少なくとも各接続柱の側面を覆うよう設けられた絶縁部材を有することを特徴とする請求項1記載の半導体デバイス。   The semiconductor device according to claim 1, further comprising an insulating member provided to cover at least a side surface of each connecting column. 互いに間隔をあけて配置された第1基体および第2基体と、
前記第1基体の前記第2基体に対向する面に設けられた第1電極と、
前記第1電極に対向するよう、前記第2基体の前記第1基体に対向する面に設けられた第2電極と、
絶縁体から成るシート状の基材と直径がナノサイズの柱状の導体から成る複数の接続柱とを有し、互いに間隔を開けて平行に配置された各接続柱の間を充たすよう前記基材が配置され、各接続柱の両端部がそれぞれ前記基材の両面から突出するよう設けられた導体フィルムとを有し、
前記導体フィルムは、前記第1基体と前記第2基体の間に配置され、前記第1電極と前記第2電極とを電気的に接続するよう、各接続柱のうち前記第1電極と前記第2電極との間に位置する接続柱の両端部がそれぞれ前記第1電極および前記第2電極に接合されていることを
特徴とする半導体デバイス。
A first substrate and a second substrate spaced apart from each other;
A first electrode provided on a surface of the first substrate facing the second substrate;
A second electrode provided on a surface of the second base facing the first base so as to face the first electrode;
The base material has a sheet-like base material made of an insulator and a plurality of connecting pillars made of columnar conductors having a nano-sized diameter, and fills the space between the connecting pillars arranged in parallel with a space between each other. Is disposed, and both end portions of each connection pillar each have a conductor film provided so as to protrude from both surfaces of the base material,
The conductive film is disposed between the first base and the second base, and the first electrode and the first of the connection columns are electrically connected to electrically connect the first electrode and the second electrode. A semiconductor device characterized in that both ends of a connecting pillar positioned between two electrodes are joined to the first electrode and the second electrode, respectively.
第1充填層を有し、
前記第1電極は、前記第1基体の前記第2基体に対向する面から突出して設けられ、
前記第1充填層は、前記第1基体の前記第2基体に対向する面のうち前記第1電極以外の部分と、前記導体フィルムとの間を充たすよう設けられていることを
特徴とする請求項3記載の半導体デバイス。
Having a first packed bed,
The first electrode is provided so as to protrude from a surface of the first base facing the second base,
The first filling layer is provided so as to fill a space between the conductor film and a portion other than the first electrode in a surface of the first substrate facing the second substrate. Item 4. The semiconductor device according to Item 3.
第2充填層を有し、
前記第2電極は、前記第2基体の前記第1基体に対向する面から突出して設けられ、
前記第2充填層は、前記第2基体の前記第1基体に対向する面のうち前記第2電極以外の部分と、前記導体フィルムとの間を充たすよう設けられていることを
特徴とする請求項3または4記載の半導体デバイス。
Having a second packed bed,
The second electrode is provided so as to protrude from a surface of the second base facing the first base,
The second filling layer is provided so as to fill a space between the conductor film and a portion other than the second electrode in a surface of the second substrate facing the first substrate. Item 5. The semiconductor device according to Item 3 or 4.
前記導体フィルムは、各接続柱のうち前記第1電極と前記第2電極とを電気的に接続していない接続柱のうちの1つ以上が、前記基材から除去されて形成された空洞を有していることを特徴とする請求項3乃至5のいずれか1項に記載の半導体デバイス。   The conductor film has a cavity formed by removing one or more of the connection columns that do not electrically connect the first electrode and the second electrode among the connection columns from the base material. The semiconductor device according to claim 3, wherein the semiconductor device is provided. 前記導体フィルムは、前記基材の厚みが100μm以下であることを特徴とする請求項3乃至6のいずれか1項に記載の半導体デバイス。   The semiconductor device according to claim 3, wherein the conductor film has a thickness of the base material of 100 μm or less. 各接続柱は、前記第1電極および前記第2電極と同じ素材から成り、両端部が再結晶化して、それぞれ前記第1電極および前記第2電極と接合していることを特徴とする請求項1乃至7のいずれか1項に記載の半導体デバイス。   Each connection column is made of the same material as the first electrode and the second electrode, and both end portions are recrystallized and joined to the first electrode and the second electrode, respectively. 8. The semiconductor device according to any one of 1 to 7. 各接続柱は、前記第1電極および前記第2電極と異なる素材から成り、両端部がそれぞれ前記第1電極および前記第2電極の素材と合金化して、それぞれ前記第1電極および前記第2電極と接合していることを特徴とする請求項1乃至7のいずれか1項に記載の半導体デバイス。   Each connecting column is made of a material different from that of the first electrode and the second electrode, and both end portions are alloyed with the material of the first electrode and the second electrode, respectively, so that the first electrode and the second electrode are respectively formed. The semiconductor device according to claim 1, wherein the semiconductor device is bonded to the semiconductor device. 前記第1電極および前記第2電極は、アルミニウム電極、または、ニッケル/すず薄膜から成る薄い金属キャップ層を有する銅電極、から成ることを
特徴とする請求項9記載の半導体デバイス。
10. The semiconductor device according to claim 9, wherein the first electrode and the second electrode are made of an aluminum electrode or a copper electrode having a thin metal cap layer made of a nickel / tin thin film.
互いに間隔をあけて配置された複数の基体と、
各基体の互いに対向する面に、互いに対向するよう設けられた複数対の電極と、
絶縁体から成るシート状の基材と直径がナノサイズの柱状の導体から成る複数の接続柱とを有し、互いに間隔を開けて平行に配置された各接続柱の間を充たすよう前記基材が配置され、各接続柱の両端部がそれぞれ前記基材の両面から突出するよう設けられた導体フィルムとを有し、
前記導体フィルムは、各基体の間に配置され、互いに対向する各電極同士を電気的に接続するよう、各接続柱のうち互いに対向する各電極の間に位置する接続柱の両端部がそれぞれ対応する電極に接合されていることを
特徴とする半導体デバイス。
A plurality of substrates spaced from each other;
A plurality of pairs of electrodes provided on opposite surfaces of each base so as to face each other;
The base material has a sheet-like base material made of an insulator and a plurality of connecting pillars made of columnar conductors having a nano-sized diameter, and fills the space between the connecting pillars arranged in parallel with a space between each other. Is disposed, and both end portions of each connection pillar each have a conductor film provided so as to protrude from both surfaces of the base material,
The conductive film is disposed between the substrates, and both ends of the connecting columns located between the electrodes facing each other are connected to electrically connect the electrodes facing each other. A semiconductor device characterized in that the semiconductor device is bonded to an electrode.
各接続柱は、直径が200nm以下であることを特徴とする請求項1乃至11のいずれか1項に記載の半導体デバイス。   The semiconductor device according to claim 1, wherein each connecting pillar has a diameter of 200 nm or less. 絶縁体から成るシート状の基材と直径がナノサイズの柱状の導体から成る複数の接続柱とを有し、互いに間隔を開けて平行に配置された各接続柱の間を充たすよう前記基材が配置され、各接続柱の両端部がそれぞれ前記基材の両面から突出するよう設けられた導体フィルムで、表面に第1電極を有する第1基体の前記表面を覆い、
表面に第2電極を有する第2基体を、前記第2電極が前記第1電極に対向するよう、前記導体フィルムの上に載せ、
前記第1電極と前記第2電極とが電気的に接続されるよう、各接続柱のうち前記第1電極と前記第2電極との間に位置する接続柱の両端部をそれぞれ前記第1電極および前記第2電極に接合させることを
特徴とする半導体デバイスの製造方法。
The base material has a sheet-like base material made of an insulator and a plurality of connecting pillars made of columnar conductors having a nano-sized diameter, and fills the space between the connecting pillars arranged in parallel with a space between each other. Is disposed, and the both ends of each connecting pillar are covered with the conductor film provided so as to protrude from both surfaces of the base material, respectively, covering the surface of the first base body having the first electrode on the surface,
A second substrate having a second electrode on the surface is placed on the conductor film so that the second electrode faces the first electrode,
The both ends of the connection column located between the first electrode and the second electrode are connected to the first electrode so that the first electrode and the second electrode are electrically connected to each other. And a method of manufacturing a semiconductor device, wherein the semiconductor device is bonded to the second electrode.
前記第1電極を、前記第1基体の前記表面のうち前記第1電極以外の部分から突出するよう設け、
前記第1基体の前記表面のうち前記第1電極以外の部分に、前記第1電極の突出高さと同じ厚みを有する第1充填層を設けた後、
前記導体フィルムで、前記第1電極と前記第1充填層とを覆うことを
特徴とする請求項13記載の半導体デバイスの製造方法。
Providing the first electrode so as to protrude from a portion of the surface of the first base other than the first electrode;
After providing the first filling layer having the same thickness as the protruding height of the first electrode on the surface of the first substrate other than the first electrode,
The method of manufacturing a semiconductor device according to claim 13, wherein the conductor film covers the first electrode and the first filling layer.
前記第2電極を、前記第2基体の前記表面のうち前記第2電極以外の部分から突出するよう設け、
前記第2基体の前記表面のうち前記第2電極以外の部分に、前記第2電極の突出高さと同じ厚みを有する第2充填層を設けた後、
前記導体フィルムで前記第2電極と前記第2充填層とを覆うよう、前記第2充填層が設けられた前記第2基体を前記導体フィルムの上に載せることを
特徴とする請求項13または14記載の半導体デバイスの製造方法。
Providing the second electrode so as to protrude from a portion of the surface of the second base other than the second electrode;
After providing a second filling layer having the same thickness as the protruding height of the second electrode on the surface of the second substrate other than the second electrode,
The said 2nd base | substrate with which the said 2nd filling layer was provided is mounted on the said conductor film so that the said 2nd electrode and the said 2nd filling layer may be covered with the said conductor film. The manufacturing method of the semiconductor device of description.
所定の温度で加熱すること、および/または所定の圧力をかけることにより、各接続柱の両端部をそれぞれ前記第1電極および前記第2電極に接合させることを特徴とする請求項13乃至15のいずれか1項に記載の半導体デバイスの製造方法。   16. The method according to any one of claims 13 to 15, wherein both ends of each connecting column are joined to the first electrode and the second electrode, respectively, by heating at a predetermined temperature and / or applying a predetermined pressure. A manufacturing method of a semiconductor device given in any 1 paragraph. 前記導体フィルムで前記第1基体の前記表面を覆った後、各接続柱のうち前記第1電極に接合しない位置の接続柱のうちの1つ以上を、前記基材から除去することを特徴とする請求項13乃至16のいずれか1項に記載の半導体デバイスの製造方法。   After covering the surface of the first base with the conductive film, one or more of the connection columns at positions not bonded to the first electrode among the connection columns are removed from the base material. The method for manufacturing a semiconductor device according to claim 13. 前記導体フィルムで前記第1基体の前記表面を覆った後、前記第1基体とは反対側の前記導体フィルムの表面を削って前記導体フィルムを薄くすることを特徴とする請求項13乃至17のいずれか1項に記載の半導体デバイスの製造方法。

18. The method according to claim 13, wherein after covering the surface of the first substrate with the conductor film, the surface of the conductor film opposite to the first substrate is scraped to thin the conductor film. A manufacturing method of a semiconductor device given in any 1 paragraph.

JP2017554195A 2015-12-03 2016-12-02 Manufacturing method of semiconductor device Active JP6473897B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015236591 2015-12-03
JP2015236591 2015-12-03
PCT/JP2016/085865 WO2017094874A1 (en) 2015-12-03 2016-12-02 Semiconductor device and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPWO2017094874A1 true JPWO2017094874A1 (en) 2018-09-13
JP6473897B2 JP6473897B2 (en) 2019-02-27

Family

ID=58797478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017554195A Active JP6473897B2 (en) 2015-12-03 2016-12-02 Manufacturing method of semiconductor device

Country Status (3)

Country Link
JP (1) JP6473897B2 (en)
TW (1) TW201727776A (en)
WO (1) WO2017094874A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021033467A1 (en) * 2019-08-16 2021-02-25 富士フイルム株式会社 Method for producing structure
JP7305770B2 (en) * 2019-08-16 2023-07-10 富士フイルム株式会社 Method for manufacturing structure and method for manufacturing joined body

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62237739A (en) * 1986-04-08 1987-10-17 Mitsubishi Electric Corp Integrated circuit device
JP2000286293A (en) * 1999-03-29 2000-10-13 Nitto Denko Corp Semiconductor device and circuit board for mounting semiconductor element
JP2002151549A (en) * 2000-11-09 2002-05-24 Nitto Denko Corp Anisotropic conductive film
JP2009164095A (en) * 2007-12-10 2009-07-23 Fujifilm Corp Anisotropic conductive bonding package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62237739A (en) * 1986-04-08 1987-10-17 Mitsubishi Electric Corp Integrated circuit device
JP2000286293A (en) * 1999-03-29 2000-10-13 Nitto Denko Corp Semiconductor device and circuit board for mounting semiconductor element
JP2002151549A (en) * 2000-11-09 2002-05-24 Nitto Denko Corp Anisotropic conductive film
JP2009164095A (en) * 2007-12-10 2009-07-23 Fujifilm Corp Anisotropic conductive bonding package

Also Published As

Publication number Publication date
JP6473897B2 (en) 2019-02-27
WO2017094874A1 (en) 2017-06-08
TW201727776A (en) 2017-08-01

Similar Documents

Publication Publication Date Title
TWI546915B (en) Circuit assemblies with multiple interposer substrates, and methods of fabrication
JP6330151B2 (en) Semiconductor device and manufacturing method thereof
JP6263573B2 (en) Multilayer electronic device and manufacturing method thereof
JP4551255B2 (en) Semiconductor device
US20210175194A1 (en) Bond pad with micro-protrusions for direct metallic bonding
US8592310B2 (en) Methods of manufacturing a semiconductor device
US9472483B2 (en) Integrated circuit cooling apparatus
JP5663607B2 (en) Semiconductor device
CN103824867B (en) The method of electric connection wafer and the semiconductor equipment being manufactured with the method
WO2010035375A1 (en) Semiconductor device and method for manufacturing the same
US8704358B2 (en) Method for forming an integrated circuit
TW201842635A (en) Integrated circuit package with thermally conductive pillar
JP2016021497A (en) Semiconductor device and manufacturing method for the same
TW201709324A (en) Semiconductor device and method for fabricating semiconductor device
JP6473897B2 (en) Manufacturing method of semiconductor device
US20070170585A1 (en) Composite integrated device and methods for forming thereof
JP5528000B2 (en) Manufacturing method of semiconductor device
JP2014093392A (en) Semiconductor device and method of manufacturing the same
JP5559773B2 (en) Manufacturing method of laminated semiconductor device
US11842979B2 (en) Semiconductor device and method of manufacturing the same
JP2022102371A (en) Semiconductor device and method of manufacturing the same
KR102659849B1 (en) Conductive barrier direct hybrid bonding
JP2022102370A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190104

R150 Certificate of patent or registration of utility model

Ref document number: 6473897

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250