JPWO2017068629A1 - ロック検出装置、周波数シンセサイザ及び半導体装置 - Google Patents
ロック検出装置、周波数シンセサイザ及び半導体装置 Download PDFInfo
- Publication number
- JPWO2017068629A1 JPWO2017068629A1 JP2017546295A JP2017546295A JPWO2017068629A1 JP WO2017068629 A1 JPWO2017068629 A1 JP WO2017068629A1 JP 2017546295 A JP2017546295 A JP 2017546295A JP 2017546295 A JP2017546295 A JP 2017546295A JP WO2017068629 A1 JPWO2017068629 A1 JP WO2017068629A1
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- lock
- range
- frequency difference
- allowable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims description 49
- 239000004065 semiconductor Substances 0.000 title claims description 3
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000011435 rock Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
比較出力部は、周波数シンセサイザの可変整数分周器からの分周信号の周波数と周波数シンセサイザへのリファレンス信号の周波数との周波数差を、許容される周波数差の範囲である許容周波数差範囲と比較し、周波数差が許容周波数差範囲内にある場合に、周波数シンセサイザがロック状態であることを通知するロック状態信号を出力する。制御部は、可変整数分周器に設定される分周値を監視し、可変整数分周器に設定される分周値に起因して周波数差が許容周波数差範囲から外れる期間である制御対象期間を検出し、制御対象期間の間は、周波数差が許容周波数差範囲から外れる場合でも比較出力部にロック状態信号を出力させる。
Description
本発明は、周波数シンセサイザの周波数同期を検出する技術に関する。
周波数シンセサイザをはじめとするＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路は、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）を備え、ＶＣＯの発振周波数がリファレンス信号と同期した所望の周波数に固定されるようにＶＣＯの入力電圧を制御する回路である。
周波数シンセサイザの例として、Ｆｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬ回路がある。Ｆｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬ回路は、ΔΣ変調器を用いて可変整数分周器の分周値を時間的に変化させる。これにより、Ｆｒａｃｔｉｏｎａｌ−Ｎは、リファレンス信号の周波数Ｆｒｅｆに対して分数の精度で出力信号の周波数Ｆｏｕｔを制御することを実現している。
Ｆｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬ回路は、例えば、非特許文献１に記載されている。
周波数シンセサイザの例として、Ｆｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬ回路がある。Ｆｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬ回路は、ΔΣ変調器を用いて可変整数分周器の分周値を時間的に変化させる。これにより、Ｆｒａｃｔｉｏｎａｌ−Ｎは、リファレンス信号の周波数Ｆｒｅｆに対して分数の精度で出力信号の周波数Ｆｏｕｔを制御することを実現している。
Ｆｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬ回路は、例えば、非特許文献１に記載されている。
ＶＣＯの発振周波数が所望する周波数で安定しているとき、ＰＬＬ回路はロック状態と見なされる。
ＰＬＬ回路のロック検出装置は、ＰＬＬ回路がロック状態にあるかアンロック状態にあるかを判定する回路である。ロック検出装置は、リファレンス信号の周波数ＦｒｅｆとＰＬＬ分周信号の周波数Ｆｄｉｖの周波数差が一定範囲内にあるときにＰＬＬ回路がロック状態であると判定する。
ロック検出装置の出力信号は、ＰＬＬ回路の出力信号を使用する外部回路に対してＰＬＬ回路がロック状態であるかどうかを伝達するために用いられる。また、ロック検出装置の出力信号は、ＰＬＬ回路が正常に動作しているかどうかを判定するために用いられる。
ＰＬＬ回路のロック検出装置は、ＰＬＬ回路がロック状態にあるかアンロック状態にあるかを判定する回路である。ロック検出装置は、リファレンス信号の周波数ＦｒｅｆとＰＬＬ分周信号の周波数Ｆｄｉｖの周波数差が一定範囲内にあるときにＰＬＬ回路がロック状態であると判定する。
ロック検出装置の出力信号は、ＰＬＬ回路の出力信号を使用する外部回路に対してＰＬＬ回路がロック状態であるかどうかを伝達するために用いられる。また、ロック検出装置の出力信号は、ＰＬＬ回路が正常に動作しているかどうかを判定するために用いられる。
図６に、従来のロック検出装置を備えたＦｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬ回路３０の構成例を示す。図６において、Ｆｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬ回路３０は、位相周波数比較器１１、チャージポンプ１２、ループフィルタ１３、ＶＣＯ１４、可変整数分周器１５、ΔΣ変調器１６、ロック検出装置３１により構成される。
ＶＣＯの出力信号は可変整数分周器１５によって分周され、可変整数分周器１５からのＰＬＬ分周信号とリファレンス信号の位相が位相周波数比較器１１で比較される。ＰＬＬ分周信号とリファレンス信号との位相差がチャージポンプ１２により電流に変換される。そして、チャージポンプ１２からの電流がループフィルタ１３によって平滑化電圧として波形整形されてＶＣＯ１４の制御電圧となる。可変整数分周器１５の分周比はΔΣ変調器１６によって時間的に変化する。
ロック検出装置３１は、ＰＬＬ分周信号の周波数Ｆｄｉｖとリファレンス信号の周波数Ｆｒｅｆを比較し、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの差異が許容周波数差範囲（以下、ロック周波数範囲）内に収まっているかを判定する。周波数Ｆｄｉｖと周波数Ｆｒｅｆとの差異がロック周波数範囲内であれば、ロック検出装置３１は、ＰＬＬ回路がロック状態であると判断する。
ＶＣＯの出力信号は可変整数分周器１５によって分周され、可変整数分周器１５からのＰＬＬ分周信号とリファレンス信号の位相が位相周波数比較器１１で比較される。ＰＬＬ分周信号とリファレンス信号との位相差がチャージポンプ１２により電流に変換される。そして、チャージポンプ１２からの電流がループフィルタ１３によって平滑化電圧として波形整形されてＶＣＯ１４の制御電圧となる。可変整数分周器１５の分周比はΔΣ変調器１６によって時間的に変化する。
ロック検出装置３１は、ＰＬＬ分周信号の周波数Ｆｄｉｖとリファレンス信号の周波数Ｆｒｅｆを比較し、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの差異が許容周波数差範囲（以下、ロック周波数範囲）内に収まっているかを判定する。周波数Ｆｄｉｖと周波数Ｆｒｅｆとの差異がロック周波数範囲内であれば、ロック検出装置３１は、ＰＬＬ回路がロック状態であると判断する。
図７に、従来のロック検出装置３１の構成例を示す。図７において、ロック検出装置３１は、ロック周波数範囲生成回路３２と、周波数比較回路２２とを備える。
ロック周波数範囲生成回路３２は、リファレンス信号からロック周波数範囲の周波数上限値（Ｆｍａｘ）と周波数下限値（Ｆｍｉｎ）を生成する。
周波数比較回路２２は、ＰＬＬ分周信号の周波数Ｆｄｉｖとリファレンス信号の周波数Ｆｒｅｆとの差異がロック周波数範囲内であるかどうかを判定する。周波数比較回路２２は、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの差異がロック周波数範囲内であれば、ロック状態を通知する検出結果信号であるロック状態信号を出力する。一方、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの差異がロック周波数範囲内でなければ、周波数比較回路２２は、アンロック状態を通知する検出結果信号であるアンロック状態信号を出力する。
ロック周波数範囲生成回路３２は、リファレンス信号からロック周波数範囲の周波数上限値（Ｆｍａｘ）と周波数下限値（Ｆｍｉｎ）を生成する。
周波数比較回路２２は、ＰＬＬ分周信号の周波数Ｆｄｉｖとリファレンス信号の周波数Ｆｒｅｆとの差異がロック周波数範囲内であるかどうかを判定する。周波数比較回路２２は、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの差異がロック周波数範囲内であれば、ロック状態を通知する検出結果信号であるロック状態信号を出力する。一方、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの差異がロック周波数範囲内でなければ、周波数比較回路２２は、アンロック状態を通知する検出結果信号であるアンロック状態信号を出力する。
Ｋｅｎｉｃｈｉ Ｔａｊｉｍａ，"Ｆｒｅｑｕｅｎｃｙ ａｎｄ Ｐｈａｓｅ Ｄｉｆｆｅｒｅｎｃｅ Ｃｏｎｔｒｏｌ Ｕｓｉｎｇ Ｆｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬ Ｓｙｎｔｈｅｓｉｚｅｒｓ ｂｙ Ｃｏｍｐｏｓｉｔｉｏｎ ｏｆ Ｃｏｎｔｒｏｌ Ｄａｔａ，"ＩＥＥＥ Ｔｒａｎｓ． ｏｎ Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ ａｎｄ Ｔｅｃｈｎｉｑｕｅｓ，Ｖｏｌ． ５５，Ｎｏ． １２，Ｄｅｃ． ２００７．
前記のように、Ｆｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬ回路では可変整数分周器に設定される分周値が時間的に変動する。そのため、ＶＣＯ１４の発振周波数が所望の周波数となっても、分周値によってはＰＬＬ分周信号の周波数Ｆｄｉｖとリファレンス信号の周波数Ｆｒｅｆとの差異が大きくなる期間が存在する。つまり、可変整数分周器に設定される分周値に起因して周波数Ｆｄｉｖと周波数Ｆｒｅｆとの差異が大きくなる場合は、本来はロック状態と判定されるべきであっても、アンロック状態として判定され、アンロック状態信号が出力されてしまう。
図８に示すように、ロック周波数範囲が狭いと、可変整数分周器１５に設定される分周値である整数分周設定Ｄｉに依存して頻繁にアンロック状態が発生することになる。具体的には、図８の例では、整数分周設定Ｄｉ＝５の間、更に、整数分周設定Ｄｉ＝２の間でＰＬＬ分周信号の周波数Ｆｄｉｖとリファレンス信号の周波数Ｆｒｅｆとの差異がロック周波数範囲を超えてしまい、ロック状態と判定されるべきであっても、アンロック状態として判定されてしまい、ロック検出装置３１からはアンロック状態信号が出力される。
整数分周設定Ｄｉが時間的に変化しても安定してロック状態信号が出力されるためには、図９に示すようにロック周波数範囲を広くする必要がある。
一方で、図９のようにロック周波数範囲を常に広くしていると、整数分周設定Ｄｉ＝３、４の際にアンロック状態と判定されるべき場合でも、誤ってロック状態と判定されてしまう可能性がある。
このように、従来は、整数分周設定Ｄｉが時間的に変化する場合は、ロック状態信号を正確かつ安定的に出力することができないという課題があった。
図８に示すように、ロック周波数範囲が狭いと、可変整数分周器１５に設定される分周値である整数分周設定Ｄｉに依存して頻繁にアンロック状態が発生することになる。具体的には、図８の例では、整数分周設定Ｄｉ＝５の間、更に、整数分周設定Ｄｉ＝２の間でＰＬＬ分周信号の周波数Ｆｄｉｖとリファレンス信号の周波数Ｆｒｅｆとの差異がロック周波数範囲を超えてしまい、ロック状態と判定されるべきであっても、アンロック状態として判定されてしまい、ロック検出装置３１からはアンロック状態信号が出力される。
整数分周設定Ｄｉが時間的に変化しても安定してロック状態信号が出力されるためには、図９に示すようにロック周波数範囲を広くする必要がある。
一方で、図９のようにロック周波数範囲を常に広くしていると、整数分周設定Ｄｉ＝３、４の際にアンロック状態と判定されるべき場合でも、誤ってロック状態と判定されてしまう可能性がある。
このように、従来は、整数分周設定Ｄｉが時間的に変化する場合は、ロック状態信号を正確かつ安定的に出力することができないという課題があった。
本発明は、上記の課題を解決することを主な目的としており、可変整数分周器に設定される分周値に起因して分周信号の周波数とリファレンス信号の周波数との周波数差が変動する場合でも、ロック状態信号を正確かつ安定的に出力することができる構成を実現することを目的とする。
本発明に係るロック検出装置は、
周波数シンセサイザの可変整数分周器からの分周信号の周波数と前記周波数シンセサイザへのリファレンス信号の周波数との周波数差を、許容される周波数差の範囲である許容周波数差範囲と比較し、前記周波数差が前記許容周波数差範囲内にある場合に、前記周波数シンセサイザがロック状態であることを通知するロック状態信号を出力する比較出力部と、
前記可変整数分周器に設定される分周値を監視し、前記可変整数分周器に設定される分周値に起因して前記周波数差が前記許容周波数差範囲から外れる期間である制御対象期間を検出し、前記制御対象期間の間は、前記周波数差が前記許容周波数差範囲から外れる場合でも前記比較出力部に前記ロック状態信号を出力させる制御部とを備える。
周波数シンセサイザの可変整数分周器からの分周信号の周波数と前記周波数シンセサイザへのリファレンス信号の周波数との周波数差を、許容される周波数差の範囲である許容周波数差範囲と比較し、前記周波数差が前記許容周波数差範囲内にある場合に、前記周波数シンセサイザがロック状態であることを通知するロック状態信号を出力する比較出力部と、
前記可変整数分周器に設定される分周値を監視し、前記可変整数分周器に設定される分周値に起因して前記周波数差が前記許容周波数差範囲から外れる期間である制御対象期間を検出し、前記制御対象期間の間は、前記周波数差が前記許容周波数差範囲から外れる場合でも前記比較出力部に前記ロック状態信号を出力させる制御部とを備える。
本発明によれば、可変整数分周器に設定される分周値に起因して分周信号の周波数とリファレンス信号の周波数との周波数差が変動する場合でも、ロック状態信号を正確かつ安定的に出力することができる。
実施の形態１．
＊＊＊構成の説明＊＊＊
図１は、本実施の形態に係るＦｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬ回路１０の構成例を示す。
図１において、位相周波数比較器１１、チャージポンプ１２、ループフィルタ１３、ＶＣＯ１４、可変整数分周器１５、ΔΣ変調器１６は、図６に示したものと同じであるため、説明を省略する。
ロック検出装置２１は、図６のロック検出装置３１と内部構成が異なっている。
＊＊＊構成の説明＊＊＊
図１は、本実施の形態に係るＦｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬ回路１０の構成例を示す。
図１において、位相周波数比較器１１、チャージポンプ１２、ループフィルタ１３、ＶＣＯ１４、可変整数分周器１５、ΔΣ変調器１６は、図６に示したものと同じであるため、説明を省略する。
ロック検出装置２１は、図６のロック検出装置３１と内部構成が異なっている。
図２は、ロック検出装置２１の内部構成例を示す。
図２に示すように、ロック検出装置２１は、周波数比較回路２２、ロック周波数範囲生成回路２３、分周設定比較回路２４により構成される。
図２に示すように、ロック検出装置２１は、周波数比較回路２２、ロック周波数範囲生成回路２３、分周設定比較回路２４により構成される。
周波数比較回路２２は、可変整数分周器１５からのＰＬＬ分周信号の周波数Ｆｄｉｖとリファレンス信号の周波数Ｆｒｅｆとの周波数差をロック周波数範囲と比較する。そして、周波数差がロック周波数範囲内にある場合に、周波数比較回路２２はロック状態信号を出力する。ロック状態信号は、Ｆｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬ回路１０がロック状態であることを通知する検出結果信号である。一方、周波数差がロック周波数範囲内にない場合に、周波数比較回路２２はアンロック状態信号を出力する。アンロック状態信号は、Ｆｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬ回路１０がアンロック状態であることを通知する検出結果信号である。
なお、ロック周波数範囲は、前述したように、許容される周波数差の範囲であり、許容周波数差範囲に相当する。
本実施の形態では、周波数比較回路２２は、２種類のロック周波数範囲を用いる。１つは、通常のロック周波数範囲であり、もう１つは、拡張されたロック周波数である拡張ロック周波数範囲である。
拡張ロック周波数範囲は、通常の許容周波数差範囲よりも広く、拡張周波数差範囲に相当する。
なお、周波数比較回路２２は、比較出力部に相当する。
なお、ロック周波数範囲は、前述したように、許容される周波数差の範囲であり、許容周波数差範囲に相当する。
本実施の形態では、周波数比較回路２２は、２種類のロック周波数範囲を用いる。１つは、通常のロック周波数範囲であり、もう１つは、拡張されたロック周波数である拡張ロック周波数範囲である。
拡張ロック周波数範囲は、通常の許容周波数差範囲よりも広く、拡張周波数差範囲に相当する。
なお、周波数比較回路２２は、比較出力部に相当する。
ロック周波数範囲生成回路２３は、分周設定比較回路２４から拡張指示がない場合は、通常のロック周波数範囲を生成する。そして、ロック周波数範囲生成回路２３は、生成した通常のロック周波数範囲を周波数比較回路２２に出力する。
一方、分周設定比較回路２４から拡張指示があった場合は、ロック周波数範囲生成回路２３は、拡張ロック周波数範囲を生成する。そして、ロック周波数範囲生成回路２３は、生成した拡張ロック周波数範囲を周波数比較回路２２に出力する。
一方、分周設定比較回路２４から拡張指示があった場合は、ロック周波数範囲生成回路２３は、拡張ロック周波数範囲を生成する。そして、ロック周波数範囲生成回路２３は、生成した拡張ロック周波数範囲を周波数比較回路２２に出力する。
分周設定比較回路２４は、可変整数分周器１５に設定される分周値である整数分周設定を監視し、整数分周設定に起因して周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差が通常のロック周波数範囲から外れる期間である制御対象期間を検出する。
分周設定比較回路２４は、制御対象期間の間は、拡張ロック周波数範囲を生成するよう指示する拡張指示をロック周波数範囲生成回路２３に出力する。
ロック周波数範囲生成回路２３は、前述したように、拡張指示があった場合は、拡張ロック周波数範囲を生成し、生成した拡張ロック周波数範囲を周波数比較回路２２に出力する。
分周設定比較回路２４は、制御対象期間の間は、拡張ロック周波数範囲を生成するよう指示する拡張指示をロック周波数範囲生成回路２３に出力する。
ロック周波数範囲生成回路２３は、前述したように、拡張指示があった場合は、拡張ロック周波数範囲を生成し、生成した拡張ロック周波数範囲を周波数比較回路２２に出力する。
ロック周波数範囲生成回路２３と分周設定比較回路２４は、制御部に相当する。
本実施の形態では、ロック周波数範囲生成回路２３は、制御部として、可変整数分周器１５に設定される分周値を監視し、可変整数分周器１５に設定される分周値に起因して周波数差が許容周波数差範囲から外れる期間である制御対象期間を検出する。また、ロック周波数範囲生成回路２３と分周設定比較回路２４は、制御部として、制御対象期間の間は、周波数差が許容周波数差範囲から外れる場合でも周波数比較回路２２にロック状態信号を出力させる。
本実施の形態では、ロック周波数範囲生成回路２３は、制御部として、可変整数分周器１５に設定される分周値を監視し、可変整数分周器１５に設定される分周値に起因して周波数差が許容周波数差範囲から外れる期間である制御対象期間を検出する。また、ロック周波数範囲生成回路２３と分周設定比較回路２４は、制御部として、制御対象期間の間は、周波数差が許容周波数差範囲から外れる場合でも周波数比較回路２２にロック状態信号を出力させる。
＊＊＊動作の説明＊＊＊
次に、本実施の形態に係るロック検出装置２１の動作例を説明する。
分周設定比較回路２４は、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差が通常のロック周波数範囲内に維持される分周値の範囲を基準分周値範囲（分周設定上限値と分周設定下限値）として記憶している。
分周設定比較回路２４は、可変整数分周器１５に設定される分周値である整数分周設定を通知する信号を受信し、整数分周設定が基準分周値範囲内であるか否かを判定する。
整数分周設定が基準分周値範囲外であれば、分周設定比較回路２４は、当該整数分周設定では、ＰＬＬ分周信号の周波数Ｆｄｉｖがリファレンス信号の周波数Ｆｒｅｆと大きく異なると判定する。つまり、分周設定比較回路２４は、当該整数分周設定が継続している間を制御対象時間として扱う。
そして、分周設定比較回路２４は、制御対象時間の間、拡張指示をロック周波数範囲生成回路２３に出力する。
ロック周波数範囲生成回路２３は、分周設定比較回路２４からの拡張指示がなければ、通常のロック周波数範囲を生成し、生成した通常のロック周波数範囲を周波数比較回路２２に出力する。一方、拡張指示があった場合は、ロック周波数範囲生成回路２３は、拡張ロック周波数範囲を生成し、生成した拡張ロック周波数範囲を周波数比較回路２２に出力する。
周波数比較回路２２は、ロック周波数範囲生成回路２３から出力されるロック周波数範囲と、周波数Ｆｄｉｖとリファレンス信号の周波数Ｆｒｅｆとの周波数差とを比較する。
周波数比較回路２２は、ロック周波数範囲生成回路２３から通常のロック周波数範囲が出力されている間は、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差と、通常のロック周波数範囲とを比較する。また、周波数比較回路２２は、周波数差が通常のロック周波数範囲内であれば、ロック状態信号を出力する。
一方、ロック周波数範囲生成回路２３により拡張ロック周波数範囲が出力されている間は、周波数比較回路２２は、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差と、拡張ロック周波数範囲とを比較する。また、周波数比較回路２２は、周波数差が拡張ロック周波数範囲内であれば、ロック状態信号を出力する。つまり、周波数比較回路２２は、周波数差が通常のロック周波数範囲から外れていても拡張ロック周波数範囲内であれば、ロック状態信号を出力する。
次に、本実施の形態に係るロック検出装置２１の動作例を説明する。
分周設定比較回路２４は、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差が通常のロック周波数範囲内に維持される分周値の範囲を基準分周値範囲（分周設定上限値と分周設定下限値）として記憶している。
分周設定比較回路２４は、可変整数分周器１５に設定される分周値である整数分周設定を通知する信号を受信し、整数分周設定が基準分周値範囲内であるか否かを判定する。
整数分周設定が基準分周値範囲外であれば、分周設定比較回路２４は、当該整数分周設定では、ＰＬＬ分周信号の周波数Ｆｄｉｖがリファレンス信号の周波数Ｆｒｅｆと大きく異なると判定する。つまり、分周設定比較回路２４は、当該整数分周設定が継続している間を制御対象時間として扱う。
そして、分周設定比較回路２４は、制御対象時間の間、拡張指示をロック周波数範囲生成回路２３に出力する。
ロック周波数範囲生成回路２３は、分周設定比較回路２４からの拡張指示がなければ、通常のロック周波数範囲を生成し、生成した通常のロック周波数範囲を周波数比較回路２２に出力する。一方、拡張指示があった場合は、ロック周波数範囲生成回路２３は、拡張ロック周波数範囲を生成し、生成した拡張ロック周波数範囲を周波数比較回路２２に出力する。
周波数比較回路２２は、ロック周波数範囲生成回路２３から出力されるロック周波数範囲と、周波数Ｆｄｉｖとリファレンス信号の周波数Ｆｒｅｆとの周波数差とを比較する。
周波数比較回路２２は、ロック周波数範囲生成回路２３から通常のロック周波数範囲が出力されている間は、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差と、通常のロック周波数範囲とを比較する。また、周波数比較回路２２は、周波数差が通常のロック周波数範囲内であれば、ロック状態信号を出力する。
一方、ロック周波数範囲生成回路２３により拡張ロック周波数範囲が出力されている間は、周波数比較回路２２は、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差と、拡張ロック周波数範囲とを比較する。また、周波数比較回路２２は、周波数差が拡張ロック周波数範囲内であれば、ロック状態信号を出力する。つまり、周波数比較回路２２は、周波数差が通常のロック周波数範囲から外れていても拡張ロック周波数範囲内であれば、ロック状態信号を出力する。
図３は、本実施の形態に係るロック検出装置２１の動作の具体例を示す。
図３の例では、分周設定比較回路２４は、基準分周値範囲として、整数分周設定Ｄｉ＝３、４を記憶している。
整数分周設定Ｄｉが基準分周値範囲内にある間（整数分周設定Ｄｉが３又は４の間）は、分周設定比較回路２４は拡張指示を出力しない。このため、ロック周波数範囲生成回路２３は、通常のロック周波数範囲を周波数比較回路２２に出力する。
周波数比較回路２２は、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差が通常のロック周波数範囲内であれば、ロック状態信号を出力する。
整数分周設定Ｄｉが基準分周値範囲外の間（整数分周設定Ｄｉが２又は５の間）は、分周設定比較回路２４がロック周波数範囲生成回路２３に拡張指示を出力する。このため、ロック周波数範囲生成回路２３は、周波数上限値（Ｆｍａｘ）と周波数下限値（Ｆｍｉｎ）を拡張して、拡張ロック周波数範囲を周波数比較回路２２に出力する。
周波数比較回路２２は、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差が拡張ロック周波数範囲内であれば、ロック状態信号を出力する。
図３に示すようにロック周波数範囲を拡張することで、ＰＬＬ分周信号の周波数Ｆｄｉｖがリファレンス信号の周波数Ｆｒｅｆと大きく異なっても、ロック検出装置２１の検出結果信号がロック状態からアンロック状態に遷移することを防ぐことができる。このため、正確かつ安定したロック検出装置２１の出力を得ることが可能となる。
図３の例では、分周設定比較回路２４は、基準分周値範囲として、整数分周設定Ｄｉ＝３、４を記憶している。
整数分周設定Ｄｉが基準分周値範囲内にある間（整数分周設定Ｄｉが３又は４の間）は、分周設定比較回路２４は拡張指示を出力しない。このため、ロック周波数範囲生成回路２３は、通常のロック周波数範囲を周波数比較回路２２に出力する。
周波数比較回路２２は、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差が通常のロック周波数範囲内であれば、ロック状態信号を出力する。
整数分周設定Ｄｉが基準分周値範囲外の間（整数分周設定Ｄｉが２又は５の間）は、分周設定比較回路２４がロック周波数範囲生成回路２３に拡張指示を出力する。このため、ロック周波数範囲生成回路２３は、周波数上限値（Ｆｍａｘ）と周波数下限値（Ｆｍｉｎ）を拡張して、拡張ロック周波数範囲を周波数比較回路２２に出力する。
周波数比較回路２２は、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差が拡張ロック周波数範囲内であれば、ロック状態信号を出力する。
図３に示すようにロック周波数範囲を拡張することで、ＰＬＬ分周信号の周波数Ｆｄｉｖがリファレンス信号の周波数Ｆｒｅｆと大きく異なっても、ロック検出装置２１の検出結果信号がロック状態からアンロック状態に遷移することを防ぐことができる。このため、正確かつ安定したロック検出装置２１の出力を得ることが可能となる。
＊＊＊実施の形態の効果の説明＊＊＊
このように、本実施の形態によれば、ロック周波数範囲を拡張することにより、可変整数分周器に設定される分周値に起因して分周信号の周波数とリファレンス信号の周波数との周波数差が変動する場合でも、ロック状態信号を正確かつ安定的に出力することができる。
例えば、ＰＬＬ回路を備えた無線通信機器では、ＰＬＬ回路がロック状態になったことが検出された後に通信が行われる。このため、ロック状態をより精度よく検出することができれば、通信性能を向上させることができ、通信エラーの低減や通信時間の短縮化が可能となる。
また、ＰＬＬ回路が正常に動作しているか否かの検査にロック検出装置の検出結果信号が用いられる場合は、ＰＬＬ回路がロック状態にある場合に正確にロック状態信号が出力されるため、ＰＬＬ回路の検査を正確に行うことができる。
このように、本実施の形態によれば、ロック周波数範囲を拡張することにより、可変整数分周器に設定される分周値に起因して分周信号の周波数とリファレンス信号の周波数との周波数差が変動する場合でも、ロック状態信号を正確かつ安定的に出力することができる。
例えば、ＰＬＬ回路を備えた無線通信機器では、ＰＬＬ回路がロック状態になったことが検出された後に通信が行われる。このため、ロック状態をより精度よく検出することができれば、通信性能を向上させることができ、通信エラーの低減や通信時間の短縮化が可能となる。
また、ＰＬＬ回路が正常に動作しているか否かの検査にロック検出装置の検出結果信号が用いられる場合は、ＰＬＬ回路がロック状態にある場合に正確にロック状態信号が出力されるため、ＰＬＬ回路の検査を正確に行うことができる。
実施の形態２．
以下にて、本実施の形態に係るロック検出装置２１を説明する。
以下では、主に、実施の形態１との差異を説明する。
以下で説明していない事項は、実施の形態１と同じである。
以下にて、本実施の形態に係るロック検出装置２１を説明する。
以下では、主に、実施の形態１との差異を説明する。
以下で説明していない事項は、実施の形態１と同じである。
＊＊＊構成の説明＊＊＊
図４は、実施の形態２に係るロック検出装置２１の構成例を示す回路図である。
本実施の形態では、図２に示す構成にラッチ回路２５が追加されている。
本実施の形態では、ロック周波数範囲生成回路２３は、実施の形態１とは異なり、１つのロック周波数範囲のみを生成する。つまり、ロック周波数範囲生成回路２３は、拡張ロック周波数範囲は生成しない。
同様に、周波数比較回路２２においても、実施の形態１とは異なり、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差の比較に用いるロック周波数範囲は１つである。
分周設定比較回路２４は、実施の形態１と同様に、可変整数分周器１５に設定される分周値を監視し、制御対象期間を検出する。しかしながら、本実施の形態では、分周設定比較回路２４は、拡張指示は出力せずに、ラッチ回路２５に切替指示を出力する。切替指示を出力することにより、分周設定比較回路２４は、周波数比較回路２２において周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差がロック周波数範囲外であると判定されてアンロック状態信号が出力されても、ラッチ回路２５からロック状態信号を継続して出力させる。
ラッチ回路２５は、分周設定比較回路２４から切替指示が出力されていなければ、周波数比較回路２２から出力されるロック状態信号を検出結果信号として外部に出力する。分周設定比較回路２４から切替指示が出力された場合は、周波数比較回路２２において周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差が通常のロック周波数範囲外であると判定されてアンロック状態信号が出力されるが、ラッチ回路２５はアンロック状態信号ではなく切替指示の出力前に周波数比較回路２２から出力されていたロック状態信号を出力する。
なお、本実施の形態では、周波数比較回路２２とラッチ回路２５が比較出力部に相当し、分周設定比較回路２４が制御部に相当する。
図４は、実施の形態２に係るロック検出装置２１の構成例を示す回路図である。
本実施の形態では、図２に示す構成にラッチ回路２５が追加されている。
本実施の形態では、ロック周波数範囲生成回路２３は、実施の形態１とは異なり、１つのロック周波数範囲のみを生成する。つまり、ロック周波数範囲生成回路２３は、拡張ロック周波数範囲は生成しない。
同様に、周波数比較回路２２においても、実施の形態１とは異なり、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差の比較に用いるロック周波数範囲は１つである。
分周設定比較回路２４は、実施の形態１と同様に、可変整数分周器１５に設定される分周値を監視し、制御対象期間を検出する。しかしながら、本実施の形態では、分周設定比較回路２４は、拡張指示は出力せずに、ラッチ回路２５に切替指示を出力する。切替指示を出力することにより、分周設定比較回路２４は、周波数比較回路２２において周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差がロック周波数範囲外であると判定されてアンロック状態信号が出力されても、ラッチ回路２５からロック状態信号を継続して出力させる。
ラッチ回路２５は、分周設定比較回路２４から切替指示が出力されていなければ、周波数比較回路２２から出力されるロック状態信号を検出結果信号として外部に出力する。分周設定比較回路２４から切替指示が出力された場合は、周波数比較回路２２において周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差が通常のロック周波数範囲外であると判定されてアンロック状態信号が出力されるが、ラッチ回路２５はアンロック状態信号ではなく切替指示の出力前に周波数比較回路２２から出力されていたロック状態信号を出力する。
なお、本実施の形態では、周波数比較回路２２とラッチ回路２５が比較出力部に相当し、分周設定比較回路２４が制御部に相当する。
＊＊＊動作の説明＊＊＊
図５は、本実施の形態に係るロック検出装置２１の動作の具体例を示す。
図５の例では、分周設定比較回路２４は、基準分周値範囲として、整数分周設定Ｄｉ＝３、４を記憶している。
整数分周設定Ｄｉが基準分周値範囲内にある間（整数分周設定Ｄｉが３又は４の間）は、周波数比較回路２２は、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差がロック周波数範囲内であると判定し、ロック状態信号をラッチ回路２５に出力する。ラッチ回路２５は、ロック状態信号を保持するとともに、ロック状態信号を出力する。
整数分周設定Ｄｉが基準分周値範囲外の間（整数分周設定Ｄｉが２又は５の間）は、分周設定比較回路２４がラッチ回路２５に切替指示を出力する。また、整数分周設定Ｄｉが基準分周値範囲外の間は、周波数比較回路２２は、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差がロック周波数範囲外であると判定し、アンロック状態信号をラッチ回路２５に出力する。ラッチ回路２５は、分周設定比較回路２４からの切替指示に従い、周波数比較回路２２の出力であるアンロック状態信号ではなく、切替指示の出力前に保持したロック状態信号を出力する。
図５に示すように、分周設定比較回路２４から切替指示が出力されている切替指示出力期間では、ＰＬＬ分周信号の周波数Ｆｄｉｖとリファレンス信号の周波数Ｆｒｅとの周波数差がロック周波数範囲外となっているが、ロック検出装置２１からの検出結果信号はロック状態が維持されている。
図５は、本実施の形態に係るロック検出装置２１の動作の具体例を示す。
図５の例では、分周設定比較回路２４は、基準分周値範囲として、整数分周設定Ｄｉ＝３、４を記憶している。
整数分周設定Ｄｉが基準分周値範囲内にある間（整数分周設定Ｄｉが３又は４の間）は、周波数比較回路２２は、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差がロック周波数範囲内であると判定し、ロック状態信号をラッチ回路２５に出力する。ラッチ回路２５は、ロック状態信号を保持するとともに、ロック状態信号を出力する。
整数分周設定Ｄｉが基準分周値範囲外の間（整数分周設定Ｄｉが２又は５の間）は、分周設定比較回路２４がラッチ回路２５に切替指示を出力する。また、整数分周設定Ｄｉが基準分周値範囲外の間は、周波数比較回路２２は、周波数Ｆｄｉｖと周波数Ｆｒｅｆとの周波数差がロック周波数範囲外であると判定し、アンロック状態信号をラッチ回路２５に出力する。ラッチ回路２５は、分周設定比較回路２４からの切替指示に従い、周波数比較回路２２の出力であるアンロック状態信号ではなく、切替指示の出力前に保持したロック状態信号を出力する。
図５に示すように、分周設定比較回路２４から切替指示が出力されている切替指示出力期間では、ＰＬＬ分周信号の周波数Ｆｄｉｖとリファレンス信号の周波数Ｆｒｅとの周波数差がロック周波数範囲外となっているが、ロック検出装置２１からの検出結果信号はロック状態が維持されている。
＊＊＊実施の形態の効果の説明＊＊＊
このように、本実施の形態によれば、ラッチ回路を用いることにより、可変整数分周器に設定される分周値に起因して分周信号の周波数とリファレンス信号の周波数との周波数差が変動する場合でも、ロック状態信号を正確かつ安定的に出力することができる。
このため、実施の形態１と同様の効果を得ることができる。
なお、以上では、ラッチ回路を用いて、制御対象期間にロック状態信号を出力し続ける構成を説明したが、制御対象期間にロック状態信号を出力し続けることが可能であれば、ラッチ回路を用いなくてもよい。
このように、本実施の形態によれば、ラッチ回路を用いることにより、可変整数分周器に設定される分周値に起因して分周信号の周波数とリファレンス信号の周波数との周波数差が変動する場合でも、ロック状態信号を正確かつ安定的に出力することができる。
このため、実施の形態１と同様の効果を得ることができる。
なお、以上では、ラッチ回路を用いて、制御対象期間にロック状態信号を出力し続ける構成を説明したが、制御対象期間にロック状態信号を出力し続けることが可能であれば、ラッチ回路を用いなくてもよい。
実施の形態３．
実施の形態１又は実施の形態２で説明したロック検出装置２１が含まれるＦｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬ回路１０を、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等の半導体装置に搭載するようにしてもよい。
実施の形態１又は実施の形態２で説明したロック検出装置２１が含まれるＦｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬ回路１０を、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等の半導体装置に搭載するようにしてもよい。
＊＊＊付記＊＊＊
本発明の一例を実施の形態１〜３において説明したが、本発明はこれらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない範囲において、実施の形態１〜３の構成を適宜組み合わせたり、その構成に一部変形を加えたり、構成を一部省略することが可能である。
本発明の一例を実施の形態１〜３において説明したが、本発明はこれらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない範囲において、実施の形態１〜３の構成を適宜組み合わせたり、その構成に一部変形を加えたり、構成を一部省略することが可能である。
１０ Ｆｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬ回路、１１ 位相周波数比較器、１２ チャージポンプ、１３ ループフィルタ、１４ ＶＣＯ、１５ 可変整数分周器、１６ ΔΣ変調器、２１ ロック検出装置、２２ 周波数比較回路、２３ ロック周波数範囲生成回路、２４ 分周設定比較回路、２５ ラッチ回路、３０ Ｆｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬ回路、３１ ロック検出装置、３２ ロック周波数範囲生成回路。
Claims (7)
- 周波数シンセサイザの可変整数分周器からの分周信号の周波数と前記周波数シンセサイザへのリファレンス信号の周波数との周波数差を、許容される周波数差の範囲である許容周波数差範囲と比較し、前記周波数差が前記許容周波数差範囲内にある場合に、前記周波数シンセサイザがロック状態であることを通知するロック状態信号を出力する比較出力部と、
前記可変整数分周器に設定される分周値を監視し、前記可変整数分周器に設定される分周値に起因して前記周波数差が前記許容周波数差範囲から外れる期間である制御対象期間を検出し、前記制御対象期間の間は、前記周波数差が前記許容周波数差範囲から外れる場合でも前記比較出力部に前記ロック状態信号を出力させる制御部とを備えるロック検出装置。 - 前記制御部は、
前記周波数差が前記許容周波数差範囲内に維持される分周値の範囲を基準分周値範囲として記憶しており、
前記可変整数分周器に設定される分周値が前記基準分周値範囲から外れる期間を前記制御対象期間として検出する請求項１に記載のロック検出装置。 - 前記制御部は、
前記制御対象期間の間は、前記比較出力部に前記許容周波数差範囲よりも広い範囲である拡張周波数差範囲を設定し、前記比較出力部に前記周波数差と前記拡張周波数差範囲とを比較させ、
前記比較出力部は、
前記制御対象期間の間は、前記周波数差が前記拡張周波数差範囲内にある場合に、前記ロック状態信号を出力する請求項１に記載のロック検出装置。 - 前記制御部は、
前記制御対象期間の間は、前記比較出力部により前記周波数差が前記許容周波数差範囲から外れていると判定された場合でも前記比較出力部に前記ロック状態信号を出力させる請求項１に記載のロック検出装置。 - 前記周波数シンセサイザは、Ｆｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路である請求項１に記載のロック検出装置。
- 請求項１に記載のロック検出装置を備える周波数シンセサイザ。
- 請求項６に記載の周波数シンセサイザを備える半導体装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2015/079459 WO2017068629A1 (ja) | 2015-10-19 | 2015-10-19 | ロック検出装置、周波数シンセサイザ及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2017068629A1 true JPWO2017068629A1 (ja) | 2018-02-01 |
| JP6425828B2 JP6425828B2 (ja) | 2018-11-21 |
Family
ID=58557972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017546295A Expired - Fee Related JP6425828B2 (ja) | 2015-10-19 | 2015-10-19 | ロック検出装置、周波数シンセサイザ及び半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6425828B2 (ja) |
| WO (1) | WO2017068629A1 (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005210629A (ja) * | 2004-01-26 | 2005-08-04 | Sharp Corp | Ｐｌｌ周波数シンセサイザ、半導体集積回路、チューナ、および受信機 |
| US20070164829A1 (en) * | 2006-01-17 | 2007-07-19 | Ko Sang-Soo | Sigma-delta fractional-N PLL with reduced frequency error |
| US20090284318A1 (en) * | 2007-09-17 | 2009-11-19 | Mipsabg Chipidea, Lda. | High speed pll clock multiplier |
| JP2010200064A (ja) * | 2009-02-26 | 2010-09-09 | Fujitsu Semiconductor Ltd | Ｐｌｌ回路、ｐｌｌ回路無線通信機、及びｐｌｌ回路のロック検出方法 |
| US20130285721A1 (en) * | 2012-04-25 | 2013-10-31 | Heiko Koerner | Timing monitor for pll |
| EP2806563A1 (en) * | 2013-05-22 | 2014-11-26 | Asahi Kasei Microdevices Corporation | Phase lock detection in fractional-Q digital PLL |
| CN104426537A (zh) * | 2013-09-06 | 2015-03-18 | 亚德诺半导体集团 | 用于评估控制环中的系统的性能的装置和方法 |
-
2015
- 2015-10-19 JP JP2017546295A patent/JP6425828B2/ja not_active Expired - Fee Related
- 2015-10-19 WO PCT/JP2015/079459 patent/WO2017068629A1/ja active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005210629A (ja) * | 2004-01-26 | 2005-08-04 | Sharp Corp | Ｐｌｌ周波数シンセサイザ、半導体集積回路、チューナ、および受信機 |
| US20070164829A1 (en) * | 2006-01-17 | 2007-07-19 | Ko Sang-Soo | Sigma-delta fractional-N PLL with reduced frequency error |
| US20090284318A1 (en) * | 2007-09-17 | 2009-11-19 | Mipsabg Chipidea, Lda. | High speed pll clock multiplier |
| JP2010200064A (ja) * | 2009-02-26 | 2010-09-09 | Fujitsu Semiconductor Ltd | Ｐｌｌ回路、ｐｌｌ回路無線通信機、及びｐｌｌ回路のロック検出方法 |
| US20130285721A1 (en) * | 2012-04-25 | 2013-10-31 | Heiko Koerner | Timing monitor for pll |
| EP2806563A1 (en) * | 2013-05-22 | 2014-11-26 | Asahi Kasei Microdevices Corporation | Phase lock detection in fractional-Q digital PLL |
| CN104426537A (zh) * | 2013-09-06 | 2015-03-18 | 亚德诺半导体集团 | 用于评估控制环中的系统的性能的装置和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017068629A1 (ja) | 2017-04-27 |
| JP6425828B2 (ja) | 2018-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20140225653A1 (en) | Cascaded pll for reducing low-frequency drift in holdover mode | |
| US7728631B2 (en) | Phase frequency detector with pulse width control circuitry | |
| US9859903B2 (en) | Method and apparatus for fast phase locked loop (PLL) settling with reduced frequency overshoot | |
| JPWO2012127637A1 (ja) | クロック生成回路及びクロック生成回路制御方法 | |
| US6525612B2 (en) | Mode control of PLL circuit | |
| US20170179966A1 (en) | Phase locked loop and associated method for loop gain calibration | |
| EP2797235B1 (en) | Phase-locked loop device with managed transition to random noise operation mode | |
| JP2012005124A (ja) | 位相固定ループ及びその動作方法 | |
| US20060125536A1 (en) | Phase locked loop circuit having deadlock protection circuit and methods of operating same | |
| US11817863B2 (en) | Fractional-n sub-sampling phase locked loop using phase rotator | |
| JP6425828B2 (ja) | ロック検出装置、周波数シンセサイザ及び半導体装置 | |
| JP2012075000A (ja) | 位相同期回路及び無線機 | |
| JP2007166003A (ja) | Ｐｌｌ回路 | |
| EP3624344B1 (en) | Pll circuit | |
| CN107294532B (zh) | 防死锁电路系统和方法 | |
| KR20060090909A (ko) | 듀얼 루프를 가지는 위상동조기 및 그의 제어방법 | |
| WO2020120497A1 (en) | Frequency synthesiser circuits | |
| JP6453541B2 (ja) | クロック生成回路 | |
| JP2015222918A (ja) | フラクショナルｐｌｌ回路 | |
| KR20150076825A (ko) | 위상 고정 루프 및 그 제어 방법 | |
| JP5159424B2 (ja) | Ｐｌｌ位相合わせ回路 | |
| JP2015099970A (ja) | 注入同期発振器 | |
| JP5730666B2 (ja) | Ｐｌｌ回路 | |
| JP6284728B2 (ja) | Ｐｌｌ回路 | |
| US8766685B1 (en) | Phase locked loop circuit and a method in the phase locked loop circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181023 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6425828 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |