JPWO2016178269A1 - Printed wiring board manufacturing method and printed wiring board - Google Patents

Printed wiring board manufacturing method and printed wiring board Download PDF

Info

Publication number
JPWO2016178269A1
JPWO2016178269A1 JP2016506706A JP2016506706A JPWO2016178269A1 JP WO2016178269 A1 JPWO2016178269 A1 JP WO2016178269A1 JP 2016506706 A JP2016506706 A JP 2016506706A JP 2016506706 A JP2016506706 A JP 2016506706A JP WO2016178269 A1 JPWO2016178269 A1 JP WO2016178269A1
Authority
JP
Japan
Prior art keywords
protective film
wiring board
printed wiring
conductor layer
forming step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016506706A
Other languages
Japanese (ja)
Other versions
JP6085393B1 (en
Inventor
満帆 黒須
満帆 黒須
典明 種子
典明 種子
高木 剛
剛 高木
秀吉 瀧井
秀吉 瀧井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Co Ltd
Original Assignee
Meiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Co Ltd filed Critical Meiko Co Ltd
Application granted granted Critical
Publication of JP6085393B1 publication Critical patent/JP6085393B1/en
Publication of JPWO2016178269A1 publication Critical patent/JPWO2016178269A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Abstract

絶縁層(3)の表面上にパターニングされた導体層(4)が積層された構造を備える積層体(2)を準備する準備工程と、前記積層体の表面上であって前記導体層の少なくとも一部を露出して囲む第1印刷領域(17)に、インクジェット方式によって絶縁材料(10)を塗布して第1保護膜(11)を形成する第1保護膜形成工程と、前記第1保護膜の表面及び前記第1保護膜の内側領域で露出する前記積層体の少なくとも一部を被覆する第2印刷領域(19)に、インクジェット方式によって絶縁材料(10)を塗布して第2保護膜(12)を形成する第2保護膜形成工程と、を有し、前記第2保護膜形成工程は、前記第1保護膜形成工程における解像度よりも高い解像度によってインクジェット描画を行うこと。A preparing step of preparing a laminate (2) having a structure in which a patterned conductor layer (4) is laminated on the surface of the insulating layer (3); and at least the conductor layer on the surface of the laminate. A first protective film forming step in which an insulating material (10) is applied to the first printed region (17) partially exposed and surrounded by an ink jet method to form a first protective film (11); and the first protection An insulating material (10) is applied to the second printed region (19) covering at least a part of the laminate exposed at the surface of the film and the inner region of the first protective film by applying an ink-jet method to the second protective film. A second protective film forming step of forming (12), wherein the second protective film forming step performs ink jet drawing with a resolution higher than the resolution in the first protective film forming step.

Description

本発明は、プリント配線基板の製造方法及びこれによって製造されるプリント配線基板に関し、インクジェットプリンターによるソルダーレジストを印刷するものに関する。   The present invention relates to a method for manufacturing a printed wiring board and a printed wiring board manufactured by the method, and more particularly to printing a solder resist by an ink jet printer.

半導体チップ、抵抗、及びコンデンサ等の電子部品を実装するものとしてプリント配線基板が使用されている。当該プリント配線基板の表面には、当該電子部品を実装するための導電性パッドや、当該電子部品と電気的な接続をなすための配線パターンが形成されている。また、当該導電性パッド及び配線パターンの腐食及び損傷を防ぎ、不要な部分に半田等の接合部材が付かないようにする観点から、プリント配線基板の表面であって導電性パッド及び配線パターンが形成されていない領域には、ソルダーレジストからなるコーティング層が形成されている。   A printed wiring board is used for mounting electronic components such as a semiconductor chip, a resistor, and a capacitor. On the surface of the printed wiring board, conductive pads for mounting the electronic component and a wiring pattern for making electrical connection with the electronic component are formed. In addition, from the viewpoint of preventing corrosion and damage to the conductive pad and wiring pattern and preventing bonding parts such as solder from being attached to unnecessary portions, the conductive pad and wiring pattern are formed on the surface of the printed wiring board. A coating layer made of a solder resist is formed in the unfinished area.

プリント配線基板の表面にコーティング層を形成する方法としては、ソルダーレジストを全面に塗布した後に、フォトリソグラフィ技術を用いてパターニングする方法が従来から知られていた。また、他の方法として、当該導電性パッド及び配線パターン以外の領域に開口パターンが形成された印刷版及びスキージを使用するスクリーン印刷方式も知られていた。   As a method of forming a coating layer on the surface of a printed wiring board, a method of patterning using a photolithography technique after applying a solder resist on the entire surface has been conventionally known. As another method, a screen printing method using a printing plate and a squeegee in which an opening pattern is formed in a region other than the conductive pad and the wiring pattern is also known.

しかしながら、上述したフォトリソグラフィ技術を用いる場合、及びスクリーン印刷方式の場合であっても、コーティング層を形成する領域に対応するフォトマスクが必要となるため、多種のプリント配線基板を製造する場合には、その種類に応じたフォトマスクが必要となり、フォトマスクの製造コスト及び保管場所等の問題が生じてしまう。また、当該フォトマスク及びスキージは、消耗部品であるため、メンテナス及び交換等が必要となる点も問題視されていた。このような問題を解決する方法として、特許文献1及び特許文献2には、インクジェット方式によって吐出制御を行うことによってソルダーレジストを印刷する方法が提案されている。そして、インクジェット方式による印刷方法では、所望の画像を使用した一定の解像度で描画を行い、更に同一の画像を用いて再度の描画(すなわち、複数回の塗布)を行うことにより、所望の信頼性を確保できる膜厚のコーティング層を形成している。   However, when using the above-described photolithography technology and the screen printing method, a photomask corresponding to the region where the coating layer is formed is necessary. Therefore, a photomask according to the type is required, and problems such as the manufacturing cost and storage location of the photomask occur. Further, since the photomask and the squeegee are consumable parts, there is a problem that maintenance and replacement are necessary. As a method for solving such a problem, Patent Literature 1 and Patent Literature 2 propose a method of printing a solder resist by performing ejection control by an ink jet method. In the printing method using the ink jet method, drawing is performed at a certain resolution using a desired image, and further drawing is performed using the same image (that is, a plurality of times of application), thereby achieving desired reliability. The coating layer is formed with a film thickness that can ensure the above.

特開2001−332840号公報JP 2001-332840 A 特開2006−114807号公報JP 2006-114807 A

しかしながら、インクジェットヘッドの解像度を超えてより高精細な描画を行う場合には、インクジェットヘッドを副走査方向に複数回移動させ、一定領域中のドット数を増加させる必要があるため、所望の画像を使用した1度の描画における印刷回数が増加することになる。更に、主走査方向の解像度を上げる場合には、印刷速度を小さくする必要があり、タクトタイムを向上することができず、プリント配線基板の生産性が低下することになる。   However, when performing higher definition drawing beyond the resolution of the inkjet head, it is necessary to move the inkjet head multiple times in the sub-scanning direction to increase the number of dots in a certain area, so that a desired image can be obtained. The number of printings in one used drawing increases. Further, when the resolution in the main scanning direction is increased, it is necessary to reduce the printing speed, the tact time cannot be improved, and the productivity of the printed wiring board is lowered.

一方、解像度を下げて印刷を行うと、ドット間の隙間が広くなり十分な膜厚を確保することができず、プリント配線基板としての十分な信頼性を得ることが困難となる。また、必要な膜厚を確保しようとすると、所望の画像を使用した描画の回数が増加することになるため、印刷形状の再現が困難となり、各描画の位置ずれにともなってコーティング層自体の形状の安定性を確保することが困難になる。   On the other hand, when printing is performed at a reduced resolution, the gaps between the dots are widened and a sufficient film thickness cannot be ensured, making it difficult to obtain sufficient reliability as a printed wiring board. In addition, if the required film thickness is to be secured, the number of times of drawing using a desired image will increase, making it difficult to reproduce the printed shape, and the shape of the coating layer itself with each drawing misalignment. It becomes difficult to ensure the stability.

本発明はこのような課題に鑑みてなされたものであり、その目的とするところは、タクトタイムの向上を図りつつもコーティング層自体の形状の安定性を確保することができるプリント配線基板の製造方法、及び形状の安定性が高いコーティング層を備える低コストのプリント配線基板を提供することにある。   The present invention has been made in view of such problems, and the object of the present invention is to produce a printed wiring board capable of ensuring the stability of the shape of the coating layer itself while improving the tact time. A method and a low-cost printed wiring board provided with a coating layer having high shape stability.

上記目的を達成するため、本発明のプリント配線基板の製造方法は、絶縁層の表面上にパターニングされた導体層が積層された構造を備える積層体を準備する準備工程と、前記積層体の表面上であって前記導体層の少なくともう一部を露出して囲む第1印刷領域に、インクジェット方式によって絶縁材料を塗布して第1保護膜を形成する第1保護膜形成工程と、前記第1保護膜の表面及び前記第1保護膜の内側領域で露出する前記積層体の少なくとも一部を被覆する第2印刷領域に、インクジェット方式によって絶縁材料を塗布して第2保護膜を形成する第2保護膜形成工程と、を有し、前記第2保護膜形成工程は、前記第1保護膜形成工程における解像度よりも高い解像度によってインクジェット描画を行うことである。   In order to achieve the above object, a method for manufacturing a printed wiring board according to the present invention includes a preparation step of preparing a laminate including a structure in which a patterned conductor layer is laminated on a surface of an insulating layer, and a surface of the laminate. A first protective film forming step for forming a first protective film by applying an insulating material to the first printed region on the top and exposing at least a part of the conductive layer by an inkjet method; and A second protective film is formed by applying an insulating material to the second printed region covering at least a part of the laminate exposed at the surface of the protective film and the inner region of the first protective film by an inkjet method. A protective film forming step, wherein the second protective film forming step is to perform ink jet drawing with a resolution higher than the resolution in the first protective film forming step.

上記目的を達成するため、本発明のプリント配線基板は、絶縁層及び前記絶縁層の表面上にパターニングされた導体層を積層した積層構造を備える積層体と、前記積層体の表面上であって前記導体層の少なくともう一部を露出して囲むように形成されたコーティング層と、を有し、前記コーティング層は、前記積層体の表面上であって前記導体層の少なくともう一部を露出して囲む第1保護膜、並びに前記第1保護膜及び前記第1保護膜の内側領域で露出する前記積層体の少なくとも一部を被覆する第2保護膜を少なくとも備えることである。   In order to achieve the above object, a printed wiring board according to the present invention includes a laminated body having a laminated structure in which an insulating layer and a conductor layer patterned on the surface of the insulating layer are laminated, and a surface of the laminated body. A coating layer formed so as to expose and surround at least a part of the conductor layer, and the coating layer is on the surface of the laminate and exposes at least a part of the conductor layer. And a first protective film that surrounds the first protective film, and a second protective film that covers at least a part of the stacked body exposed in the first protective film and an inner region of the first protective film.

本発明により、タクトタイムの向上を図りつつもコーティング層自体の形状の安定性を確保することができるプリント配線基板の製造方法、及び形状の安定性が高いコーティング層を備える低コストのプリント配線基板を提供することができる。   INDUSTRIAL APPLICABILITY According to the present invention, a printed wiring board manufacturing method capable of ensuring the stability of the shape of the coating layer itself while improving the tact time, and a low-cost printed wiring board having a coating layer having a high shape stability. Can be provided.

本発明の実施例に係るプリント配線基板を構成する積層体の正面図である。It is a front view of the laminated body which comprises the printed wiring board which concerns on the Example of this invention. 図1の線II−IIに沿ったプリント配線基板を構成する積層体の断面図である。It is sectional drawing of the laminated body which comprises the printed wiring board along line II-II of FIG. 図2と同様にして示す、実施例に係るプリント配線基板の製造工程における断面図である。It is sectional drawing in the manufacturing process of the printed wiring board based on an Example shown similarly to FIG. 本発明の実施例に係るプリント配線基板の製造工程における概略正面図である。It is a schematic front view in the manufacturing process of the printed wiring board which concerns on the Example of this invention. 本発明の実施例に係るプリント配線基板の製造工程における概略正面図である。It is a schematic front view in the manufacturing process of the printed wiring board which concerns on the Example of this invention. 図2と同様にして示す、実施例に係るプリント配線基板の製造工程における断面図である。It is sectional drawing in the manufacturing process of the printed wiring board based on an Example shown similarly to FIG. 本発明の実施例に係るプリント配線基板の製造工程における概略正面図である。It is a schematic front view in the manufacturing process of the printed wiring board which concerns on the Example of this invention. 本発明の実施例に係るプリント配線基板の製造工程における概略正面図である。It is a schematic front view in the manufacturing process of the printed wiring board which concerns on the Example of this invention. 図2と同様にして示す、実施例に係るプリント配線基板の製造工程における断面図である。It is sectional drawing in the manufacturing process of the printed wiring board based on an Example shown similarly to FIG. 図2と同様にして示す、変形例に係るプリント配線基板の製造工程における断面図である。It is sectional drawing in the manufacturing process of the printed wiring board based on a modification shown similarly to FIG.

以下、図面を参照し、本発明の実施の形態について、実施例に基づき詳細に説明する。なお、本発明は以下に説明する内容に限定されるものではなく、その要旨を変更しない範囲において任意に変更して実施することが可能である。また、実施例の説明に用いる図面は、いずれも本発明によるプリント配線基板及びその構成部材を模式的に示すものであって、理解を深めるべく部分的な強調、拡大、縮小、または省略などを行っており、プリント配線基板及びその構成部材の縮尺や形状等を正確に表すものとはなっていない場合がある。更に、実施例で用いる様々な数値は、一例を示す場合もあり、必要に応じて様々に変更することが可能である。   Embodiments of the present invention will be described below in detail with reference to the drawings. In addition, this invention is not limited to the content demonstrated below, In the range which does not change the summary, it can change arbitrarily and can implement. The drawings used to describe the embodiments schematically show the printed wiring board and its constituent members according to the present invention, and are partially emphasized, enlarged, reduced, omitted, etc., for better understanding. In some cases, it does not accurately represent the scale and shape of the printed wiring board and its constituent members. Furthermore, various numerical values used in the embodiments may be examples, and can be changed variously as necessary.

<実施例>
以下において、本発明の実施例に係るプリント配線基板の製造工程を図1乃至図8を参照しつつ、詳細に説明する。ここで、図1は、本実施例に係るプリント配線基板を構成する積層体の正面図である。また、図2は図1における線II-IIに沿った積層体の断面図である。更に、図3、図6、及び図9は、図2と同様にして示す、プリント配線基板の製造工程における断面図である。そして、図4、図5、図7、及び図8は、本実施例に係るプリント配線基板の製造工程における概略正面図である。
<Example>
Hereinafter, the manufacturing process of the printed wiring board according to the embodiment of the present invention will be described in detail with reference to FIGS. Here, FIG. 1 is a front view of the laminate constituting the printed wiring board according to the present embodiment. 2 is a cross-sectional view of the laminate taken along line II-II in FIG. 3, 6, and 9 are cross-sectional views in the manufacturing process of the printed wiring board shown in the same manner as FIG. 2. 4, FIG. 5, FIG. 7, and FIG. 8 are schematic front views in the manufacturing process of the printed wiring board according to the present embodiment.

先ず、図1及び図2に示すように、本実施例に係るプリント配線基板1の構成部材である積層体2を準備する(準備工程)。本実施例においては、積層体2として、絶縁層3、及び絶縁層3の第1表面3a上に形成された導体層4が積層された構造を備える基材を想定した。ここで、導体層4には、プリント配線基板1に実装されることになる半導体チップ、抵抗、及びコンデンサ等の電子部品の接続端子に対応したパターニング、又は所望の電気的な配線を形成するパターニングが施されている。   First, as shown in FIG.1 and FIG.2, the laminated body 2 which is a structural member of the printed wiring board 1 which concerns on a present Example is prepared (preparation process). In this example, a base material provided with a structure in which the insulating layer 3 and the conductor layer 4 formed on the first surface 3a of the insulating layer 3 are stacked as the stacked body 2 was assumed. Here, patterning corresponding to connection terminals of electronic components such as a semiconductor chip, a resistor, and a capacitor to be mounted on the printed wiring board 1 or patterning for forming a desired electrical wiring is formed on the conductor layer 4. Is given.

なお、図1及び図2においては、本発明の特徴の理解をしやすくすること及び説明の便宜上のため、パッド状の1つの導体層4のみが記載されているが、一般的なプリント配線基板においては、複数のパッド及び複数の配線パターンが形成されることになる。また、積層体2も、同様の理由により、1つの絶縁層3及び1つの導体層4から構成されている場合が想定されているが、一般的なプリント配線基板においては、複数の絶縁層、及び内部配線となる複数の導体層を積層し、ビアホール及びスルーホール等が形成されることになる。   In FIGS. 1 and 2, only one pad-like conductor layer 4 is shown for easy understanding of the features of the present invention and for convenience of explanation. In this case, a plurality of pads and a plurality of wiring patterns are formed. In addition, for the same reason, the laminated body 2 is assumed to be composed of one insulating layer 3 and one conductor layer 4, but in a general printed wiring board, a plurality of insulating layers, In addition, a plurality of conductor layers serving as internal wirings are stacked to form via holes, through holes, and the like.

次に、絶縁材料であるソルダーレジスト10を塗布するための塗布装置を用いて、インクジェット方式によるインクジェット描画を行い、後述する第1保護膜11及び第2保護膜12からなるコーティング層13を形成する。本実施例において、図3に示すように、当該塗布装置は、インクジェットヘッド14、及び紫外線光源15からなる印刷ヘッド16を備えている。このような印刷ヘッド16の構成から、印刷ヘッド16を主走査方向Xに移動してソルダーレジスト10の塗布を行うと、当該塗布の直後に紫外線照射を行うことができる。すなわち、印刷ヘッド16の主走査方向Xへの1回の移動により、ソルダーレジスト10の塗布及び硬化を行うことができる。また、本実施例におけるインクジェットヘッド14の解像度は、360dpiであるが、当該解像度は適宜変更することができる。   Next, using a coating apparatus for applying a solder resist 10 that is an insulating material, ink jet drawing is performed by an ink jet method to form a coating layer 13 composed of a first protective film 11 and a second protective film 12 described later. . In this embodiment, as shown in FIG. 3, the coating apparatus includes a print head 16 including an inkjet head 14 and an ultraviolet light source 15. From such a configuration of the print head 16, when the print head 16 is moved in the main scanning direction X and the solder resist 10 is applied, ultraviolet irradiation can be performed immediately after the application. That is, the solder resist 10 can be applied and cured by one movement of the print head 16 in the main scanning direction X. In addition, the resolution of the inkjet head 14 in this embodiment is 360 dpi, but the resolution can be changed as appropriate.

具体的なコーティング層13の形成工程として、先ず、積層体2の表面上であって導体層4の少なくとも一部を露出して囲むように、インクジェット方式によってソルダーレジスト10を塗布する。特に、本実施例においては、絶縁層3の第1表面3a上であって、導体層4の形成領域を離間して囲むようにソルダーレジスト10を塗布する。本実施例におけるソルダーレジスト10を塗布すべき領域は、図4においてドットを付して示す第1印刷領域17となる。すなわち、ソルダーレジスト10は、絶縁層3の第1表面3aの全面を覆うことなく、導体層4の周辺部分を露出するように塗布されることになる。換言すると、第1印刷領域17は、導体層4よりも大きい寸法の開口部を備えることになる。   As a specific step of forming the coating layer 13, first, the solder resist 10 is applied by an inkjet method so as to expose and surround at least a part of the conductor layer 4 on the surface of the multilayer body 2. In particular, in this embodiment, the solder resist 10 is applied on the first surface 3a of the insulating layer 3 so as to surround and surround the formation region of the conductor layer 4. The area to which the solder resist 10 is to be applied in the present embodiment is the first printing area 17 shown with dots in FIG. That is, the solder resist 10 is applied so as to expose the peripheral portion of the conductor layer 4 without covering the entire surface of the first surface 3 a of the insulating layer 3. In other words, the first printing region 17 includes an opening having a size larger than that of the conductor layer 4.

ここで、第1印刷領域17の内縁17aから導体層4の側面4aまでの離間距離Aは、10μm以上が好ましく、本実施例では100μmとした。また、当該離間距離は、後述する第2保護膜12の形成時のドットピッチの1倍以上20倍以下としてもよい。   Here, the separation distance A from the inner edge 17a of the first printing region 17 to the side surface 4a of the conductor layer 4 is preferably 10 μm or more, and is set to 100 μm in this embodiment. Moreover, the said separation distance is good also as 1 times or more and 20 times or less of the dot pitch at the time of formation of the 2nd protective film 12 mentioned later.

本実施例において、第1印刷領域17に係るソルダーレジスト10の塗布は、720dpiの解像度でインクジェット描画を行うことによってなされる。ここで、インクジェットヘッド14の解像度が360dpiであるため、図5において破線で囲まれたブロック領域18に対して、主走査方向Xにおいて連続してソルダーレジスト10の塗布(すなわち、ドットを形成)し、且つ副走査方向Yにおいて1ブロック置きにソルダーレジスト10を塗布する1回の走査を、副走査方向Yにずらして繰り返すことになる。これにより、第1印刷領域17内の全てのブロック領域18にソルダーレジスト10を塗布してドットを形成するため、720dpiの解像度が実現されることになる。ここで、図5に示すブロック領域18は、インクジェット描画の解像度を模式的に示すための領域であり、1つのブロック領域18が720dpiの解像度に対応している。   In this embodiment, the solder resist 10 is applied to the first printing region 17 by performing ink jet drawing at a resolution of 720 dpi. Here, since the resolution of the inkjet head 14 is 360 dpi, the solder resist 10 is continuously applied in the main scanning direction X (that is, dots are formed) to the block region 18 surrounded by a broken line in FIG. In addition, one scan in which the solder resist 10 is applied every other block in the sub-scanning direction Y is repeated while being shifted in the sub-scanning direction Y. Thereby, since the solder resist 10 is applied to all the block areas 18 in the first printing area 17 to form dots, a resolution of 720 dpi is realized. Here, the block area 18 shown in FIG. 5 is an area for schematically indicating the resolution of ink jet drawing, and one block area 18 corresponds to a resolution of 720 dpi.

より具体的には、副走査方向Yにおけるインクジェットノズルを2つとした場合に、第1走査として印刷ヘッド16を図5の矢印Bの方向に移動させつつ、ソルダーレジスト10の塗布及び硬化を行う。この際、図5のブロック領域18に対して、2行同時(第1行目及び第3行目)にソルダーレジスト10の塗布及び硬化が行われる。また、主走査方向Xへの移動速度は、矢印Bの方向への1回の走査により、1行目及び3行目の全てのブロック領域18にソルダーレジスト10の塗布が行えるように制御される。第1走査が完了すると、印刷ヘッド16の向きを180°回転させ、更に副走査方向Yに1つのブロック領域18だけ移動させる。そして、第2走査として印刷ヘッド16を図5の矢印Cの方向に移動させつつ、2行同時(第2行目及び第4行目)にソルダーレジスト10の塗布及び硬化を行う。このような印刷ヘッド16の主走査方向X及び副走査方向Yの移動によるソルダーレジスト10の印刷を第1印刷領域17全体で行うことにより、低い解像度のインクジェットヘッド14を利用してより高い解像度のインクジェット描画を実現することができる。   More specifically, when the number of inkjet nozzles in the sub-scanning direction Y is two, the solder resist 10 is applied and cured while moving the print head 16 in the direction of arrow B in FIG. 5 as the first scan. At this time, the solder resist 10 is applied and cured on the block region 18 of FIG. 5 simultaneously in two rows (first row and third row). Further, the moving speed in the main scanning direction X is controlled so that the solder resist 10 can be applied to all the block regions 18 in the first and third rows by a single scan in the direction of arrow B. . When the first scan is completed, the direction of the print head 16 is rotated by 180 °, and further moved by one block region 18 in the sub-scanning direction Y. Then, as the second scan, the solder head 10 is applied and cured simultaneously in two rows (second row and fourth row) while moving the print head 16 in the direction of arrow C in FIG. By performing the printing of the solder resist 10 by the movement of the print head 16 in the main scanning direction X and the sub-scanning direction Y in the entire first printing region 17, a higher resolution can be obtained by using the lower resolution inkjet head 14. Inkjet drawing can be realized.

なお、図5の説明においては、説明の便宜上のために、副走査方向Yにおけるインクジェットノズルを2つとしたが、生産性向上の観点から、実際のインジェットノズルの数量はより多くすることが望ましい。また、インジェットノズルの数量が増加しても、上述したインクジェット描画の方法に変更はない。   In the description of FIG. 5, for convenience of explanation, two inkjet nozzles in the sub-scanning direction Y are used. However, from the viewpoint of improving productivity, it is desirable to increase the actual number of inject nozzles. . Even if the number of inject nozzles is increased, there is no change in the above-described ink jet drawing method.

そして、上記第1印刷領域17に係るインクジェット描画は、第1保護膜11の描画形状の安定性よりも、タクトタイムの低下を図ることに重点が置かれている。これは、第1保護膜11の描画形状が、コーティング層13の描画形状に影響を与えることがないためである。この理由は、追って詳細に説明する。   In the ink jet drawing related to the first print region 17, emphasis is placed on reducing the tact time rather than the stability of the drawing shape of the first protective film 11. This is because the drawing shape of the first protective film 11 does not affect the drawing shape of the coating layer 13. The reason for this will be described in detail later.

なお、上述した印刷方法は一例に過ぎず、塗布装置の構造に応じて適宜変更することができる。例えば、インクジェットヘッド14を回転することができない場合には、第1走査完了後にインクジェットヘッド14を移動させ、第1走査方向と同一の方向に設定された方向に向けて第2走査を行ってもよい。また、インクジェットヘッド14の解像度、及び実際に行う描画に要求される解像度に応じて、上述した重複度合を適宜変更することになる。更に、マルチドロップ手法によって、各インクジェット描画におけるソルダーレジスト10の塗布量を増加させてもよい。   Note that the printing method described above is merely an example, and can be changed as appropriate according to the structure of the coating apparatus. For example, if the inkjet head 14 cannot be rotated, the inkjet head 14 may be moved after the first scan is completed, and the second scan may be performed in a direction set in the same direction as the first scan direction. Good. Further, the above-described overlap degree is appropriately changed according to the resolution of the inkjet head 14 and the resolution required for the actual drawing. Furthermore, you may increase the application quantity of the soldering resist 10 in each inkjet drawing with a multidrop method.

上述したインクジェット描画である第1保護膜形成工程を行うと、図6に示すように、絶縁層3の第1表面3a上において導体層4の形成領域を離間して囲むように、第1保護膜11が形成される。ここで、第1保護膜11と導体層4との離間距離Dは、第1印刷領域17の内縁17aから導体層4の側面4aまでの離間距離Aに相当するため、本実施例においては100μmとなる。   When the first protective film forming step, which is the ink jet drawing described above, is performed, the first protection is performed so as to surround the formation region of the conductor layer 4 on the first surface 3a of the insulating layer 3 as shown in FIG. A film 11 is formed. Here, the separation distance D between the first protective film 11 and the conductor layer 4 corresponds to the separation distance A from the inner edge 17a of the first printing region 17 to the side surface 4a of the conductor layer 4, and is 100 μm in this embodiment. It becomes.

具体的なコーティング層13の形成工程として、次に、第1保護膜11の第1表面11a、及び第1保護膜11の内側領域で露出する積層体2の少なくとも一部を被覆するように、インクジェット方式によってソルダーレジスト10を塗布する。特に、本実施例においては、第1保護膜11の第1表面11a、及び第1保護膜11の内側領域で露出する絶縁層3第1表面3aの一部を被覆するように、ソルダーレジスト10を塗布する。ここで、使用されるソルダーレジスト10は、第1保護膜11を形成する際に使用されたものと同一のものを使用し、印刷ヘッド16も同一のものを使用する。これは、後述するコーティング層13の強度等の信頼性を確保し、製造工程の簡素化及び短縮化を図るためである。   As a specific step of forming the coating layer 13, the first surface 11 a of the first protective film 11 and at least a part of the laminate 2 exposed in the inner region of the first protective film 11 are then covered. The solder resist 10 is applied by an inkjet method. In particular, in this embodiment, the solder resist 10 is formed so as to cover the first surface 11a of the first protective film 11 and a part of the first surface 3a of the insulating layer 3 exposed in the inner region of the first protective film 11. Apply. Here, the solder resist 10 used is the same as that used when forming the first protective film 11, and the print head 16 is also the same. This is to ensure reliability such as the strength of the coating layer 13 described later, and to simplify and shorten the manufacturing process.

そして、本実施例におけるソルダーレジスト10を塗布すべき領域は、図7においてドットを付して示す第2印刷領域19となる。すなわち、ソルダーレジスト10は、第1保護膜11を完全に被覆し、絶縁層3の露出した第1表面3aを覆うことなく、導体層4の周辺部分を露出するように塗布されることになる。換言すると、第2印刷領域19は、導体層4よりも大きく、且つ、上述した第1印刷領域17の開口部よりも小さい寸法の開口部を備えることになる。   And the area | region which should apply | coat the soldering resist 10 in a present Example becomes the 2nd printing area | region 19 which attaches | subjects a dot in FIG. That is, the solder resist 10 is applied so as to completely cover the first protective film 11 and to expose the peripheral portion of the conductor layer 4 without covering the exposed first surface 3a of the insulating layer 3. . In other words, the second printing area 19 is provided with an opening that is larger than the conductor layer 4 and smaller in size than the opening of the first printing area 17 described above.

ここで、第2印刷領域19は、第1保護膜11の内側面11bから10μm以上、更に内側(すなわち、導体層4により近い領域)まで設定されていることが好ましく、本実施例では40μmとした。   Here, it is preferable that the second printing region 19 is set to 10 μm or more from the inner side surface 11b of the first protective film 11 and further to the inner side (that is, the region closer to the conductor layer 4). did.

本実施例において、第2印刷領域19に係るソルダーレジスト10の塗布は、1440dpiの解像度でインクジェット描画を行うことによってなされる。ここで、インクジェットヘッド14の解像度が360dpiであるため、図8において破線で囲まれたブロック領域20に対して、主走査方向Xにおいて連続してソルダーレジスト10を塗布し、且つ副走査方向Yにおいて3ブロック置きにソルダーレジスト10を塗布する1回の走査を、副走査方向Yにずらして繰り返すことになる。これにより、第2印刷領域19内の全てのブロック領域20にソルダーレジスト10を塗布してドットを形成するため、1440dpiの解像度が実現されることになる。ここで、図8に示すブロック領域20は、インクジェット描画の解像度を模式的に示すための領域であり、1つのブロック領域20が1440dpiの解像度に対応している。   In the present embodiment, the application of the solder resist 10 relating to the second printing region 19 is performed by performing ink jet drawing at a resolution of 1440 dpi. Here, since the resolution of the inkjet head 14 is 360 dpi, the solder resist 10 is continuously applied in the main scanning direction X to the block region 20 surrounded by the broken line in FIG. One scan in which the solder resist 10 is applied every three blocks is repeated while being shifted in the sub-scanning direction Y. Thereby, since the solder resist 10 is applied to all the block areas 20 in the second printing area 19 to form dots, a resolution of 1440 dpi is realized. Here, the block area 20 shown in FIG. 8 is an area for schematically showing the resolution of ink jet drawing, and one block area 20 corresponds to a resolution of 1440 dpi.

すなわち、第2印刷領域19を描画する際には、第1印刷領域17を描画するときよりも高い解像度により、インクジェット描画を行うことになる。従って、第2印刷領域19についてインクジェット描画を行う際は、第1印刷領域17についてインクジェット描画と同一のインクジェットヘッド14を使用しているが、実質的にはそのドットピッチは小さくなっていることになる。本実施例においては、第1印刷領域17の描画におけるドットピッチは約0.035mmであり、第2印刷領域19の描画におけるドットピッチは約0.0175mmとなる。   That is, when the second print area 19 is drawn, ink jet drawing is performed with a higher resolution than when the first print area 17 is drawn. Therefore, when performing ink-jet drawing for the second print region 19, the same ink-jet head 14 as that for ink-jet drawing is used for the first print region 17, but the dot pitch is substantially reduced. Become. In the present embodiment, the dot pitch for drawing the first print area 17 is about 0.035 mm, and the dot pitch for drawing the second print area 19 is about 0.0175 mm.

より具体的には、副走査方向Yにおけるインクジェットノズルを2つとした場合に、第1走査として印刷ヘッド16を図8の矢印Eの方向に移動させつつ、ソルダーレジスト10の塗布及び硬化を行う。この際、図8のブロック領域20に対して、2行同時(第1行目及び第5行目)にソルダーレジスト10の塗布及び硬化が行われる。また、主走査方向への移動速度は、矢印Eの方向への1回の走査により、1行目及び5行目の全てのブロック領域20にソルダーレジスト10の塗布が行えるように制御される。すなわち、本実施例において、第2印刷領域19をインクジェット描画する場合は、第1印刷領域17をインクジェット描画する場合と比較して、主走査方向の移動速度が0.5倍となる。   More specifically, when there are two inkjet nozzles in the sub-scanning direction Y, the solder resist 10 is applied and cured while moving the print head 16 in the direction of arrow E in FIG. 8 as the first scan. At this time, the solder resist 10 is applied and cured on the block region 20 of FIG. 8 simultaneously in two rows (first row and fifth row). The moving speed in the main scanning direction is controlled so that the solder resist 10 can be applied to all the block regions 20 in the first row and the fifth row by one scan in the direction of arrow E. That is, in the present embodiment, when the second printing area 19 is drawn by inkjet, the moving speed in the main scanning direction is 0.5 times that of the case where the first printing area 17 is drawn by inkjet.

第1走査が完了すると、印刷ヘッド16の向きを180°回転させ、更に副走査方向Yに1つのブロック領域20だけ移動させる。そして、第2走査として印刷ヘッド16を図8の矢印Fの方向に移動させつつ、2行同時(第2行目及び第6行目)にソルダーレジスト10の塗布及び硬化を行う。このような印刷ヘッド16の主走査方向X及び副走査方向Yの移動によるソルダーレジスト10の印刷を第2印刷領域19全体で行うことにより、低い解像度のインクジェットヘッド14を利用してより高い解像度のインクジェット描画を実現することができる。特に、本実施例においては、第1印刷領域17におけるインクジェット描画よりも印刷回数(すなわち、副走査方向Yへの移動回数)を増やしているため、第1印刷領域17よりも高い解像度でのインクジェット描画が実現できる。   When the first scan is completed, the direction of the print head 16 is rotated by 180 °, and further moved by one block region 20 in the sub-scanning direction Y. Then, as the second scan, the solder head 10 is applied and cured simultaneously in two rows (second row and sixth row) while moving the print head 16 in the direction of arrow F in FIG. By performing the printing of the solder resist 10 by the movement of the print head 16 in the main scanning direction X and the sub-scanning direction Y in the entire second print area 19, a higher resolution can be obtained using the low resolution inkjet head 14. Inkjet drawing can be realized. In particular, in the present embodiment, the number of times of printing (that is, the number of times of movement in the sub-scanning direction Y) is increased as compared with the ink-jet drawing in the first print region 17, so Drawing can be realized.

そして、上記第2印刷領域19に係るインクジェット描画は、タクトタイムの低下よりも、第2保護膜12の描画形状の安定性を図ることに重点が置かれている。これは、第2保護膜12の描画形状が、コーティング層13の描画形状に大きな影響を与えるためである。この理由は、追って詳細に説明する。   In the ink jet drawing related to the second print region 19, the emphasis is placed on the stability of the drawing shape of the second protective film 12 rather than the reduction of the tact time. This is because the drawing shape of the second protective film 12 greatly affects the drawing shape of the coating layer 13. The reason for this will be described in detail later.

なお、上述した印刷方法は一例に過ぎず、塗布装置の構造に応じて適宜変更することができる。   Note that the printing method described above is merely an example, and can be changed as appropriate according to the structure of the coating apparatus.

上述したインクジェット描画である第2保護膜形成工程を行うと、図9に示すように、第1保護膜11の第1表面11a上及び第1保護膜11の内側領域で露出する絶縁層3の一部分を被覆するように、第2保護膜12が形成される。ここで、第2保護膜12が第1保護膜11の内側面11bを超えて内側領域に形成されている寸法Gは、上述した第2印刷領域19の設定に起因し、本実施例では40μmとなる。   When the second protective film forming process, which is the ink jet drawing described above, is performed, the insulating layer 3 exposed on the first surface 11a of the first protective film 11 and in the inner region of the first protective film 11 as shown in FIG. The second protective film 12 is formed so as to cover a part. Here, the dimension G in which the second protective film 12 is formed in the inner region beyond the inner side surface 11b of the first protective film 11 is caused by the setting of the second print region 19 described above, and is 40 μm in this embodiment. It becomes.

そして、上述した第1保護膜形成工程及び第2保護膜形成工程を経て、コーティング層13が形成され、プリント配線基板1の製造工程が終了することになる。図9からわかるように、本実施例に係るプリント配線基板1においては、第1保護膜11の側面全体が第2保護膜により被覆され、コーティング層13によって導体層4の周囲の保護が図られることになる。また、本実施例において、第1保護膜11の膜厚は、第2保護膜12の膜厚よりも小さくなり、第1保護膜11の形状がコーティング層13自体の形状に影響を及ぼす可能性が低減されている。なお、マルチドロップ手法によって、第1保護膜11のインクジェット描画におけるソルダーレジスト10の塗布量を増加することで、第1保護膜11の膜厚を第2保護膜12の膜厚よりも大きくしてもよい。   And the coating layer 13 is formed through the 1st protective film formation process and 2nd protective film formation process which were mentioned above, and the manufacturing process of the printed wiring board 1 is complete | finished. As can be seen from FIG. 9, in the printed wiring board 1 according to this example, the entire side surface of the first protective film 11 is covered with the second protective film, and the periphery of the conductor layer 4 is protected by the coating layer 13. It will be. In the present embodiment, the thickness of the first protective film 11 is smaller than the thickness of the second protective film 12, and the shape of the first protective film 11 may affect the shape of the coating layer 13 itself. Has been reduced. In addition, the film thickness of the 1st protective film 11 is made larger than the film thickness of the 2nd protective film 12 by increasing the application quantity of the soldering resist 10 in the inkjet drawing of the 1st protective film 11 by the multidrop method. Also good.

本実施例においては、比較的に低い解像度で第1保護膜11を先ず形成するため、コーティング層13の形成初期のタクトタイムを短縮することができる。また、第2印刷領域19が第1印刷領域17を覆うようにインクジェット描画の設定がなされているため、第1保護膜11の描画形状が、コーティング層13自体の描画形状に影響を与えることがなくなる。更に、比較的に高い解像度で第1保護膜11を被覆させつつ第2保護膜12を形成するため、コーティング13層自体の描画形状を第2保護膜12の描画形状に依存させて、安定した描画形状を実現することができる。   In this embodiment, since the first protective film 11 is first formed with a relatively low resolution, the tact time at the initial stage of forming the coating layer 13 can be shortened. Further, since the ink-jet drawing is set so that the second printing region 19 covers the first printing region 17, the drawing shape of the first protective film 11 may affect the drawing shape of the coating layer 13 itself. Disappear. Furthermore, since the second protective film 12 is formed while covering the first protective film 11 with a relatively high resolution, the drawing shape of the coating 13 layer itself depends on the drawing shape of the second protective film 12 and is stable. A drawing shape can be realized.

従って、本実施例においては、低解像度のインクジェット描画のデメリットである描画形状の不安定性を高解像度のインクジェット描画により解消し、高解像度のインクジェット描画のデメリットであるタクトタイムの低下を低解像度のインクジェット描画のタイムタクトによって補うことができる。すなわち、本実施例においては、タクトタイムの向上を図りつつもコーティング層自体の形状の安定性を確保する製造方法を実現することができ、更には形状の安定性が高いコーティング層を備える低コストのプリント配線基板1を提供することができる。   Therefore, in this embodiment, the instability of the drawing shape, which is a demerit of low-resolution ink-jet drawing, is resolved by high-resolution ink-jet drawing, and the decrease in tact time, which is a demerit of high-resolution ink-jet drawing, is reduced. This can be compensated by the drawing time tact. That is, in this embodiment, it is possible to realize a manufacturing method that ensures the stability of the shape of the coating layer itself while improving the tact time, and further, a low cost including a coating layer having a high shape stability. The printed wiring board 1 can be provided.

上述した実施例においては、コーティング層13が導体層4を被覆することなく、導体層4から離間して形成されていたが、図10に示すように、コーティング層13’が導体層4’の外縁部分を被覆してもよい。ここで、図10は、図2と同様にして示す、変形例に係るプリント配線基板1’の製造工程における断面図である。   In the embodiment described above, the coating layer 13 is formed away from the conductor layer 4 without covering the conductor layer 4, but as shown in FIG. 10, the coating layer 13 'is formed of the conductor layer 4'. You may coat | cover an outer edge part. Here, FIG. 10 is a cross-sectional view in the manufacturing process of the printed wiring board 1 ′ according to the modification shown in the same manner as FIG. 2.

図10に示すように、変形例に係るコーティング層13’は、積層体2’の表面上であって導体層4’の少なくとも一部を露出して囲むように形成されている。また、変形例に係るコーティング層13’は、積層体2’の表面上であって導体層4’の少なくとも一部を露出して囲む第1保護膜11’、並びに第1保護膜11’及び第1保護膜11’の内側領域で露出する積層体2’の少なくとも一部を被覆する第2保護膜12’から構成されていることになる。更に、図10に示す変形例において、第1保護膜11’が導体層4’を露出しつつ周囲を囲み、第2保護膜12’のみが導体層4’の外縁部分を被覆してもよい。   As shown in FIG. 10, the coating layer 13 ′ according to the modification is formed on the surface of the multilayer body 2 ′ so as to expose and surround at least a part of the conductor layer 4 ′. In addition, the coating layer 13 ′ according to the modification includes a first protective film 11 ′ on the surface of the multilayer body 2 ′ and exposing at least a part of the conductor layer 4 ′, and the first protective film 11 ′, The second protective film 12 ′ covers at least a part of the laminated body 2 ′ exposed in the inner region of the first protective film 11 ′. Further, in the modification shown in FIG. 10, the first protective film 11 ′ may surround the conductor layer 4 ′ while exposing the periphery, and only the second protective film 12 ′ may cover the outer edge portion of the conductor layer 4 ′. .

ここで、このような変形例に係るプリント配線基板1’の製造方法については、上述した実施例における第1印刷領域17及び第2印刷領域19の寸法が異なるのみであり、その他の具体的な製造工程は同一である。具体的に、変形例に係る第1印刷領域は、積層体2’の表面上であって導体層4’の少なくとも一部(すなわち、縁部以外の部分)を露出して囲むように設定され、変形例に係る第2印刷領域は、第1保護膜11’の表面及び第1保護膜11’の内側領域で露出する積層体2’の少なくとも一部(すなわち、導体層4’の露出した部分)を被覆するように設定される。なお、その他の具体的な製造工程については省略する。   Here, regarding the manufacturing method of the printed wiring board 1 ′ according to such a modification, only the dimensions of the first print region 17 and the second print region 19 in the above-described embodiment are different, and other specific examples. The manufacturing process is the same. Specifically, the first printing region according to the modification is set so as to expose and surround at least a part (that is, a part other than the edge part) of the conductor layer 4 ′ on the surface of the multilayer body 2 ′. The second printed region according to the modification is at least a part of the multilayer body 2 ′ exposed on the surface of the first protective film 11 ′ and the inner region of the first protective film 11 ′ (that is, the conductor layer 4 ′ is exposed). Part). Other specific manufacturing steps are omitted.

そして、上述した実施例においては、1つの第1保護膜11及び1つの第2保護膜12からコーティング層13が形成されていたが、複数の第1保護膜11を積み重ねるようにし、その上に第2保護膜12を形成してもよい。この場合には、上述した実施例における第1保護膜形成工程を、第2保護膜形成工程の前に繰り返し行うことになる。すなわち、第1保護膜形成工程を繰り返す繰り返し工程が行われる。これにより、要求されるコーティング層13の層厚や導体層4の層厚に応じて、コーティング層13の層厚を大きくする場合であっても、タクトタイムの向上を図りつつもコーティング層13自体の形状の安定性を確保することができる。   In the above-described embodiment, the coating layer 13 is formed from one first protective film 11 and one second protective film 12, but a plurality of first protective films 11 are stacked on top of each other. The second protective film 12 may be formed. In this case, the first protective film forming step in the above-described embodiment is repeatedly performed before the second protective film forming step. That is, the repetition process which repeats a 1st protective film formation process is performed. Thereby, even when the layer thickness of the coating layer 13 is increased according to the required layer thickness of the coating layer 13 or the layer thickness of the conductor layer 4, the coating layer 13 itself is improved while improving the tact time. The stability of the shape can be ensured.

<本発明の実施態様>
本発明の第1実施態様に係るプリント配線基板の製造方法は、絶縁層の表面上にパターニングされた導体層が積層された構造を備える積層体を準備する準備工程と、前記積層体の表面上であって前記導体層の少なくとも一部を露出して囲む第1印刷領域に、インクジェット方式によって絶縁材料を塗布して第1保護膜を形成する第1保護膜形成工程と、前記第1保護膜の表面及び前記第1保護膜の内側領域で露出する前記積層体の少なくとも一部を被覆する第2印刷領域に、インクジェット方式によって絶縁材料を塗布して第2保護膜を形成する第2保護膜形成工程と、を有し、前記第2保護膜形成工程は、前記第1保護膜形成工程における解像度よりも高い解像度によってインクジェット描画を行うことである。
<Embodiment of the present invention>
The method for manufacturing a printed wiring board according to the first embodiment of the present invention includes a preparation step of preparing a laminate including a structure in which a patterned conductor layer is laminated on a surface of an insulating layer, and a surface of the laminate. A first protective film forming step for forming a first protective film by applying an insulating material to the first printed region that exposes and surrounds at least a part of the conductor layer by an inkjet method; and the first protective film A second protective film that forms a second protective film by applying an insulating material to the second printed region covering at least a part of the laminate exposed at the inner surface of the first protective film and the surface of the first protective film by an inkjet method The second protective film forming step is to perform ink jet drawing with a resolution higher than the resolution in the first protective film forming step.

第1実施態様においては、先ず比較的に低い解像度で第1保護膜を形成するため、第1保護膜及び第2保護膜からなるコーティング層の形成初期のタクトタイムを短縮することができる。また、第2印刷領域が第1印刷領域を覆うようにインクジェット描画の設定がなされているため、第1保護膜形成時の描画形状が、当該コーティング層自体の描画形状に影響を与えることがなくなる。更に、第1保護膜形成後に、比較的に高い解像度で第1保護膜を被覆させつつ第2保護膜を形成するため、当該コーティング層自体の描画形状を第2保護膜形成時の描画形状に依存させて、安定した描画形状を実現することができる。従って、第1実施態様においては、タクトタイムの向上を図りつつもコーティング層自体の形状の安定性を確保することができる。   In the first embodiment, since the first protective film is first formed with a relatively low resolution, the tact time of the initial formation of the coating layer composed of the first protective film and the second protective film can be shortened. Further, since the ink-jet drawing is set so that the second print area covers the first print area, the drawing shape at the time of forming the first protective film does not affect the drawing shape of the coating layer itself. . Furthermore, after forming the first protective film, the second protective film is formed while covering the first protective film with a relatively high resolution, so that the drawing shape of the coating layer itself is changed to the drawing shape at the time of forming the second protective film. This makes it possible to achieve a stable drawing shape. Therefore, in the first embodiment, it is possible to ensure the stability of the shape of the coating layer itself while improving the tact time.

本発明の第2実施態様に係るプリント配線基板の製造方法は、上述した第1実施態様において、前記第1保護膜形成工程においては、前記導体層の表面上であって前記導体層の形成領域を離間して囲む領域を前記第1印刷領域とし、前記第2保護膜形成工程においては、前記第1保護膜の表面及び前記第1保護膜の内側領域で露出する前記絶縁層の少なくとも一部を被覆する領域を前記第2印刷領域とすることである。これにより、第1保護膜及び第2保護膜の形成領域の最適化を図ることができ、製造コストの低減を行うことができる。   The printed wiring board manufacturing method according to the second embodiment of the present invention is the above-described first embodiment, wherein in the first protective film forming step, the conductor layer is formed on the surface of the conductor layer. A region surrounding the first protective film is defined as the first print region, and in the second protective film forming step, at least a part of the insulating layer exposed at the surface of the first protective film and the inner region of the first protective film. The area covering the surface is defined as the second print area. Thereby, the formation region of the first protective film and the second protective film can be optimized, and the manufacturing cost can be reduced.

本発明の第3実施態様に係るプリント配線基板の製造方法は、上述した第2実施態様において、前記第1保護膜形成工程では前記導体層と前記第1保護膜との離間距離を前記第2保護膜形成工程におけるドットピッチの1倍以上20倍以下とすることである。これにより、コーティング層自体の描画形状が第1保護膜形成時の描画形状によって受ける影響をより低減することができる。   In the method for manufacturing a printed wiring board according to the third embodiment of the present invention, in the second embodiment described above, in the first protective film forming step, the distance between the conductor layer and the first protective film is set to the second distance. The dot pitch in the protective film forming step is 1 to 20 times. Thereby, the influence which the drawing shape of coating layer itself receives with the drawing shape at the time of 1st protective film formation can be reduced more.

本発明の第4実施態様に係るプリント配線基板の製造方法は、上述した第3実施態様において、前記第1保護膜形成工程では前記導体層と前記第1保護膜との離間距離を10μm以上とすることである。これにより、コーティング層自体の描画形状が第1保護膜形成時の描画形状によって受ける影響をより一層低減することができる。   In the method for manufacturing a printed wiring board according to the fourth embodiment of the present invention, in the third embodiment described above, in the first protective film forming step, a separation distance between the conductor layer and the first protective film is 10 μm or more. It is to be. Thereby, the influence which the drawing shape of coating layer itself receives with the drawing shape at the time of 1st protective film formation can be reduced further.

本発明の第5実施態様に係るプリント配線基板の製造方法は、上述した第1乃至第4実施態様のいずれかにおいて、前記第1保護膜形成工程を前記第2保護膜形成工程の前に繰り返し行う繰り返し工程を更に有することである。これにより、要求されるコーティング層の層厚や導体層の層厚に応じて、コーティング層の層厚を大きくする場合であっても、タクトタイムの向上を図りつつもコーティング層自体の形状の安定性を確保することができる。換言すると、タクトタイムの向上を図りつつもコーティング層自体の形状の安定性を確保しつつも、コーティング層の層厚を容易に大きくすることができる。   In the printed wiring board manufacturing method according to the fifth embodiment of the present invention, in any one of the first to fourth embodiments described above, the first protective film forming step is repeated before the second protective film forming step. It further has a repeating step to be performed. As a result, even if the layer thickness of the coating layer is increased according to the required layer thickness of the coating layer or the conductor layer, the shape of the coating layer itself can be stabilized while improving the tact time. Sex can be secured. In other words, it is possible to easily increase the layer thickness of the coating layer while ensuring the stability of the shape of the coating layer itself while improving the tact time.

本発明の第6実施態様に係るプリント配線基板は、絶縁層及び前記絶縁層の表面上にパターニングされた導体層を積層した積層構造を備える積層体と、前記積層体の表面上であって前記導体層の少なくとも一部を露出して囲むように形成されたコーティング層と、を有し、前記コーティング層は、前記積層体の表面上であって前記導体層の少なくとも一部を露出して囲む第1保護膜、並びに前記第1保護膜及び前記第1保護膜の内側領域で露出する前記積層体の少なくとも一部を被覆する第2保護膜を少なくとも備えることである。   A printed wiring board according to a sixth embodiment of the present invention includes a laminate including a laminated structure in which an insulating layer and a conductor layer patterned on the surface of the insulating layer are laminated, and on the surface of the laminate. A coating layer formed so as to expose and surround at least a part of the conductor layer, and the coating layer is on the surface of the laminate and exposes and surrounds at least a part of the conductor layer. And at least a first protective film and a second protective film covering at least a part of the stacked body exposed in the first protective film and an inner region of the first protective film.

第6実施態様においては、第1保護膜及び第1保護膜の内側領域で露出する積層体の少なくとも一部が第2保護膜に被覆されているため、形状の安定性が高いコーティング層を備える低コストのプリント配線基板が実現されることになる。   In the sixth embodiment, since the second protective film covers at least a part of the first protective film and the laminated body exposed in the inner region of the first protective film, a coating layer having high shape stability is provided. A low-cost printed wiring board will be realized.

本発明の第7実施態様に係るプリント配線基板は、上述した第6実施態様において、前記第2保護膜が前記第1保護膜の内側面全体を被覆することである。これにより、コーティング層自体の描画形状が第1保護膜形成時の描画形状によって受ける影響をより低減することができ、形状の安定性がより高いコーティング層を備えることが可能になる。   The printed wiring board according to a seventh embodiment of the present invention is that, in the sixth embodiment described above, the second protective film covers the entire inner surface of the first protective film. Thereby, the influence which the drawing shape of coating layer itself receives with the drawing shape at the time of 1st protective film formation can be reduced more, and it becomes possible to provide a coating layer with higher shape stability.

本発明の第8実施態様に係るプリント配線基板は、上述した第6又は第7実施態様において、前記コーティング層は、前記導体層の表面上であって前記導体層の形成領域を離間して囲む第1保護膜、並びに前記第1保護膜及び前記第1保護膜の内側領域で露出する前記絶縁層の少なくとも一部を被覆する第2保護膜を少なくとも備えることである。これにより、第1保護膜及び第2保護膜の形成領域の最適化が図られ、低コスト化を実現できる。   In the printed wiring board according to the eighth embodiment of the present invention, in the sixth or seventh embodiment described above, the coating layer is on the surface of the conductor layer and surrounds the formation area of the conductor layer in a spaced manner. And at least a first protective film and a second protective film covering at least a part of the insulating layer exposed in the inner region of the first protective film and the first protective film. Thereby, the formation region of the first protective film and the second protective film can be optimized, and the cost can be reduced.

本発明の第9実施態様に係るプリント配線基板は、上述した第8実施態様において、前記第2保護膜が前記第1保護膜の内側面から10μm以上の内側領域まで形成されていることである。これにより、コーティング層自体の描画形状が第1保護膜形成時の描画形状によって受ける影響をより一層低減することができ、形状の安定性がより一層高いコーティング層を備えることが可能になる。   The printed wiring board according to the ninth embodiment of the present invention is that, in the above-described eighth embodiment, the second protective film is formed from the inner side surface of the first protective film to an inner region of 10 μm or more. . Thereby, the influence which the drawing shape of coating layer itself receives with the drawing shape at the time of 1st protective film formation can be reduced further, and it becomes possible to provide the coating layer whose shape stability is still higher.

本発明の第10実施態様に係るプリント配線基板は、上述した第6乃至第9実施態様のいずれかにおいて、前記第2保護膜の膜厚が前記1保護膜の膜厚より大きいことである。これにより、第1保護膜よりも第2保護膜が高解像度で形成され、形状の安定性が高いコーティング層を備える低コストのプリント配線基板が実現されることになる。   In the printed wiring board according to the tenth embodiment of the present invention, in any of the sixth to ninth embodiments described above, the film thickness of the second protective film is larger than the film thickness of the first protective film. As a result, a low-cost printed wiring board having a coating layer having a higher resolution than the first protective film and having a higher shape stability is realized.

本発明の第11実施態様に係るプリント配線基板は、上述した第6乃至第10実施態様のいずれかにおいて、前記コーティング層が積み重ねられた複数の前記第1保護膜の表面上に前記第2保護膜が形成された構造を備えることである。これにより、タクトタイムの向上を図りつつもコーティング層自体の形状の安定性を確保しつつも、コーティング層の層厚を大きくすることができる。   A printed wiring board according to an eleventh embodiment of the present invention is the printed circuit board according to any one of the sixth to tenth embodiments described above, wherein the second protection is provided on the surfaces of the plurality of first protection films on which the coating layers are stacked. A structure in which a film is formed. Thereby, it is possible to increase the layer thickness of the coating layer while ensuring the stability of the shape of the coating layer itself while improving the tact time.

1 プリント配線基板
2 積層体
3 絶縁層
3a 第1表面
4 導体層
4a 側面
10 ソルダーレジスト
11 第1保護膜
11a 第1表面
11b 内側面
12 第2保護膜
13 コーティング層
14 インクジェットヘッド
15 UV光源
16 印刷ヘッド
17 第1印刷領域
17a 内縁
18 ブロック領域
19 第2印刷領域
20 ブロック領域
DESCRIPTION OF SYMBOLS 1 Printed wiring board 2 Laminated body 3 Insulating layer 3a 1st surface 4 Conductor layer 4a Side surface 10 Solder resist 11 1st protective film 11a 1st surface 11b Inner side surface 12 2nd protective film 13 Coating layer 14 Inkjet head 15 UV light source 16 Printing Head 17 First printing area 17a Inner edge 18 Block area 19 Second printing area 20 Block area

上記目的を達成するため、本発明のプリント配線基板の製造方法は、絶縁層の表面上にパターニングされた導体層が積層された構造を備える積層体を準備する準備工程と、前記積層体の表面上であって前記導体層の少なくとも一部を露出して囲む第1印刷領域に、インクジェット方式によって絶縁材料を塗布して第1保護膜を形成する第1保護膜形成工程と、前記第1保護膜の内側領域で露出する前記積層体の少なくとも一部、及び前記第1保護膜の表面の全体を被覆する第2印刷領域に、インクジェット方式によって絶縁材料を塗布して第2保護膜を形成する第2保護膜形成工程と、を有し、前記第2保護膜形成工程は、前記第1保護膜形成工程における解像度よりも高い解像度によってインクジェット描画を行うことである。
In order to achieve the above object, a method for manufacturing a printed wiring board according to the present invention includes a preparation step of preparing a laminate including a structure in which a patterned conductor layer is laminated on a surface of an insulating layer, and a surface of the laminate. the first print area to a top enclosed by exposing at least a portion of said conductive layer, a first protective film forming step of forming a first protective film by applying an insulating material by an ink jet method, wherein the first protection An insulating material is applied by an ink jet method to form a second protective film on at least a part of the laminate exposed in the inner region of the film and a second printing region that covers the entire surface of the first protective film. A second protective film forming step, wherein the second protective film forming step is to perform ink jet drawing with a resolution higher than the resolution in the first protective film forming step.

上記目的を達成するため、本発明のプリント配線基板は、絶縁層及び前記絶縁層の表面上にパターニングされた導体層を積層した積層構造を備える積層体と、前記積層体の表面上であって前記導体層の少なくとも一部を露出して囲むように形成されたコーティング層と、を有し、前記コーティング層は、前記積層体の表面上であって前記導体層の少なくとも一部を露出して囲む第1保護膜、並びに前記第1保護膜の内側領域で露出する前記積層体の少なくとも一部及び前記第1保護膜の表面の全体を被覆する第2保護膜を少なくとも備えることである。
In order to achieve the above object, a printed wiring board according to the present invention includes a laminated body having a laminated structure in which an insulating layer and a conductor layer patterned on the surface of the insulating layer are laminated, and a surface of the laminated body. anda coating layer formed to surround the exposed a part also less of the conductive layer, the coating layer, exposing at least a portion of the conductive layer to a surface of the laminate And at least a second protective film covering at least a part of the stacked body exposed in an inner region of the first protective film and the entire surface of the first protective film. .

本発明の第2実施態様に係るプリント配線基板の製造方法は、上述した第1実施態様において、前記第1保護膜形成工程においては、前記積層体の表面上であって前記導体層の形成領域を離間して囲む領域を前記第1印刷領域とし、前記第2保護膜形成工程においては、前記第1保護膜の表面及び前記第1保護膜の内側領域で露出する前記絶縁層の少なくとも一部を被覆する領域を前記第2印刷領域とすることである。これにより、第1保護膜及び第2保護膜の形成領域の最適化を図ることができ、製造コストの低減を行うことができる。
The printed wiring board manufacturing method according to the second embodiment of the present invention is the above-described first embodiment. In the first protective film forming step, the conductor layer forming region is on the surface of the laminate. A region surrounding the first protective film is defined as the first print region, and in the second protective film forming step, at least a part of the insulating layer exposed at the surface of the first protective film and the inner region of the first protective film. The area covering the surface is defined as the second print area. Thereby, the formation region of the first protective film and the second protective film can be optimized, and the manufacturing cost can be reduced.

本発明の第8実施態様に係るプリント配線基板は、上述した第6又は第7実施態様において、前記第1保護膜は、前記積層体の表面上であって前記導体層の形成領域を離間して囲み、前記第2保護膜は、前記第1保護膜の内側領域で露出する前記絶縁層の少なくとも一部及び前記第1保護膜の表面の全体を被覆すことである。これにより、第1保護膜及び第2保護膜の形成領域の最適化が図られ、低コスト化を実現できる。 In the printed wiring board according to an eighth embodiment of the present invention, in the sixth or seventh embodiment described above, the first protective film is on the surface of the multilayer body and separates the formation region of the conductor layer. enclose Te, the second protective film is that you cover the entire at least a portion and a surface of the first protective layer of the insulating layer exposed in the inner region of the first protective film. Thereby, the formation region of the first protective film and the second protective film can be optimized, and the cost can be reduced.

本発明の第10実施態様に係るプリント配線基板は、上述した第6乃至第9実施態様のいずれかにおいて、前記第2保護膜の膜厚が前記1保護膜の膜厚より大きいことである。これにより、第1保護膜よりも第2保護膜が高解像度で形成され、形状の安定性が高いコーティング層を備える低コストのプリント配線基板が実現されることになる。 In the printed wiring board according to the tenth embodiment of the present invention, in any of the sixth to ninth embodiments described above, the film thickness of the second protective film is larger than the film thickness of the first protective film. . As a result, a low-cost printed wiring board having a coating layer having a higher resolution than the first protective film and having a higher shape stability is realized.

Claims (11)

絶縁層の表面上にパターニングされた導体層が積層された構造を備える積層体を準備する準備工程と、
前記積層体の表面上であって前記導体層の少なくとも一部を露出して囲む第1印刷領域に、インクジェット方式によって絶縁材料を塗布して第1保護膜を形成する第1保護膜形成工程と、
前記第1保護膜の表面及び前記第1保護膜の内側領域で露出する前記積層体の少なくとも一部を被覆する第2印刷領域に、インクジェット方式によって絶縁材料を塗布して第2保護膜を形成する第2保護膜形成工程と、を有し、
前記第2保護膜形成工程は、前記第1保護膜形成工程における解像度よりも高い解像度によってインクジェット描画を行うプリント配線基板の製造方法。
Preparing a laminate including a structure in which a patterned conductor layer is laminated on the surface of the insulating layer; and
A first protective film forming step for forming a first protective film by applying an insulating material to the first printed region on the surface of the multilayer body by exposing at least a part of the conductor layer by surrounding the conductive layer by an inkjet method; ,
An insulating material is applied by an inkjet method to form a second protective film on a second printing region that covers at least a part of the laminate exposed on the surface of the first protective film and the inner region of the first protective film. And a second protective film forming step.
The second protective film forming step is a method of manufacturing a printed wiring board in which ink jet drawing is performed with a resolution higher than the resolution in the first protective film forming step.
前記第1保護膜形成工程においては、前記導体層の表面上であって前記導体層の形成領域を離間して囲む領域を前記第1印刷領域とし、
前記第2保護膜形成工程においては、前記第1保護膜の表面及び前記第1保護膜の内側領域で露出する前記絶縁層の少なくとも一部を被覆する領域を前記第2印刷領域とする請求項1に記載のプリント配線基板の製造方法。
In the first protective film forming step, an area on the surface of the conductor layer that surrounds and separates the formation area of the conductor layer is defined as the first print area,
In the second protective film forming step, a region covering at least a part of the insulating layer exposed on a surface of the first protective film and an inner region of the first protective film is defined as the second print region. A method for producing a printed wiring board according to 1.
前記第1保護膜形成工程においては、前記導体層と前記第1保護膜との離間距離を前記第2保護膜形成工程におけるドットピッチの1倍以上20倍以下とする請求項2に記載のプリント配線基板の製造方法。   3. The print according to claim 2, wherein in the first protective film forming step, a distance between the conductor layer and the first protective film is set to be not less than 1 and not more than 20 times a dot pitch in the second protective film forming step. A method for manufacturing a wiring board. 前記第1保護膜形成工程においては、前記導体層と前記第1保護膜との離間距離を10μm以上とする請求項3に記載のプリント配線基板の製造方法。   The method for manufacturing a printed wiring board according to claim 3, wherein in the first protective film forming step, a distance between the conductor layer and the first protective film is 10 μm or more. 前記第1保護膜形成工程を前記第2保護膜形成工程の前に繰り返し行う繰り返し工程を有する請求項1乃至4のいずれか1項に記載のプリント配線基板の製造方法。   5. The method for manufacturing a printed wiring board according to claim 1, further comprising a repeating step of repeatedly performing the first protective film forming step before the second protective film forming step. 絶縁層及び前記絶縁層の表面上にパターニングされた導体層を積層した積層構造を備える積層体と、
前記積層体の表面上であって前記導体層の少なくとも一部を露出して囲むように形成されたコーティング層と、を有し、
前記コーティング層は、前記積層体の表面上であって前記導体層の少なくとも一部を露出して囲む第1保護膜、並びに前記第1保護膜及び前記第1保護膜の内側領域で露出する前記積層体の少なくとも一部を被覆する第2保護膜を少なくとも備えるプリント配線基板。
A laminate comprising a laminated structure in which an insulating layer and a conductor layer patterned on the surface of the insulating layer are laminated;
A coating layer formed on the surface of the laminate so as to expose and surround at least a part of the conductor layer;
The coating layer is on the surface of the multilayer body and exposes at least a part of the conductor layer and surrounds the first protective film, and the first protective film and an inner region of the first protective film are exposed. A printed wiring board comprising at least a second protective film covering at least a part of the laminate.
前記第2保護膜は、前記第1保護膜の内側面全体を被覆する請求項6に記載のプリント配線基板。   The printed wiring board according to claim 6, wherein the second protective film covers the entire inner surface of the first protective film. 前記コーティング層は、前記導体層の表面上であって前記導体層の形成領域を離間して囲む第1保護膜、並びに前記第1保護膜及び前記第1保護膜の内側領域で露出する前記絶縁層の少なくとも一部を被覆する第2保護膜を少なくとも備える請求項6又は7に記載のプリント配線基板。   The coating layer is on the surface of the conductor layer and surrounds the formation region of the conductor layer in a spaced manner, and the insulation exposed in the first protection film and the inner region of the first protection film. The printed wiring board according to claim 6, further comprising at least a second protective film that covers at least a part of the layer. 前記第2保護膜は、前記第1保護膜の内側面から10μm以上の内側領域まで形成されている請求項8に記載のプリント配線基板。   The printed wiring board according to claim 8, wherein the second protective film is formed from an inner surface of the first protective film to an inner region of 10 μm or more. 前記第2保護膜の膜厚は、前記1保護膜の膜厚より大きい請求項6乃至9のいずれか1項に記載のプリント配線基板。   The printed wiring board according to claim 6, wherein a thickness of the second protective film is larger than a thickness of the first protective film. 前記コーティング層は、積み重ねられた複数の前記第1保護膜の表面上に前記第2保護膜が形成された構造を備える請求項6乃至10のいずれか1項に記載のプリント配線基板。




The printed wiring board according to claim 6, wherein the coating layer has a structure in which the second protective film is formed on the surface of the plurality of stacked first protective films.




JP2016506706A 2015-05-01 2015-05-01 Printed wiring board manufacturing method and printed wiring board Expired - Fee Related JP6085393B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/063085 WO2016178269A1 (en) 2015-05-01 2015-05-01 Printed wiring board manufacturing method and printed wiring board

Publications (2)

Publication Number Publication Date
JP6085393B1 JP6085393B1 (en) 2017-02-22
JPWO2016178269A1 true JPWO2016178269A1 (en) 2017-05-18

Family

ID=57218204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016506706A Expired - Fee Related JP6085393B1 (en) 2015-05-01 2015-05-01 Printed wiring board manufacturing method and printed wiring board

Country Status (3)

Country Link
JP (1) JP6085393B1 (en)
TW (1) TW201703600A (en)
WO (1) WO2016178269A1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814621Y2 (en) * 1978-03-07 1983-03-23 ソニー株式会社 printed wiring board
JPS55162968U (en) * 1979-05-07 1980-11-22
TWI288590B (en) * 2005-10-31 2007-10-11 Unimicron Technology Corp Method of forming solder mask and circuit board with solder mask
JP4402658B2 (en) * 2006-01-13 2010-01-20 東芝テック株式会社 Inkjet recording device
JP6057406B2 (en) * 2012-01-06 2017-01-11 住友重機械工業株式会社 Thin film forming apparatus and thin film forming method

Also Published As

Publication number Publication date
TW201703600A (en) 2017-01-16
JP6085393B1 (en) 2017-02-22
WO2016178269A1 (en) 2016-11-10

Similar Documents

Publication Publication Date Title
US7520755B2 (en) Method of forming solder mask and wiring board with solder mask
WO2016181706A1 (en) Electronic circuit module
JP6057406B2 (en) Thin film forming apparatus and thin film forming method
JPWO2014041670A1 (en) Electronic device manufacturing apparatus and manufacturing method thereof
JP6085393B1 (en) Printed wiring board manufacturing method and printed wiring board
WO2020218424A1 (en) Method for producing printed wiring board, and printed wiring board
WO2017077603A1 (en) Print curing method, print curing device, and method for manufacturing printed wiring board
JP6390705B2 (en) Manufacturing method of multilayer electronic component
JP5973689B1 (en) Printed wiring board and method for manufacturing printed wiring board
JP5085965B2 (en) Resin film forming method, resin film forming apparatus, and electronic circuit board manufacturing method
JP6022110B1 (en) Printed wiring board and method for manufacturing printed wiring board
WO2016185607A1 (en) Printed wiring board and production method for printed wiring board
TWI333819B (en) Printing template of legend and method of manufacturing printed circuit board using the same
JP4999806B2 (en) Electronic module and manufacturing method thereof
JP2020080379A (en) Device and method for forming film
JP5585687B2 (en) Manufacturing method of electronic device
JP5023796B2 (en) Printed wiring board and manufacturing method thereof
JP2011159857A (en) Method for manufacturing electronic device
JP2630097B2 (en) Method for manufacturing multilayer printed wiring board
JP2008091435A (en) Film carrier tape and method of manufacturing electronic component mounting film
JP2010182774A (en) Printed board and method for manufacturing the same, and circuit board
JP2015079889A (en) Wiring board and wiring board manufacturing method
JP2014086544A (en) Bump formation method, process of manufacturing laminated wiring board, and laminated wiring board
TW201822603A (en) Manufacturing method of circuit board and structure thereof
JP2019186259A (en) Manufacturing method of printed wiring board

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161201

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170127

R150 Certificate of patent or registration of utility model

Ref document number: 6085393

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees